CN104851835A - 金属互连结构及其形成方法 - Google Patents

金属互连结构及其形成方法 Download PDF

Info

Publication number
CN104851835A
CN104851835A CN201410050434.2A CN201410050434A CN104851835A CN 104851835 A CN104851835 A CN 104851835A CN 201410050434 A CN201410050434 A CN 201410050434A CN 104851835 A CN104851835 A CN 104851835A
Authority
CN
China
Prior art keywords
interlayer dielectric
dielectric layer
layer
metal
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410050434.2A
Other languages
English (en)
Other versions
CN104851835B (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410050434.2A priority Critical patent/CN104851835B/zh
Publication of CN104851835A publication Critical patent/CN104851835A/zh
Application granted granted Critical
Publication of CN104851835B publication Critical patent/CN104851835B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Abstract

一种金属互连结构及其形成方法。其中所述金属互连结构的形成方法包括：在半导体衬底上形成扩散阻挡层；在所述扩散阻挡层上形成第一层间介质层；在所述第一层间介质层上形成刻蚀停止层；在所述刻蚀停止层上形成第二层间介质层；依次蚀刻所述第二层间介质层、刻蚀停止层和第一层间介质层直至形成露出所述扩散阻挡层的通孔；蚀刻所述第二层间介质层直至形成与所述通孔贯通的沟槽，所述沟槽底部剩余第一厚度的所述第二层间介质层；沿所述通孔蚀刻所述扩散阻挡层直至所述通孔贯穿所述扩散阻挡层；在所述通孔和所述沟槽内填充满金属材料。所述形成方法形成的金属互连结构提高了层间介质层的击穿电压。

Description

金属互连结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种金属互连结构及其形成方法。
背景技术
随着集成电路的制造向超大规模集成电路（ULSI）发展，其内部的电路密度越来越大，所含元件数量不断增加，使得晶片的表面无法提供足够的面积来制造所需的互连线。为了配合元件缩小后所增加的互连线需求，利用配线槽及通孔实现的两层以上的多层金属互连结构的设计，成为超大规模集成电路技术所必须采用的方法。
在半导体器件的后段制作过程中，通常需要进行金属互连结构形成工艺。所述金属互连结构形成工艺通常在半导体衬底上进行，所述半导体衬底上通常具有有源区，所述有源区上形成有诸如晶体管和电容器等半导体器件。金属互连结构中，通常可有多层金属插塞和金属互连线。在前一层金属插塞或金属互连线上形成后一层金属插塞或金属互连线时，通常需要在前一层金属插塞或金属互连线上形成扩散阻挡层，以防止金属扩散，然后在扩散阻挡层上形成层间介质层，之后在层间介质层中形成通孔（via）和沟槽（trench），最后采用金属填充通孔和沟槽，形成后一层金属插塞或金属互连线。
传统的金属互连结构是由铝金属制造实现的，但随着集成电路芯片中器件特征尺寸的不断缩小，金属互连结构中的电流密度不断增大，响应时间不断缩短，传统铝互连结构已达到了工艺极限。传统的铝互连结构技术已逐渐被铜互连结构技术所取代。与铝互连结构相比，铜互连结构中由于铜金属的电阻率更低、电迁移寿命更长，从而可以降低铝互连结构的RC延迟、改善电迁移等引起的可靠性问题。
随着集成电路工艺的进一步发展，电路密度进一步增大，现有金属互连结构中，却存在这样的现象：上层金属互连线（或上层金属插塞）与下层金属互连线（或下层金属插塞）之间的层间介质层存在击穿电压（VBD）较低的问题，亦即上层金属互连线与下层金属互连线之间的层间介质层易被击穿，导致金属互连结构的质量及可靠性下降。
为此，需要一种新的金属互连结构及其形成方法，以解决金属互连线与金属互连线之间的层间介质层易被击穿的问题。
发明内容
本发明解决的问题是提供一种金属互连结构及其形成方法，以提高层间介质层的击穿电压，从而提高金属互连结构的质量及可靠性。
为解决上述问题，本发明提供一种金属互连结构的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上形成扩散阻挡层；
在所述扩散阻挡层上形成第一层间介质层；
在所述第一层间介质层上形成刻蚀停止层；
在所述刻蚀停止层上形成第二层间介质层；
依次蚀刻所述第二层间介质层、刻蚀停止层和第一层间介质层直至形成露出所述扩散阻挡层的通孔；
蚀刻所述第二层间介质层直至形成与所述通孔贯通的沟槽，所述沟槽底部剩余第一厚度的所述第二层间介质层；
沿所述通孔蚀刻所述扩散阻挡层直至所述通孔贯穿所述扩散阻挡层，蚀刻过程中所述沟槽底部的所述第二层间介质层被部分去除或全部去除；
在所述通孔和所述沟槽内填充满金属材料。
可选的，所述第一厚度为
可选的，蚀刻所述刻蚀停止层的过程中，所述沟槽底部的所述第二层间介质层被部分去除，剩余第二厚度的所述第二层间介质层，所述第二厚度为
可选的，位于所述沟槽内的所述金属材料厚度为
可选的，所述刻蚀停止层的厚度为
为解决上述问题，本发明还提供了一种金属互连结构，包括：
半导体衬底；
位于所述半导体衬底上的扩散阻挡层；
位于所述扩散阻挡层上的第一层间介质层；
位于所述第一层间介质层上的刻蚀停止层；
位于所述刻蚀停止层上的第二层间介质层；
位于所述第二层间介质层中的金属互连线；
所述金属互连线与所述扩散阻挡层之间至少隔有所述第一层间介质层和所述刻蚀停止层。
可选的，所述金属互连线的厚度为
可选的，所述刻蚀停止层的厚度为
可选的，所述金属互连线与所述刻蚀停止层之间还隔有部分所述第二层间介质层。
可选的，位于所述金属互连线与所述扩散阻挡层之间的所述第二层间介质层厚度为
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案通过沟槽形成过程中，在所述沟槽底部剩余第一厚度的所述第二层间介质层，从而保证在沿所述通孔蚀刻所述扩散阻挡层时，沟槽底部的所述第二层间介质层被部分去除或全部去除，因而沟槽底部的刻蚀停止层被保留，后续填充的金属材料对第一层间介质层的应力会部分转移至被保留的刻蚀停止层上，而刻蚀停止层具有较高的机械强度，能够承受更多应力，从而减小后续填充的金属材料对第一层间介质层的应力，提高第一层间介质层的击穿电压；同时，刻蚀停止层可以作为整个层间介质层的一部分，增大了层间介质层的厚度，提高了层间介质层的绝缘性能，同样起到提高击穿电压的作用；此外，层间介质层的厚度增大，后续填充的金属材料的厚度相应减小，因此，再次减小了金属互连线对层间介质层的应力，再次提高了层间介质层的击穿电压。并且，所述形成方法不必增加工艺步骤，节省成本。
进一步，刻蚀停止层的厚度为如果刻蚀停止层太厚，影响后续形成的沟槽的深度，进一步影响后续形成的金属互连线的厚度，从而导致后续金属互连结构的导电性能下降；而如果刻蚀阻挡层太薄，难以起到分担第一层间介质层的应力的作用。
附图说明
图1至图5是现有金属互连结构的形成方法各步骤对应的结构示意图；
图6至图10是本发明实施例提供的金属互连结构的形成方法各步骤对应的结构示意图；
图11是现有形成方法和本发明实施例形成方法形成的金属互连结构中，层间介质层的击穿电压-累积分布函数图。
具体实施方式
请参考图1至图5，示出了一种现有金属互连结构的形成方法各步骤对应的剖面结构示意图。
请参考图1，提供位于半导体衬底（未示出）上的金属插塞105和金属互连线107，金属插塞105和金属互连线107实际上为连接为一体的金属结构，图1中以虚线隔开以示区别。金属插塞105和金属互连线107位于金属间介质层103中，为防止金属插塞105和金属互连线107发生扩散，通常在半导体衬底与金属间介质层103之间还具有扩散阻挡层101。同时金属互连线107和金属间介质层103上也具有扩散阻挡层109，扩散阻挡层109上具有第一层间介质层111，第一层间介质层111上具有刻蚀停止层113。刻蚀停止层113上具有第二层间介质层115。第二层间介质层115上具有硬掩膜层117。硬掩膜层117上具的图案化的光刻胶层119。光刻胶层119具有多个开口1191（图1中示出两个）。
请参考图2，以图1中所示具有开口1191的光刻胶层119为掩模，对硬掩膜层117和第二层间介质层115进行蚀刻，直至形成贯穿硬掩膜层117和第二层间介质层115的通孔1151，即所述蚀刻停止在刻蚀停止层113上，在所述蚀刻之后，光刻胶层119可被去除。
请参考图3，以硬掩膜层117为掩模，对刻蚀停止层113和第一层间介质层111进行蚀刻，直至形成贯穿刻蚀停止层113和第一层间介质层111的通孔1111，即所述蚀刻停止在扩散阻挡层109上。并且，位于图2中相邻两个通孔1151之间的第二介质层115被去除，形成沟槽1153（通孔1111与沟槽1153之间实际上直接贯通，图3中以虚线隔开二者以示区别）。
请参考图4，沿第二通孔1111继续向下蚀刻扩散阻挡层109，使通孔1111同时贯穿扩散阻挡层109，以暴露金属互连线107。在蚀刻扩散阻挡层109的同时，现有方法同时将位于沟槽1153底部的刻蚀停止层113蚀刻去除，因此，沟槽1153底部仅剩余第一层间介质层111。
请参考图5，采用金属材料填充图4所示通孔1111和沟槽1153，形成顶层金属插塞121和顶层金属互连线123。
上述现有金属互连结构的形成方法中，所形成的顶层金属互连线123与金属互连线107之间仅以第一层间介质层111隔开，或者说，顶层金属互连线123与金属互连线107之间的层间介质层仅包括第一层间介质层111。这是因为：现有方法中，在蚀刻贯穿扩散阻挡层109的同时，将位于沟槽1153底部的刻蚀停止层113蚀刻去除。
第一层间介质层111击穿电压较低，即第一层间介质层111易被击穿，金属互连结构的质量和可靠性下降。第一层间介质层111击穿电压较低的原因是：第一层间介质层111的厚度较小，机械强度较小，而位于顶层的金属互连线123的厚度通常较大，因此，金属互连线123对第一层间介质层111具有较大压力作用，从而使第一层间介质层111内部承受较大应力，导致其击穿电压较低。
为此，本发明提供一种新的金属互连结构及其形成方法，所述形成方法通过保留位于沟槽底部中的刻蚀停止层，从而使金属互连线对第一层间介质层的应力部分转移至刻蚀停止层，而刻蚀停止层具有较高的机械强度，能够承受更多应力，从而减小金属互连线对第一层间介质层的应力，提高层间介质层的击穿电压；同时，刻蚀停止层作为整个层间介质层的一部分，增大了层间介质层的厚度，提高了层间介质层的绝缘性能，同样起到提高层间介质层击穿电压的作用；此外，层间介质层的厚度增大，相应地，金属互连线的厚度减小，因此，再次减小了金属互连线对层间介质层的应力，再次提高了层间介质层的击穿电压；同时，所述形成方法不必增加工艺步骤，节约工艺成本。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请结合参考图6至图10，示出了本发明实施例提供的一种金属互连结构的形成方法。
请参考图6，提供半导体衬底（未示出）。所述半导体衬底上具有扩散阻挡层201和位于扩散阻挡层201上的金属间介质层203。所述半导体衬底上还具有金属插塞205和金属互连线207。金属插塞205和金属互连线207连为一体，金属插塞205位于金属互连线下方，图6中以虚线隔开两者以示区别。金属插塞205和金属互连线207形成的互连结构贯穿金属间介质层201和金属间介质层203。其中，金属互连线207和金属间介质层203上表面齐平。
本实施例中，所述半导体衬底可以是单晶硅或硅锗，也可以是绝缘体上硅（Silicon on insulator，SOI）等。具体的，所述半导体衬底可以是硅、硅锗或者绝缘体上硅等材料形成的晶圆，所述晶圆内通常已具有功能器件，例如存储器，逻辑电路，互连结构等。
本实施例中，金属间介质层203可以为氧化硅或者黑金刚石等材料，并且金属间介质层203可以是单层结构，也可以是多层结构。
本实施例中，在金属间介质层203中形成金属插塞205和金属互连线207的过程可以为：在金属层间介质层203上涂布光刻胶（未示出），通过光掩模版对所述光刻胶曝光和显影形成光刻胶图案（未示出），以所述光刻胶图案为掩膜蚀刻金属间介质层203形成通孔（未示出）和沟槽（未示出），在所述通孔和沟槽内填入金属材料（未示出），例如铜，在所述通孔和沟槽内填充金属材料的方法优选为金属化学气相沉积法，在所述通孔和沟槽内沉积的金属材料填充整个沟槽并覆盖金属层间介质层的表面。最后，进行化学机械平坦化，直至暴露出金属层间介质层203，形成金属插塞205和金属互连线207。
请继续参考图6，在金属互连线207和金属间介质层203上（亦即所述半导体衬底上）形成扩散阻挡层209。
本实施例中，扩散阻挡层209能够防止金属互连结构中的金属（例如铜）向与此金属接触的硅或二氧化硅中渗透。扩散阻挡层209的材料可以为氮掺杂的碳化硅层（Nitrogen doped Silicon Carbide，NDC）。扩散阻挡层209也属于层间介质层（Inter-Layer Dielectric，ILD）的一部分。
本实施例中，扩散阻挡层209的形成过程可以为：在反应腔中通入稀释性气体、三甲基硅烷和氨气，利用多频等离子化学气相沉积在金属互连线207和金属间介质层203表面淀积形成扩散阻挡层209。
本实施例中，扩散阻挡层209的厚度可以为
请继续参考图6，在扩散阻挡层209上形成第一层间介质层211。
本实施例中，第一层间介质层211的材料可以为二氧化硅（介电常数k＝3.9）、无定形碳或类金刚石碳（Diamond-like carbon，DLC）等，也可以为介电常数小于二氧化硅的低介电常数材料，例如可以是含氢硅酸盐类（HSQ，k＝2.8～3.0）、含有Si-CH3官能基的含甲基硅酸盐类（MSQ，k＝2.5～2.7）、有机硅氧烷聚合物（HOSP，k＝2.5）或多孔SiOCH薄膜（k＝2.3～2.7），甚至可以采用超低介电常数（k＜2.0）的多孔性硅酸盐（Porous Silicate）等有机类高分子化合物。第一层间介质层211可以采用化学气相沉积法或者物理气相沉积法生成。
请继续参考图6，在第一层间介质层211上形成刻蚀停止层213。
本实施例中，刻蚀停止层213的作用是使后续某个刻蚀步骤能够及时停住，并保持所形成的通孔或沟槽的中心与边缘的刻蚀深度一致。刻蚀停止层213也属于层间介质层的一部分。
本实施例中，刻蚀停止层213的材料可以氮化硅（SiNX）或者氮氧化硅（SiC）。
当刻蚀停止层213的材料为氮化硅时，氮化硅膜比二氧化硅膜密度高，机械强度大，针孔少，能够分担较多应力。同时氮化硅，很容易利用等离子体CVD工艺形成厚度均匀的膜层。具体的形成过程可以为：采用SiH4和NH3作为反应气体，N2作为载流体。通入的SiH4流量为20sccm至40sccm，NH3流量为70sccm至90sccm，N2流量为8000sccm至10000sccm，真空腔内气压范围为6.67×102Pa至9.33×102Pa，衬底温度为350℃至450℃，射频功率为400W至500W，频率为13.56MHz，在此条件下通入的SiH4和NH3发生如下化学反应：
SiH4+N2(Carrier gas)+NH3→SiNX+H2+挥发物
当刻蚀停止层213的材料为碳化硅时，碳化硅与二氧化硅相比，同样具有机械强度大的优点，并且还具有更高的绝缘强度，碳化硅高阻态的优良势垒有助于提高击穿电压。
本实施例中，刻蚀停止层213的厚度为如果刻蚀停止层213太厚，影响后续形成的沟槽的深度，进而影响后续形成的金属互连线的厚度，导致后续金属互连结构的导电性能下降；如果刻蚀阻挡层213太薄，难以起到分担第一层间介质层211的应力的作用。
请继续参考图6，在刻蚀停止层213上形成第二层间介质层215。
本实施例中，第二层间介质层215的材料可参考第一层间介质层211的可选材料，并且第二层间介质层215的材料可与第一层间介质层211的材料相同。
请继续参考图6，在第二层间介质层215上形成硬掩膜层217，并在硬掩膜层217上形成图案化的光刻胶层219，光刻胶层219具有多个分立的开口2191（图6中示出了其中的两个开口2191）。
本实施例中，硬掩膜层217的材料可以为碳氧化硅，其运用于后续蚀刻第二层间介质层215、刻蚀停止层213和第一层间介质层211等。
请结合参考图7和参考图8，本实施例继续进行下述步骤：依次蚀刻第二层间介质层215、刻蚀停止层213和第一层间介质层211直至形成露出扩散阻挡层209的通孔2111；蚀刻第二层间介质层215直至形成与通孔2111贯通的沟槽2153，沟槽2153底部剩余第一厚度H的第二层间介质层215。
本实施例中，具体分两个步骤形成通孔2111和沟槽2153。
首先，请参考图7，以图6所示光刻胶层219为掩模，蚀刻硬掩膜层217，再以图案化的硬掩膜层217为掩模，采用干法刻蚀方法蚀刻第二层间介质层215形成通孔2151，通孔2151暴露刻蚀停止层213上表面。即此步骤停止在刻蚀停止层213。具体的蚀刻的条件可以为：以CF4和CHF为反应气体，其中CF4作为主要反应气体，CF4和CHF的体积比可以为1:1，反应腔室中的气压可以为5.3Pa至7.9Pa，反应功率为1500W左右，此时，对第二层间介质层215的蚀刻速率为而上述反应条件对刻蚀停止层213的蚀刻速率极小（在以下），因此，当蚀刻至第二层间介质层215与刻蚀阻挡层213的界面处时，可控制蚀刻及时停止。在蚀刻停止后，可去除图6所示光刻胶层219。
然后，请参考图8，沿图7所示通孔2151继续向下蚀刻刻蚀停止层213和第一层间介质层211，直至形成露出扩散阻挡层209的通孔2111，在此蚀刻步骤过程中，同时蚀刻第二层间介质层215形成沟槽2153，沟槽2153底部剩余第一厚度H的第二层间介质层215。
本实施例中，沟槽2153底部剩余的第二层间介质层215中，具有第一厚度H，第一厚度H的大小可以为在沟槽2153底部保留第一厚度H的第二层间介质层215，目的是为了后续最终形成金属互连结构时，在顶层的金属互连线与金属互连线207之间保留有刻蚀停止层213。
本实施例中，第一厚度H与扩散阻挡层209的厚度之间具有比例关系。因为后续蚀刻扩散阻挡层209时，本实施例为了保留沟槽2153底部的刻蚀停止层213，因此：需要保证在蚀刻贯穿扩散阻挡层209时，第一厚度H的第二层间介质层215刚好被完全去除。因此，第一厚度H与扩散阻挡层209的厚度的比例，与相应蚀刻步骤中，蚀刻第二层间介质层215与蚀刻扩散阻挡层209的蚀刻速率比大致相等。
本实施例中，形成通孔2111的过程中，蚀刻刻蚀停止层213和第一层间介质层211的步骤，与蚀刻形成沟槽2153的步骤为同一步骤，即采用同一蚀刻步骤完成，因此，节省了工艺步骤，节约了成本。
请参考图9，沿通孔蚀刻扩散阻挡层209直至通孔贯穿扩散阻挡层209，蚀刻过程中沟槽2153底部的第二层间介质层215恰好被全部去除。
本实施例中，可以采用C4F6、C4F8、O2、N2、Ar、CO2、CF4、CF3H、CF2H2、CFH3中的至少一种作为蚀刻反应气体对扩散阻挡层209进行蚀刻，并且，在蚀刻扩散阻挡层209，会同时对位于沟槽2153底部的第二层间介质层215进行蚀刻，而此蚀刻步骤中，相应的蚀刻条件对扩散阻挡层209与第二层间介质层215的蚀刻速率比为（10～20）:1，该比例与扩散阻挡层209的厚度与第一厚度H的比值大致相等，从而保证蚀刻贯穿扩散阻挡层209时，位于沟槽2153底部的第二层间介质层215恰好被全部去除。
需要说明的是，在本发明的其它实施例中，在蚀刻扩散阻挡层209之后，沟槽2153底部的第二层间介质层215也可以仅被部分去除。此时，剩余的第二层间介质层215具有第二厚度（未示出）。所述第二厚度可以为在沟槽2153底部保留第二厚度的第二层间介质层215可以进一步增加整个层间介质层（本实施例中层间介质层指位于上下金属互连层之间的所有介质层）的厚度，相应地，后续的金属互连线的厚度减小，因此，后续的金属互连线对层间介质层的应力减小，因而层间介质层的击穿电压得到提高。
请参考10，在通孔2111和沟槽2153内填充满金属材料，形成填充通孔2111的金属插塞221和填充沟槽2153的金属互连线223，金属插塞221和金属互连线223连为一体，图10中以虚线隔开两者以示区别。
本实施例中，所述金属材料可以为铜，可以采用电镀铜法等方法形在通孔和沟槽内填充满金属材料。
在填充工艺完成后，可以采用化学机械平坦化方法（Chemical MechanicalPolishing，CMP）去除位于第二层间介质层215上的铜材料。所述的化学机械抛光工艺并使沟槽内填充的金属材料具有平坦的表面，并具有良好的电连接。
本实施例中，位于图9所示沟槽2153内的金属材料的厚度为亦即金属互连线223的厚度为金属互连线223的厚度较大，因此，如果不采用本实施例的形成方法保留位于沟槽2153底部中的刻蚀停止层213，则位于金属互连线223下方的第一层间介质层211将承受较大应力，第一层间介质层211的击穿电压较低。而本实施例中，第一层间介质层211上保留有刻蚀停止层213，因此，击穿电压得到提高。
本实施例所提供的金属互连结构的形成方法中，通过保留位于沟槽2153底部中的刻蚀停止层213，从而使金属互连线223对第一层间介质层211的应力部分转移至刻蚀停止层213，刻蚀停止层213具有较高的机械强度，能够承受更多应力，从而减小金属互连线223对第一层间介质层211的应力，提高层间介质层的击穿电压；同时，刻蚀停止层213可以作为整个层间介质层的一部分，增大了层间介质层的厚度，提高了层间介质层的绝缘性能，同样起到提高击穿电压的作用；此外，层间介质层的厚度增大，相应地，金属互连线223的厚度减小，因此，再次减小了金属互连线223对层间介质层的应力，再次提高了层间介质层的击穿电压；并且本实施例所提供的形成方法不必增加工艺步骤，就能够使层间介质层的击穿电压得到较大提高，节约了工艺成本。
本实施例所提供的金属互连结构的形成方法，特别适合提高顶层金属互连结构与次顶层金属互连结构之间的层间介质层的击穿电压，因为顶层金属互连结构的金属互连线厚度通常较大（例如本实施例中金属互连线223的厚度在），其对位于顶层金属互连结构和次顶层金属互连结构之间的层间介质层应力较大，通过本实施例的形成方法，能够使层间介质层的击穿电压提高到较高水平，从而防止金属互连结构质量和可靠性下降。
请参考图11，示出了现有（金属互连结构的形成方法形成中）层间介质层的击穿电压-累积函数分布（cumulative distribution function，cdf）情况，与本发明实施例所提供的（金属互连结构的形成方法中）层间介质层的击穿电压-累积函数分布情况。其中，图标#1代表的点为现有金属互连结构中层间介质层的击穿电压，图标#2代表的点为本发明实施例形成的金属互连结构中层间介质层的击穿电压。从图11中图标#1代表的点和图标#2代表的点的分布可以直观得出，本发明实施例形成的金属互连结构中层间介质层的击穿电压普遍高于现有属互连结构中层间介质层的击穿电压，可见本发明实施例的形成方法提高了层间介质层的击穿电压。
请继续参考图11，直线A为图标#1各点形成的线性关系直线，直线B为图标#2各点形成的线性关系直线。从直线A和直线B的斜率对比可知（也可以从图标#1各点和图标#2各点的分布直观得知），本发明实施例形成的金属互连结构中，层间介质层的击穿电压分布更加集中，说明本发明实施例形成的金属互连结构中，层间介质层的击穿电压稳定在一个较高值附近，从而可知，本发明实施例形成的金属互连结构的质量和可靠性均较高。
现有金属互连结构的形成方法中，在蚀刻扩散阻挡层的过程中，同时去除位于沟槽底部的刻蚀停止层。而本发明实施例的金属互连结构的形成方法中，通过第一次形成通孔时，先保留第一厚度的第二层间介质层，从而在形成沟槽时，能够保留位于沟槽底部的刻蚀停止层，使整个层间介质层结构厚度增加，相关的，金属互连结构的厚度减小，从而提高层间介质层的击穿电压，并且刻蚀停止层具有较高的机械强度，能够承受更多应力，从而减小金属互连线对第一层间介质层的应力，进一步提高层间介质层的击穿电压。
本发明实施例还提供了一种金属互连结构，所述金属互连结构可以通过本发明图6至图10所示实施例所提供的金属互连结构的形成方法形成，因此，所述金属互连结构可参考图10所示。
具体的，请参考图10，所述金属互连结构包括半导体衬底（未示出），位于所述半导体衬底上的扩散阻挡层201和位于扩散阻挡层201上的金属间介质层203。所述半导体衬底上还具有金属插塞205和金属互连线207，金属插塞205和金属互连线207连为一体，金属插塞205位于金属互连线下方，图6中以虚线隔开两者以示区别。金属插塞205和金属互连线207形成的互连结构贯穿金属间介质层201和金属间介质层203。金属互连线207和金属间介质层203上表面齐平。金属互连线207和金属间介质层203上具有扩散阻挡层209。扩散阻挡层209上具有第一层间介质层211。第一层间介质层211上具有刻蚀停止层213。刻蚀停止层213上具有第二层间介质层215。第二层间介质层215中的金属插塞221和金属互连线223（金属插塞221和金属互连线223连为一体，图10中以虚线隔开两者以示区别）。金属互连线223与扩散阻挡层209之间隔有第一层间介质层211和刻蚀停止层213。
本实施例中，金属互连线223的厚度可以为刻蚀停止层213的材料可以为氮化硅或者碳化硅，相比于二氧化硅而言，氮化硅或者碳化硅具有较高的机械强度。刻蚀停止层213的厚度可以为
需要说明的是，在本发明的其它实施例中，金属互连线223与刻蚀停止层213之间还可以隔有部分第二层间介质层（此部分未示出），并且位于金属互连线223与扩散阻挡层213之间的此部分第二层间介质层厚度可以为
更多有关于本实施例所提供的金属互连结构可参考前述实施例相应内容。
本实施例所提供的金属互连结构中，金属互连线223与金属互连线207之间除了具有第一层间介质层211之外，还具有刻蚀停止层213，从而使金属互连线223对第一层间介质层211的应力部分转移至刻蚀停止层213，刻蚀停止层213具有较高的机械强度，能够承受更多应力，从而减小金属互连线223对第一层间介质层211的应力，提高层间介质层的击穿电压；同时，刻蚀停止层213可以作为整个层间介质层的一部分，增大了层间介质层的厚度，提高了层间介质层的绝缘性能，同样起到提高击穿电压的作用；此外，层间介质层的厚度增大，相应地，金属互连线223的厚度减小，因此，再次减小了金属互连线223对层间介质层的应力，再次提高了层间介质层的击穿电压；并且本实施例所提供的形成方法不必增加工艺步骤，就能够使层间介质层的击穿电压得到较大提高，节约了工艺成本。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种金属互连结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成扩散阻挡层；
在所述扩散阻挡层上形成第一层间介质层；
在所述第一层间介质层上形成刻蚀停止层；
在所述刻蚀停止层上形成第二层间介质层；
依次蚀刻所述第二层间介质层、刻蚀停止层和第一层间介质层直至形成露出所述扩散阻挡层的通孔；
蚀刻所述第二层间介质层直至形成与所述通孔贯通的沟槽，所述沟槽底部剩余第一厚度的所述第二层间介质层；
沿所述通孔蚀刻所述扩散阻挡层直至所述通孔贯穿所述扩散阻挡层，蚀刻过程中所述沟槽底部的所述第二层间介质层被部分去除或全部去除；
在所述通孔和所述沟槽内填充满金属材料。
2.如权利要求1所述的金属互连结构的形成方法，其特征在于，所述第一厚度为
3.如权利要求1所述的金属互连结构的形成方法，其特征在于，蚀刻所述刻蚀停止层的过程中，所述沟槽底部的所述第二层间介质层被部分去除，剩余第二厚度的所述第二层间介质层，所述第二厚度为
4.如权利要求1所述的金属互连结构的形成方法，其特征在于，位于所述沟槽内的所述金属材料厚度为
5.如权利要求1所述的金属互连结构的形成方法，其特征在于，所述刻蚀停止层的厚度为
6.一种金属互连结构，包括：
半导体衬底；
位于所述半导体衬底上的扩散阻挡层；
位于所述扩散阻挡层上的第一层间介质层；
位于所述第一层间介质层上的刻蚀停止层；
位于所述刻蚀停止层上的第二层间介质层；
位于所述第二层间介质层中的金属互连线；
其特征在于，
所述金属互连线与所述扩散阻挡层之间至少隔有所述第一层间介质层和所述刻蚀停止层。
7.如权利要求6所述的金属互连结构，其特征在于，所述金属互连线的厚度为
8.如权利要求6所述的金属互连结构，其特征在于，所述刻蚀停止层的厚度为
9.如权利要求6所述的金属互连结构，其特征在于，所述金属互连线与所述刻蚀停止层之间还隔有部分所述第二层间介质层。
10.如权利要求9所述的金属互连结构，其特征在于，位于所述金属互连线与所述扩散阻挡层之间的所述第二层间介质层厚度为
CN201410050434.2A 2014-02-13 2014-02-13 金属互连结构及其形成方法 Active CN104851835B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410050434.2A CN104851835B (zh) 2014-02-13 2014-02-13 金属互连结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410050434.2A CN104851835B (zh) 2014-02-13 2014-02-13 金属互连结构及其形成方法

Publications (2)

Publication Number Publication Date
CN104851835A true CN104851835A (zh) 2015-08-19
CN104851835B CN104851835B (zh) 2018-12-21

Family

ID=53851374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410050434.2A Active CN104851835B (zh) 2014-02-13 2014-02-13 金属互连结构及其形成方法

Country Status (1)

Country Link
CN (1) CN104851835B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108975267A (zh) * 2018-07-20 2018-12-11 上海华虹宏力半导体制造有限公司 3d管道形成方法
CN112071804A (zh) * 2020-09-17 2020-12-11 长江存储科技有限责任公司 一种半导体器件及其制造方法
CN113257737A (zh) * 2021-05-13 2021-08-13 广州粤芯半导体技术有限公司 半导体结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192533A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 蚀刻阻挡层及其形成方法
CN102412196A (zh) * 2011-09-15 2012-04-11 上海华力微电子有限公司 金属铜大马士革互联结构的制造方法
CN102446845A (zh) * 2011-11-28 2012-05-09 上海华力微电子有限公司 一种改善超厚顶层金属诱导晶圆翘曲变形的方法
CN103137598A (zh) * 2011-12-02 2013-06-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN103489822A (zh) * 2012-06-11 2014-01-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192533A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 蚀刻阻挡层及其形成方法
CN102412196A (zh) * 2011-09-15 2012-04-11 上海华力微电子有限公司 金属铜大马士革互联结构的制造方法
CN102446845A (zh) * 2011-11-28 2012-05-09 上海华力微电子有限公司 一种改善超厚顶层金属诱导晶圆翘曲变形的方法
CN103137598A (zh) * 2011-12-02 2013-06-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN103489822A (zh) * 2012-06-11 2014-01-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108975267A (zh) * 2018-07-20 2018-12-11 上海华虹宏力半导体制造有限公司 3d管道形成方法
CN108975267B (zh) * 2018-07-20 2020-12-04 上海华虹宏力半导体制造有限公司 3d管道形成方法
CN112071804A (zh) * 2020-09-17 2020-12-11 长江存储科技有限责任公司 一种半导体器件及其制造方法
CN113257737A (zh) * 2021-05-13 2021-08-13 广州粤芯半导体技术有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
CN104851835B (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
TWI605518B (zh) 積體電路結構及其製造方法
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US6200897B1 (en) Method for manufacturing even dielectric layer
JP3196203B2 (ja) 半導体素子の形成方法
TWI440088B (zh) 非揮發性記憶體之第一層間介電堆疊
US20060097397A1 (en) Method for forming a dual layer, low resistance metallization during the formation of a semiconductor device
US7790601B1 (en) Forming interconnects with air gaps
US11594419B2 (en) Reduction of line wiggling
US9269663B2 (en) Single pattern high precision capacitor
US9412651B2 (en) Air-gap formation in interconnect structures
US6495448B1 (en) Dual damascene process
US10832946B1 (en) Recessed interconnet line having a low-oxygen cap for facilitating a robust planarization process and protecting the interconnect line from downstream etch operations
JP2000323479A (ja) 半導体装置およびその製造方法
CN103066014A (zh) 一种铜/空气隙的制备方法
CN104851835A (zh) 金属互连结构及其形成方法
US7407886B2 (en) Method for preparing a contact plug structure
CN103107125B (zh) 半导体器件及其形成方法
US7332391B2 (en) Method for forming storage node contacts in semiconductor device
CN102693935A (zh) 互连结构的制造方法
KR101147387B1 (ko) 반도체 소자의 제조방법
TWI819796B (zh) 半導體結構的形成方法
TWI512894B (zh) 金屬內連線結構及其製程
US11081478B2 (en) Interconnect structure having a fluorocarbon layer
US20230170293A1 (en) Beol top via wirings with dual damascene via and super via redundancy
CN105336676A (zh) 接触插塞的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant