CN101192533A - 蚀刻阻挡层及其形成方法 - Google Patents
蚀刻阻挡层及其形成方法 Download PDFInfo
- Publication number
- CN101192533A CN101192533A CNA2006101188174A CN200610118817A CN101192533A CN 101192533 A CN101192533 A CN 101192533A CN A2006101188174 A CNA2006101188174 A CN A2006101188174A CN 200610118817 A CN200610118817 A CN 200610118817A CN 101192533 A CN101192533 A CN 101192533A
- Authority
- CN
- China
- Prior art keywords
- etch stop
- stop layer
- layer
- interlayer dielectric
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一种蚀刻阻挡层的形成方法，包括在衬底上形成蚀刻阻挡层，所述蚀刻阻挡层为氮化硅，所述氮化硅的应力范围为－1600至－2000MPa，所述氮化硅的应力为压应力。本发明还提供了一种半导体器件结构及其制造方法。本发明通过采用高应力的氮化硅作为蚀刻阻挡层，由于氮化硅具有较高的致密性，同时高应力的氮化硅所具有的压应力可以中和低介电常数的介电层的张应力，改变了介电层与介电层、Cu与介电层之间的界面特性，达到提高层间介电层的击穿电压和器件可靠性的目的。
Description
技术领域
本发明涉及半导体领域，特别涉及一种蚀刻阻挡层及其形成方法。
背景技术
随着IC技术的发展，器件尺寸越来越小，互连RC延迟对器件开启速度影响越来越大，远远超过栅延迟带来的影响，所以减少RC互连延迟成为人们关注的焦点。一方面人们引进用电阻率小的Cu代替电阻率大的Al，以减小互连电阻，并应用于0.25μm及以下的工艺；另一方面人们引进低介电常数材料来减少金属互连线之间的电容。为了解决Cu扩散沾污问题，在淀积Cu之前先淀积一薄层Cu阻挡层-Ti/TiN或Ta/TaN；为了解决Cu的刻蚀难的问题，Cu大马士革结构应运而生，现在IC业界普遍采用此结构做Cu工艺。但是随着这些新材料的引入带来很多问题，比如，大马士革介质堆层中的蚀刻停止层的选择和制备，器件可靠性问题也成为挑战。
蚀刻阻挡层的作用一方面在于上述低介电常数材料层内定义凹槽及介电层通孔结构时的蚀刻停止效果(因两者间构成材质不同，具有较佳的蚀刻选择比)，可得到较佳的定义后凹槽及介电层通孔结构。另一方面，亦提供了作为防止金属铜材料于内部扩散。同时为了保护位于下面的低介电常数材料层并防止低介电常数材料层的腐蚀和凹陷，因此低介电常数材料层的集成需要蚀刻阻挡层。
目前人们大多采用SiC充当刻蚀阻挡层，比如公开号为02141023的中国专利申请公开了在低-k材料上形成开口的方法，具体结构参照图1所示。如图1所示，在带有导电层201的半导体基底200上形成有第一蚀刻阻挡层202、第一层间介电层204、第二蚀刻阻挡层206、第二层间介电层208、以及在开口内形成的金属连线236，所述第一层间介电层204和第二层间介电层208为低介电常数层，比如是含硅的无机聚合物，象CoralTM或者黑钻石(Black Diamond)等，比较优化的低k材料采用含碳氧化硅材料，所述第一蚀刻阻挡层202和第二蚀刻阻挡层206为碳化硅或者氮化硅。碳化硅具有较低的介电常数k值，在降低整体介电常数值方面具有一定的优势，但是由于碳化硅致密性不好，容易产生漏电流造成介电层的击穿。参照图2给出采用碳化硅作为蚀刻阻挡层的层间介电层的击穿电压测试结果，由图中可以看出，层间介电层的击穿电压最小低于38 V，这会导致器件过早失效，引发可靠性问题。而且低介电常数材料层具有张应力特性，会对后续的封装工艺以及层间介电层与层间介电层或者金属Cu与层间介电层之间的界面附着力产生不利影响，进而影响器件可靠性。
发明内容
本发明解决的问题是由于现有技术中低介电常数的介电层的蚀刻阻挡层结构不够致密，导致层间介电层的击穿电压过低，造成器件可靠性问题，同时由于低介电常数的层间介电层存在的张应力，会影响后续的封装工艺以及影响层间介电层与层间介电层或者金属Cu与层间介电层之间的界面附着力。
为解决上述问题，本发明提供一种蚀刻阻挡层的形成方法，在衬底上形成蚀刻阻挡层，所述蚀刻阻挡层为氮化硅，所述蚀刻阻挡层的应力范围为-1600至-2000 MPa，所述应力为压应力。
所述的蚀刻阻挡层采用等离子体增强化学气相沉积装置制备。
所述的蚀刻阻挡层采用SiH4和NH3作为反应气体，N2作为载流体。所述SiH4流量范围为20至40 sccm，NH3流量为70至90 sccm，N2流量为8000至10000 sccm。
所述等离子体增强化学气相沉积装置的射频功率为400至500 W。
等离子体增强化学气相沉积装置的真空腔内气压范围为6.67×102Pa至9.33×102Pa。
本发明还提供一种半导体器件的制造方法，包括：提供带有导电层的半导体衬底，在半导体衬底上依次形成第一蚀刻阻挡层、第一层间介电层、第二蚀刻阻挡层和第二层间介电层，所述第一蚀刻阻挡层和第二蚀刻阻挡层为氮化硅，所述第一蚀刻阻挡层和第二蚀刻阻挡层的应力范围为-1600至-2000MPa，所述应力为压应力。
所述的第一层间介电层、第二层间介电层为介电常数范围为2.8至3.6。所述的蚀刻阻挡层采用等离子体增强化学气相沉积装置制备。
所述的蚀刻阻挡层采用SiH4和NH3作为反应气体，N2作为载流体。所述SiH4流量范围为20至40 sccm，NH3流量为70至90 sccm，N2流量为8000至10000 sccm。
所述等离子体增强化学气相沉积装置的射频功率为400至500 W。
所述等离子体增强化学气相沉积装置的真空腔内气压范围为6.67×102Pa至9.33×102Pa。
本发明还提供一种半导体器件结构，包括带有导电层的半导体衬底，在半导体衬底上依次形成第一蚀刻阻挡层、第一层间介电层、第二蚀刻阻挡层和第二层间介电层，所述第一蚀刻阻挡层和第二蚀刻阻挡层为氮化硅，所述应力范围为-1600至-2000 MPa，所述应力为压应力。
所述的第一层间介电层、第二层间介电层的介电常数范围为2.8至3.6。
所述的蚀刻阻挡层采用等离子体增强化学气相沉积装置制备。
所述的蚀刻阻挡层采用SiH4和NH3作为反应气体，N2作为载流体。所述SiH4流量范围为20至40 sccm，NH3流量为70至90 sccm，N2流量为8000至10000 sccm。
所述射频功率为400至500 W，所述等离子体增强化学气相沉积装置的真空腔内气压范围为6.67×102Pa至9.33×102Pa。
与现有技术相比，本发明具有以下优点：本发明采用高应力的氮化硅层作为蚀刻阻挡层，由于高应力的氮化硅层具有较高的致密性可以改善衬底与蚀刻阻挡层之间的界面特性。
本发明通过在半导体衬底与低介电常数的第一层间介电层以及第一层间介电层与第二层间介电层之间采用高应力的氮化硅层作为第一蚀刻阻挡层和第二蚀刻阻挡层，由于高应力的氮化硅具有较高的致密性，同时高应力的氮化硅所具有的压应力可以中和低介电常数的第一层间介电层以及第二层间介电层的张应力，改善了第一层间介电层与第二层间介电层以及金属连线层与第一层间介电层或者第二层间介电层之间的界面特性，达到提高层间介电层的击穿电压和器件可靠性的目的。
附图说明
图1是现有技术制备的结构示意图。
图2是现有技术制备的层间介电层的击穿电压测试结果。
图3是本发明的蚀刻阻挡层的形成结构示意图。
图4A至4D是本发明的半导体器件的制造结构示意图。
图4E至4J是本发明的制备的金属连线结构示意图。
图5是采用本发明制备的蚀刻阻挡层的层间介电层的击穿电压测试结果。
图6是采用本发明制备的蚀刻阻挡层的另一层间介电层的击穿电压测试结果。
具体实施方式
以下通过依据附图详细地描述具体实施例，上述的目的和本发明的优点将更加清楚：
本发明的实质是通过在衬底与层间介质层之间或者层间介质层之间形成氮化硅层作为蚀刻阻挡层，所述氮化硅层为应力范围为-1600至-2000MPa，所述氮化硅的应力为压应力。
本发明首先给出了一种蚀刻阻挡层的形成方法的实施例，包括在衬底上形成蚀刻阻挡层，所述蚀刻阻挡层为氮化硅，所述氮化硅的应力范围为-1600至-2000MPa，所述氮化硅的应力为压应力。
参照图3给出本发明的蚀刻阻挡层的形成结构示意图，如图所示，在衬底21上形成蚀刻阻挡层22，所述衬底21可以半导体，也可以为其它材料构成。所述蚀刻阻挡层22为氮化硅，所述氮化硅的应力范围为-1600至-2000MPa，所述氮化硅的应力为压应力。
所述形成蚀刻阻挡层22的工艺为：采用SiH4和NH3作为反应气体，N2作为载流体。通入的SiH4流量为20至40sccm，NH3流量为70至90sccm，N2流量为8000至10000sccm，真空腔内气压范围为6.67×102至9.33×102Pa，衬底温度为350至450℃，射频功率为400至500W，频率为13.56MHz，在此条件下通入的SiH4和NH3发生如下化学反应：
SiH4+N2( Carnier gas)+NH3→SiNx(-H)+H2↑+挥发物↑
在此条件下，含H的氮化硅的沉积速率为350至550
/min，最后形成的氮化硅层厚度为200至800
作为蚀刻阻挡层22。
作为本发明的一个优化实施方式，采用等离子体增强型化学气相沉积(PECVD)装置制备第二蚀刻阻挡层22，制备的条件为：采用SiH4和NH3作为反应气体，N2作为载流体。通入的SiH4流量为25sccm，NH3流量为75sccm，N2流量为8500sccm，真空腔内气压范围为6.67×102Pa至9.33×102Pa，衬底温度为400℃，射频功率为450W，频率为13.56MHz，最后形成的氮化硅层厚度为500
作为蚀刻阻挡层22。
本发明还给出了一种半导体器件的制造方法实施例，工艺步骤为：提供带有导电层的半导体衬底，所述导电层镶嵌于半导体衬底中；在所述的半导体衬底和导电层上依次形成第一蚀刻阻挡层、第一层间介电层、第二蚀刻阻挡层和第二层间介电层，所述蚀刻阻挡层为氮化硅，所述氮化硅的应力范围为-1600至-2000MPa，所述氮化硅的应力为压应力。
图4A至图4D是采用本发明的制备方法在半导体衬底上形成蚀刻阻挡层的第二实施例示意图。下面结合附图对本发明的具体实施方式做一详细的说明。
如图4A所示，提供带有导电层32的半导体衬底31，所述半导体衬底31带有半导体器件和布线层，为简化图示，此处仅画出带有导电层的平整基底。在半导体衬底31和导电层32上形成第一蚀刻阻挡层41，所述第一蚀刻阻挡层41为氮化硅，所述氮化硅的应力范围为-1600至-2000MPa，所述氮化硅的应力为压应力。
接着，如图4B所示，在半导体衬底上形成第一蚀刻阻挡层41。所述形成第一蚀刻阻挡层41的工艺为：采用SiH4和NH3作为反应气体，N2作为载流体。通入的SiH4流量为20至40sccm，NH3流量为70至90sccm，N2流量为8000至10000sccm，真空腔内气压范围为6.67×102至9.33×102Pa，衬底温度为350至450℃，射频功率为400至500W，频率为13.56MHz，在此条件下通入的SiH4和NH3发生如下化学反应：
SiH4+N2(Carrier gas)+NH3→SiNx(-H)+H2↑+挥发物↑
在此条件下，含H的氮化硅的沉积速率为350至550
/min，最后形成的氮化硅x层厚度为200至800
作为第一蚀刻阻挡层41。
作为本发明的一个优化实施方式，采用等离子体增强型化学气相沉积(PECVD)装置制备第一蚀刻阻挡层41，制备的条件为：采用SiH4和NH3作为反应气体，N2作为载流体。通入的SiH4流量为28sccm，NH3流量为78sccm，N2流量为8500sccm，真空腔内气压范围为6.67×102Pa至9.33×102Pa，衬底温度为400℃，射频功率为450W，频率为13.56MHz，最后形成的氮化硅层作为第一蚀刻阻挡层41。
作为本发明的另一个优化实施方式，第一蚀刻阻挡层41由第三蚀刻阻挡层和第四蚀刻阻挡层构成。所述第三蚀刻阻挡层采用高应力的氮化硅层，采用PECVD装置制备第三蚀刻阻挡层，制备的条件为：采用SiH4和NH3作为反应气体，N2作为载流体。通入的SiH4流量为32sccm，NH3流量为82sccm，N2流量为9200sccm，真空腔内气压范围为6.67×102Pa至9.33×102Pa，衬底温度为400℃，射频功率为450W，频率为13.56MHz，在此条件下沉积速率为450
/min，形成氮化硅层厚度为100
作为第三蚀刻阻挡层。
接着，在第三蚀刻阻挡层上形成第四蚀刻阻挡层，所述第四蚀刻阻挡层为掺氮的SiC，所述形成第四蚀刻阻挡层的方法为本技术领域人员公知技术，本发明给出一个比较优化的实施方式：在真空腔内，采用PECVD装置制备第四蚀刻阻挡层，在3.3×102至4.6×102Pa气压下，半导体衬底温度为300至400℃下，采用溅射功率为250至350W，最终形成的掺氮的SiC厚度为400作为第四蚀刻阻挡层。由此第三蚀刻阻挡层和第四蚀刻阻挡层共同组成了第一蚀刻阻挡层41。
接着，在第一蚀刻阻挡层41上形成第一层间介电层33，所述第一层间介电层33的厚度范围为2000
至6000
所述第一层间介电层33为低介电常数薄膜，所述第一层间介电层33可以为一层或者多层，所形成的低介电常数薄膜是指介电常数范围在2.8至3.6的含碳氧化硅(SiOC)膜，也可以是其它低介电常数薄膜(low k)，比如加氟的硅酸盐玻璃层(FSG)，氢化硅倍半氧化物(HSQ)、以及掺碳的氧化硅(CoralTM，Black Diamond)等无机材料或者象聚芳香烯醚(Flare)、芳香族碳氢化合物(SILK)以及二甲苯塑料等有机材料或者是这些低介电常数薄膜的组合，作为本发明的一个优化实施方式，采用含碳氧化硅(SiOC)作为低介电常数薄膜。
所述第一层间介电层33的形成工艺可以通过本领域技术公知的任何方法制备。作为本发明的一个优化实施例，所述第一层间介电层33为含碳氧化硅，采用PECVD方法制备第一层间介电层33，制备的条件为：在真空度为5.9×102至7.3×102Pa气压下，衬底温度为300至400℃下，溅射功率为350至400W，最后形成的含碳氧化硅厚度为3000
作为第一层间介电层33。
如图4C所示，在第一层间介电层33上形成第二蚀刻阻挡层34，所述第二蚀刻阻挡层34为氮化硅，所述第二蚀刻阻挡层34的应力值为-1600至-2000MPa，所述应力为压应力，所述第二蚀刻阻挡层34的厚度范围为200至800
所述第二蚀刻阻挡层34可以为一层或者多层。作为本发明的一个实施方式，采用PECVD装置制备第二蚀刻阻挡层34，制备的条件为：采用SiH4和NH3作为反应气体，N2作为载流体。通入的SiH4流量为20至40sccm，NH3流量为70至90sccm，N2流量为8000至10000sccm，真空腔内气压范围为6.67×102Pa至9.33×102Pa，衬底温度为350℃至450℃，射频功率为400至500W，频率为13.56MHz，在此条件下发生如下化学反应：
SiH4+N2(Carrier gas)+NH3→SiNx(-H)+H2↑+挥发物↑
生成的SiNx(-H)的沉积速率为450
/min，最后形成的SiNx(-H)层厚度为200至800作为第二蚀刻阻挡层34。
作为本发明的一个优化实施方式，采用PECVD装置制备第二蚀刻阻挡层34，制备的条件为：采用SiH4和NH3作为反应气体，N2作为载流体。通入的SiH4流量为30sccm，NH3流量为80sccm，N2流量为9000sccm，真空腔内气压范围为6.67×102Pa至9.33×102Pa，衬底温度为400℃，射频功率为450W，频率为13.56MHz，最后形成的氮化硅层作为第二蚀刻阻挡层34。
如图4D所示，在第二蚀刻阻挡层34上形成第二层间介电层35，所述第二层间介电层35的厚度范围为2000
至6000
所述第二层间介电层35为低介电常数的薄膜，所述第二层间介电层35可以为一层或者多层，所形成的低介电常数薄膜是指介电常数范围在2.8至3.6的含碳氧化硅(SiOC)膜，也可以是其它低介电常数薄膜(low K)，比如加氟的硅酸盐玻璃层(FSG)，氢化硅倍半氧化物(HSQ)、以及掺碳的氧化硅(CoralTM，Black Diamond)等无机材料或者象聚芳香烯醚(Flare)、芳香族碳氢化合物(SILK)以及二甲苯塑料等有机材料，或者是这些低介电常数薄膜的组合，作为本发明的一个优化实施方式，采用含碳氧化硅(SiOC)作为低介电常数薄膜。
所述第二层间介电层35的形成工艺可以通过本领域技术公知的任何方法制备。作为本发明的一个优化实施例，采用PECVD方法制备第二层间介电层35，制备的条件为：在真空度为5.9×102至7.3×102Pa气压下，衬底温度为300至400℃条件下，溅射功率为350至400W，沉积速率为100
/min，最后形成的SiOC层厚度为2000至6000
作为第二层间介电层35。
为了说明本发明技术方案的完整性和加强技术效果，这里还给出了采用本发明的蚀刻阻挡层制备金属连线的结构示意图，参照图4D至4J所示。
如图4E所示，在第二层间介电层35上形成第一光刻胶掩模层36，通过现有光刻技术在第一光刻胶掩模层36上定义出通孔37的图形。
如图4F所示，以第一光刻胶掩模层36为掩模，蚀刻通孔37处的第二层间介电层35部分，蚀刻部分第二层间介电层35的方法可以通过本领域技术公知的任何方法制备。作为本发明的一个优化实施例，采用干法方法蚀刻第二层间介电层35，蚀刻的条件为：以CHF3和CF4为主要反应气体，比例为1∶1，气压为5.3至7.9Pa，功率为1500W，蚀刻速率为2500
/min。由于第二层间介电层35与第二蚀刻阻挡层34的蚀刻速率不一样，当蚀刻至第二层间介电层与第二蚀刻阻挡层34的界面处时，蚀刻会自动停止，这也是蚀刻停止层34的由来。
如图4G所示，继续蚀刻第二蚀刻阻挡层34，蚀刻部分第二蚀刻阻挡层34的方法可以通过本领域技术公知的任何方法制备。作为本发明的一个优化实施例，采用干法方法蚀刻部分第二蚀刻阻挡层34，蚀刻的条件为：以CH2F2和O2为主要反应气体，比例为10∶3，气压为5.3至7.9Pa，功率为200W蚀刻速率为900至1300
/min。
蚀刻部分第二蚀刻阻挡层34之后，继续蚀刻第一层间介电层33和第一蚀刻阻挡层41，参照图4G所示，形成的通孔37暴露出半导体衬底31上的导电层32，然后去除第一光刻胶掩模层36。
如图4H所示，在第二层间介电层35上形成第二光刻胶掩模层38，通过现有光刻技术在第二光刻胶掩模层38上定义出凹槽39的图案。
如图4I所示，以第二光刻胶掩模层38为掩模，蚀刻第二层间介电层35的部分，蚀刻部分第二层间介电层35的方法可以通过本领域技术公知的任何方法制备。作为本发明的一个优化实施例，采用干法方法蚀刻第二层间介电层35，蚀刻的条件为：以CF4为主要反应气体，气压为10.7至16.0Pa，功率为1000W，蚀刻速率为1500至2500
/min。根据需要控制刻蚀时间达到控制刻蚀厚度的目的，然后去除第二光刻胶掩模层38。
如图4J所示，在通孔37和凹槽39内填充金属，形成金属连线层40，比较优化的的金属为铜，形成铜金属连线层的方法可以通过本领域技术公知的任何方法制备。
基于以上工艺实施以后，得到的最终结构如图4J所示，包括带有导电层32的半导体衬底31上依次形成的第一层间介电层33、第二蚀刻阻挡层34、第二层间介电层35和贯穿于第一层间介电层和/或第二层间介电层的金属连线层40，所述第二蚀刻阻挡层34为氮化硅，所述第二蚀刻阻挡层34的应力为-1600至-2000MPa，所述第二蚀刻阻挡层34为压应力。
结合图4A至图4J，以及上述的工艺描述，本发明给出一个制备蚀刻阻挡层的具体实施例，如下：
在带有导电层32的半导体衬底31上形成第一蚀刻阻挡层41，所述第一蚀刻阻挡层41的厚度为500
接着，在第一蚀刻阻挡层41上形成第一层间介电层33，所述第一层间介电层33的厚度范围为3000
然后在第一层间介电层33上形成第二蚀刻阻挡层34，所述第二蚀刻阻挡层34的厚度范围为500
所述第二蚀刻阻挡层34采用PECVD方法制备，制备的条件为：采用SiH4和NH3作为反应气体，N2作为载流体。通入的SiH4流量为35sccm，NH3流量为85sccm，N2流量为9500sccm，真空腔内气压范围为6.67×102Pa至9.33×102Pa，衬底温度为400℃，射频功率为450W，频率为13.56MHz，在此条件下沉积速率为450/min，最后形成的氮化硅层厚度为500应力为-1800MPa，作为第二蚀刻阻挡层34。
然后在第二蚀刻阻挡层34上形成第二层间介电层35，所述第二层间介电层35的厚度为3000
所述第二层间介电层35为含碳氧化硅(SiOC)膜，
在第二层间介电层35上形成第一光刻胶掩模层36，通过现有光刻和刻蚀技术形成通孔37，然后在第二层间介电层35上形成第二光刻胶掩模层38，通过现有光刻和刻蚀技术形成凹槽39。
最后，在通孔和凹槽内填充金属，形成金属连线层40，比较优化的的金属为铜，形成铜金属连线层的方法可以通过本领域技术公知的任何方法制备。
基于以上工艺实施以后，采用美国安捷伦(Agilient)公司的型号为4072的先进参数测试仪设备测试了本发明制备的层间介电层的击穿电压，测试结果如图5所示。可以看出，采用本发明的氮化硅作为蚀刻阻挡层以后，击穿电压有所提高，比现有技术中整体提高了约10V。
作为本发明的另一个优化实施方式，第一蚀刻阻挡层41由第三蚀刻阻挡层和第四蚀刻阻挡层构成。采用PECVD装置制备第三蚀刻阻挡层，制备的条件为：采用SiH4和NH3作为反应气体，N2作为载流体。通入的SiH4流量为38sccm，NH3流量为88sccm，N2流量为9800sccm，真空腔内气压范围为6.67×102Pa至9.33×102Pa，衬底温度为400℃，射频功率为450W，频率为13.56MHz，在此条件下沉积速率为450
/min，最后形成的氮化硅厚度为100
作为第一蚀刻阻挡层。
接着，在真空腔内，采用PECVD装置制备第四蚀刻阻挡层，第四蚀刻阻挡层为掺氮的SiC，在3.3×102至4.6Pa气压下，衬底温度为300至400℃条件下，溅射功率为250至350W，沉积速率为25
/min，最后形成的掺氮的SiC厚度为400
作为第四蚀刻阻挡层。由此第三蚀刻阻挡层和第四蚀刻阻挡层共同组成了第一蚀刻阻挡层41。
在带有导电层32的半导体衬底31上形成第一层间介电层33，所述第一层间介电层33的厚度范围为5000
然后在第二蚀刻阻挡层34上形成第二层间介电层35，所述第二层间介电层35的厚度为5000
所述第二层间介电层35为含碳氧化硅(SiOC)膜，
在第二层间介电层35上形成第一光刻胶掩模层36，通过现有光刻和刻蚀技术形成通孔37，然后在第二层间介电层35上形成第二光刻胶掩模层38，通过现有光刻和刻蚀技术形成凹槽39。
最后，在通孔和凹槽内填充金属，形成金属连线层40，比较优化的的金属为铜，形成铜金属连线层的方法可以通过本领域技术公知的任何方法制备。
基于以上工艺实施以后，采用美国安捷伦(Agilient)公司的型号为4072的先进参数测试仪设备测试了上述具有多层第一蚀刻阻挡层41的第二层间介电层的击穿电压，测试结果如图6所示。可以看出，采用本发明的蚀刻阻挡层以后，击穿电压有所提高，整体提高了约10V。
采用氮化硅作为蚀刻阻挡层，由于蚀刻阻挡层的厚度相对于低k介电层来说很小，对于整体结构的介电常数k值的升高几乎可以忽略。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种蚀刻阻挡层的形成方法，在衬底上形成蚀刻阻挡层，其特征在于，所述蚀刻阻挡层为氮化硅，所述蚀刻阻挡层的应力范围为-1600至-2000MPa，所述应力为压应力。
2.根据权利要求1所述的蚀刻阻挡层的形成方法，其特征在于：所述的蚀刻阻挡层采用等离子体增强化学气相沉积装置制备。
3.根据权利要求2所述的蚀刻阻挡层的形成方法，其特征在于：所述的蚀刻阻挡层采用SiH4和NH3作为反应气体，N2作为载流体，所述SiH4流量范围为20至40sccm，NH3流量为70至90sccm，N2流量为8000至10000sccm。
4.根据权利要求2所述的蚀刻阻挡层的形成方法，其特征在于：所述等离子体增强化学气相沉积装置的射频功率为400至500W，真空腔内气压范围为6.67×102Pa至9.33×102Pa。
5.一种半导体器件的制造方法，包括：提供带有导电层的半导体衬底，在半导体衬底上依次形成第一蚀刻阻挡层、第一层间介电层、第二蚀刻阻挡层和第二层间介电层，其特征在于，所述第一蚀刻阻挡层和第二蚀刻阻挡层为氮化硅，所述第一蚀刻阻挡层和第二蚀刻阻挡层的应力范围为-1600至-2000MPa，所述应力为压应力。
6.根据权利要求5所述的半导体器件的制造方法，其特征在于：所述的蚀刻阻挡层采用等离子体增强化学气相沉积装置制备。
7.根据权利要求6所述的半导体器件的制造方法，其特征在于：所述的蚀刻阻挡层采用SiH4和NH3作为反应气体，N2作为载流体，所述SiH4流量范围为20至40sccm，NH3流量为70至90sccm，N2流量为8000至10000sccm。
8.根据权利要求6所述的半导体器件的制造方法，其特征在于：所述所述等离子体增强化学气相沉积装置的射频功率为400至500W，真空腔内气压范围为6.67×102Pa至9.33×102Pa。
9.根据权利要求5所述的蚀刻阻挡层的形成方法，其特征在于：所述的第一层间介电层、第二层间介电层为介电常数范围为2.8至3.6。
10.一种半导体器件结构，包括带有导电层的半导体衬底，在半导体衬底上依次形成第一蚀刻阻挡层、第一层间介电层、第二蚀刻阻挡层和第二层间介电层，其特征在于，所述第一蚀刻阻挡层和第二蚀刻阻挡层为氮化硅，所述应力范围为-1600至-2000MPa，所述应力为压应力。
11.根据权利要求10所述的半导体器件结构，其特征在于：所述的蚀刻阻挡层采用等离子体增强化学气相沉积装置制备。
12.根据权利要求11所述的半导体器件结构，其特征在于：所述的蚀刻阻挡层采用SiH4和NH3作为反应气体，N2作为载流体，所述SiH4流量范围为20至40sccm，NH3流量为70至90sccm，N2流量为8000至10000sccm。
13.根据权利要求11所述的半导体器件结构，其特征在于：所述等离子体增强化学气相沉积装置的射频功率为400至500W，所述真空腔内气压范围为6.67×102Pa至9.33×102Pa。
14.根据权利要求10所述的半导体器件结构，其特征在于：所述的第一层间介电层、第二层间介电层的介电常数范围为2.8至3.6。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101188174A CN101192533B (zh) | 2006-11-28 | 2006-11-28 | 一种半导体器件及其制造方法、蚀刻阻挡层的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101188174A CN101192533B (zh) | 2006-11-28 | 2006-11-28 | 一种半导体器件及其制造方法、蚀刻阻挡层的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101192533A true CN101192533A (zh) | 2008-06-04 |
| CN101192533B CN101192533B (zh) | 2010-06-16 |
Family
ID=39487432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006101188174A Active CN101192533B (zh) | 2006-11-28 | 2006-11-28 | 一种半导体器件及其制造方法、蚀刻阻挡层的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101192533B (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446840A (zh) * | 2011-11-02 | 2012-05-09 | 上海华力微电子有限公司 | 一种增加双大马士革结构介质阻挡层薄膜击穿电压的方法 |
| CN102110669B (zh) * | 2009-12-25 | 2012-11-21 | 中芯国际集成电路制造(上海)有限公司 | 复合介电层及其制作方法 |
| CN102044473B (zh) * | 2009-10-13 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN104183575A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
| CN104465491A (zh) * | 2013-09-23 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 金属互连层的形成方法 |
| CN104851835A (zh) * | 2014-02-13 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 金属互连结构及其形成方法 |
| CN105720032A (zh) * | 2014-09-30 | 2016-06-29 | 矽品精密工业股份有限公司 | 线路结构及其制法 |
| CN109786264A (zh) * | 2017-11-15 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 用于封装件形成的工艺控制 |
| CN109844184A (zh) * | 2016-06-14 | 2019-06-04 | 克罗米斯有限公司 | 用于功率应用和射频应用的工程化衬底结构 |
| CN112582339A (zh) * | 2020-12-15 | 2021-03-30 | 上海集成电路研发中心有限公司 | 半导体器件金属连线的制造方法 |
| US11011373B2 (en) | 2016-06-14 | 2021-05-18 | QROMIS, Inc. | Engineered substrate structures for power and RF applications |
| CN113257737A (zh) * | 2021-05-13 | 2021-08-13 | 广州粤芯半导体技术有限公司 | 半导体结构及其制作方法 |
| CN115938926A (zh) * | 2023-01-31 | 2023-04-07 | 广州粤芯半导体技术有限公司 | 半导体结构的制备方法及半导体结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7001844B2 (en) * | 2004-04-30 | 2006-02-21 | International Business Machines Corporation | Material for contact etch layer to enhance device performance |
-
2006
- 2006-11-28 CN CN2006101188174A patent/CN101192533B/zh active Active
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102044473B (zh) * | 2009-10-13 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN102110669B (zh) * | 2009-12-25 | 2012-11-21 | 中芯国际集成电路制造(上海)有限公司 | 复合介电层及其制作方法 |
| CN102446840A (zh) * | 2011-11-02 | 2012-05-09 | 上海华力微电子有限公司 | 一种增加双大马士革结构介质阻挡层薄膜击穿电压的方法 |
| CN104183575A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
| CN104183575B (zh) * | 2013-05-21 | 2018-05-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
| CN104465491A (zh) * | 2013-09-23 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 金属互连层的形成方法 |
| CN104465491B (zh) * | 2013-09-23 | 2018-01-12 | 中芯国际集成电路制造(上海)有限公司 | 金属互连层的形成方法 |
| CN104851835A (zh) * | 2014-02-13 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 金属互连结构及其形成方法 |
| CN104851835B (zh) * | 2014-02-13 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | 金属互连结构及其形成方法 |
| CN105720032B (zh) * | 2014-09-30 | 2019-08-16 | 矽品精密工业股份有限公司 | 线路结构及其制法 |
| CN105720032A (zh) * | 2014-09-30 | 2016-06-29 | 矽品精密工业股份有限公司 | 线路结构及其制法 |
| US11011373B2 (en) | 2016-06-14 | 2021-05-18 | QROMIS, Inc. | Engineered substrate structures for power and RF applications |
| CN109844184A (zh) * | 2016-06-14 | 2019-06-04 | 克罗米斯有限公司 | 用于功率应用和射频应用的工程化衬底结构 |
| CN109844184B (zh) * | 2016-06-14 | 2021-11-30 | 克罗米斯有限公司 | 用于功率应用和射频应用的工程化衬底结构 |
| US11387101B2 (en) | 2016-06-14 | 2022-07-12 | QROMIS, Inc. | Methods of manufacturing engineered substrate structures for power and RF applications |
| US12009205B2 (en) | 2016-06-14 | 2024-06-11 | QROMIS, Inc. | Engineered substrate structures for power and RF applications |
| US10784247B2 (en) | 2017-11-15 | 2020-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process control for package formation |
| CN109786264A (zh) * | 2017-11-15 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 用于封装件形成的工艺控制 |
| US11587922B2 (en) | 2017-11-15 | 2023-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process control for package formation |
| CN112582339A (zh) * | 2020-12-15 | 2021-03-30 | 上海集成电路研发中心有限公司 | 半导体器件金属连线的制造方法 |
| CN113257737A (zh) * | 2021-05-13 | 2021-08-13 | 广州粤芯半导体技术有限公司 | 半导体结构及其制作方法 |
| CN115938926A (zh) * | 2023-01-31 | 2023-04-07 | 广州粤芯半导体技术有限公司 | 半导体结构的制备方法及半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101192533B (zh) | 2010-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101192533B (zh) | 一种半导体器件及其制造方法、蚀刻阻挡层的形成方法 | |
| CN100444329C (zh) | 镶嵌结构与其形成方法 | |
| CN100576499C (zh) | 双镶嵌结构的形成方法 | |
| KR101093915B1 (ko) | 반도체 장치의 제조 방법 | |
| US10978389B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN1672250A (zh) | 改进的beol互连结构中的双层hdpcvd/pe cvd帽层及其方法 | |
| CN100403517C (zh) | 双镶嵌结构、内连结构及其制造方法 | |
| US8384219B2 (en) | Semiconductor having interconnects with improved mechanical properties by insertion of nanoparticles | |
| US8455985B2 (en) | Integrated circuit devices having selectively strengthened composite interlayer insulation layers and methods of fabricating the same | |
| US20050233572A1 (en) | Dual damascene structure formed of low-k dielectric materials | |
| CN100561729C (zh) | 双镶嵌结构的制造方法 | |
| CN101587859B (zh) | 形成半导体互联结构的方法 | |
| CN102044473B (zh) | 半导体器件的形成方法 | |
| CN100561706C (zh) | 双镶嵌结构的形成方法 | |
| US7466027B2 (en) | Interconnect structures with surfaces roughness improving liner and methods for fabricating the same | |
| CN101055421A (zh) | 双镶嵌结构的形成方法 | |
| US7351653B2 (en) | Method for damascene process | |
| KR100818108B1 (ko) | 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 | |
| JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
| CN101625992A (zh) | 双镶嵌结构的制作方法 | |
| CN101295656A (zh) | 半导体器件及其制造方法 | |
| US7622331B2 (en) | Method for forming contacts of semiconductor device | |
| CN103531531B (zh) | 一种用于制造半导体器件的方法 | |
| KR100833424B1 (ko) | 반도체 메모리 소자의 금속배선 제조방법 | |
| CN101740474B (zh) | 半导体器件、双镶嵌结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111114 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |