CN100444329C - 镶嵌结构与其形成方法 - Google Patents

镶嵌结构与其形成方法 Download PDF

Info

Publication number
CN100444329C
CN100444329C CNB200510112678XA CN200510112678A CN100444329C CN 100444329 C CN100444329 C CN 100444329C CN B200510112678X A CNB200510112678X A CN B200510112678XA CN 200510112678 A CN200510112678 A CN 200510112678A CN 100444329 C CN100444329 C CN 100444329C
Authority
CN
China
Prior art keywords
layer
opening
insulating barrier
sheath
mosaic texture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200510112678XA
Other languages
English (en)
Other versions
CN1828845A (zh
Inventor
叶名世
蔡明兴
眭晓林
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1828845A publication Critical patent/CN1828845A/zh
Application granted granted Critical
Publication of CN100444329C publication Critical patent/CN100444329C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种镶嵌结构与其形成方法，所述镶嵌结构的形成方法，基底具有形成于第一绝缘层中的导电层，护层形成于导电层上，蚀刻停止层形成于护层与第一绝缘层上，第二绝缘层于蚀刻停止层上，第一图案化光致抗蚀剂层形成于第二绝缘层上，且第一图案化光致抗蚀剂层具有第一图案，第一图案蚀刻至第二绝缘层与蚀刻停止层中，以形成第一开口，以介层插塞填充至少部分第一开口，抗反射涂布层形成于第二绝缘层上，第二图案化光致抗蚀剂层形成于抗反射涂布层上，且第二图案化光致抗蚀剂层具有第二图案，第二图案蚀刻至部分介层插塞、第二绝缘层与抗反射涂布层中，以形成第二开口，其中该第一与第二开口的交接处形成一大体上逐渐变窄的侧壁。

Description

镶嵌结构与其形成方法
技术领域
本发明是有关于一种半导体元件的制造，且特别有关于一种逐渐变窄的介层洞的双镶嵌结构的形成，以改善元件效能。
背景技术
为了得到高密度与高效能元件，超大集成度半导体布线内连线技术变得越来越复杂，当元件尺寸缩小时，内连线技术会越来越难以满足低电阻与电容的内连线所需特性，尤其是在次微米层间与层内内连线中，特别需要高深宽比与一致蚀刻轮廓的介层洞与沟槽，所以在对介层洞沟槽进行非等向性蚀刻时，必须避免在开口周围产生未蚀刻的残留物。
在传统双镶嵌制程中，会先在绝缘层中蚀刻出介层开口，此绝缘层为金属间介电或层间介电(IMD/ILD)层，此绝缘层常形成于金属或导电层上，在经过一系列光微影步骤定义出介层开口与沟槽开口后，再于其中填充金属(如铜)，以分别形成介层与沟槽线，然后再以化学机械研磨(CMP)将超过沟槽的金属移除。
在上述形成介层与沟槽开口的方法里，常会发生贯穿(punchthrough)的负面现象，在传统双镶嵌制程中，会于其中形成蚀刻停止层与介层插塞，以防止在对介电层进行非等向性蚀刻以形成介层与沟槽开口时，发生贯穿现象；但若介电层蚀刻持续至金属层时，则会使金属露出而造成金属的氧化，而导致元件的损坏。因为有许多因素牵涉其中，所以很难确保可达到一致的蚀刻结果。基于上述因素，故在现有双镶嵌方式中，常在介层开口里形成厚的与/或低蚀刻率的介层插塞，以防止贯穿现象的发生。
另一会影响次微米双镶嵌构件的非等向性蚀刻的缺点与问题为光致抗蚀剂的残留(也称为浮渣(scum))，光致抗蚀剂的残留会形成介层围篱(fence)，尤其在沟槽部分的蚀刻制程中，例如在一个或多个介层洞上蚀刻出沟槽开口时，介层侧壁与IMD层的残留光致抗蚀剂会在沟槽蚀刻后，使开口周围产生耐蚀刻的残留，此介层围篱会对随后制程产生负面的影响，如降低与随后沉积层如阻隔层与金属填充层的附着度，进而降低电性效能与元件可靠度。
如图1所示的沟槽蚀刻后的双镶嵌结构，包括金属层8、蚀刻停止层10、IMD层12A、IMD层12B与光致抗蚀剂层14，其中介电开口16A先通过第一现有光微影图案化与蚀刻制程形成，再通过类似的第二光微影图案化与蚀刻制程于其上形成沟槽开口16B，在沟槽蚀刻后，在介层洞开口16A周围会形成耐蚀刻介电围篱22。
如上述与其它理由，业界急需一种半导体制程技术来改善双镶嵌结构的蚀刻方法，以避免介层围篱的产生，且改善电性效能。
发明内容
本发明的镶嵌结构的制造具有较佳的效能，特别是但不限于提供双镶嵌结构。
本发明提供一种镶嵌结构的形成方法，基底具有形成于第一绝缘层中的导电层，护层形成于导电层上，蚀刻停止层形成于护层与第一绝缘层上，第二绝缘层于蚀刻停止层上，第一图案化光致抗蚀剂层形成于第二绝缘层上，且第一图案化光致抗蚀剂层具有第一图案，第一图案蚀刻至第二绝缘层与蚀刻停止层中，以形成第一开口，以介层插塞填充至少部分第一开口，抗反射涂布(ARC)层形成于第二绝缘层上，第二图案化光致抗蚀剂层形成于ARC层上，且第二图案化光致抗蚀剂层具有第二图案，第二图案蚀刻至部分介层插塞、第二绝缘层与ARC层中，以形成第二开口，其中该第一与第二开口的交接处形成一大体上逐渐变窄的侧壁。
一种镶嵌结构的形成方法，其特征在于，所述镶嵌结构的形成方法包括：提供一基底，该基底具有一第一绝缘层，且一导电层形成于该第一绝缘层中；形成一护层于该导电层上，且该护层与该第一绝缘层的上表面等高；形成一蚀刻停止层于该护层与该第一绝缘层上；形成一第二绝缘层于该基底上；蚀刻该第二绝缘层以形成第一开口；以一介层插塞至少部分填充该第一开口；形成一抗反射涂布层于该第二绝缘层上；形成一图案化光致抗蚀剂层于该抗反射涂布层上，该图案化光致抗蚀剂层具有一图案；以及蚀刻该图案至部分该介层插塞、该第二绝缘层与该抗反射涂布层中，以形成第二开口，其中该第一与第二开口的交接处形成一逐渐变窄的侧壁。
一种镶嵌结构的形成方法，其特征在于，所述镶嵌结构的形成方法包括：提供一基底，该基底具有一第一绝缘层，且一导电层形成于该第一绝缘层中；形成一护层于该导电层上，且该护层与该第一绝缘层的上表面等高；形成一蚀刻停止层于该护层与该第一绝缘层上；形成一第二绝缘层于该蚀刻停止层上；蚀刻该第二绝缘层以形成第一开口；以一介层插塞部分填充该第一开口，且该介层插塞的填充厚度为该第一开口深度的1/8～1/2；形成一抗反射涂布层于该第二绝缘层上；形成一图案化光致抗蚀剂层于该抗反射涂布层上，该图案化光致抗蚀剂层具有一图案；以及蚀刻该图案至部分该介层插塞、该第二绝缘层与该抗反射涂布层中，以形成第二开口，其中该第一与第二开口的交接处形成一逐渐变窄的侧壁。
本发明所述的镶嵌结构的形成方法，在形成该第二绝缘层前尚包括：提供该基底，该基底上具有一导电层形成于第一绝缘层中；形成一护层于该导电层上；形成一蚀刻停止层于该护层与该第一绝缘层上；形成该第二绝缘层于该蚀刻停止层上。
本发明所述的镶嵌结构的形成方法，该护层包括：CoWP、CoWB、CoMoP、CoMoB、NiWP、或NiBP。
本发明所述的镶嵌结构的形成方法，该护层的厚度约为50～300埃。
本发明所述的镶嵌结构的形成方法，尚包括在蚀刻该第一图案步骤后移除该第一图案化光致抗蚀剂层。
本发明所述的镶嵌结构的形成方法，该第二绝缘层是择自低介电常数有机材料及低介电常数无机材料所组成的族群中。
本发明所述的镶嵌结构的形成方法，该第一开口包括一介层开口，且该第二开口包括一沟槽开口，以形成一双镶嵌结构。
本发明所述的镶嵌结构的形成方法，该介层插塞为一树脂聚合物。
本发明所述的镶嵌结构的形成方法，该介层插塞的填充厚度约为该第一开口深度的1/8～1/2。
本发明所述的镶嵌结构的形成方法，在蚀刻该图案的步骤中，该介层插塞与/或该抗反射涂布层的蚀刻率大于该绝缘层的蚀刻率。
本发明所述的镶嵌结构的形成方法，在蚀刻该图案步骤后，该第一开口大致无蚀刻残留凸起物在该第一与第二开口交接处。
本发明所述的镶嵌结构的形成方法，在蚀刻该图案后尚包括移除该图案化光致抗蚀剂、该抗反射涂布层与该介层插塞。
本发明还提供一种镶嵌结构，所述镶嵌结构包括：一基底，该基底具有一第一绝缘层，且一导电层形成于该第一绝缘层中；一护层形成于该导电层上，该护层密封该导电层，且该护层与该第一绝缘层的上表面等高；一第二绝缘层形成于该第一绝缘层与该护层上；以及一介层开口及一沟槽开口穿过该第二绝缘层以露出部分该护层，其中该沟槽开口形成于该介层开口上，且该介层开口与该沟槽开口的交接处是一逐渐变窄的侧壁部分。
本发明所述的镶嵌结构，尚包括一蚀刻停止层形成于该护层与该第二绝缘层间。
本发明所述的镶嵌结构，该护层包括：CoWP、CoWB、CoMoP、CoMoB、NiWP、或NiBP。
本发明所述的镶嵌结构，该护层的厚度约为50～300埃。
本发明所述的镶嵌结构与其形成方法，避免介层围篱的产生，且改善电性效能。
附图说明
图1为现有双镶嵌结构剖面图；
图2A至图2G为一系列剖面图，用以说明本发明较佳实施例制作多层半导体元件的双镶嵌制程。
具体实施方式
在下列描述中，会提出许多特定细节来帮助读者了解本发明，然而，本领域技术人员不需这些特定细节也可了解本发明，在某些例子中，并未对现有制程以及结构作详细描述，以避免模糊本发明的重点。
于下将对本发明实施例配合附图作详细描述。
图2A为多层半导体元件的部分剖面图，包括半导体晶圆基底28，且显示一制造中的双镶嵌结构介层洞位于其中；基底28包括第一绝缘层30与形成于其中的导电层32，在导电层3 2经化学机械平坦化制程平坦化后，再于导电层32上形成护层34，在本发明一实施例中，护层34约为50～300埃，以作为无电镀金属层，如包括CoWP、CoWB、CoMoB、NiWP、或NiBP，护层34的形成是为了防止蚀刻IMD层以形成介层与沟槽开口时所发生的贯穿现象，在一般现有技术IMD层蚀刻制程以形成沟槽开口中，会形成介层插塞保护其下的导电层，但很难确保其蚀刻结果会一致，且介层插塞常会蚀刻到导电层32，导致金属氧化与元件损坏；所以本发明在导电层32与蚀刻停止层间再形成一护层，以防止贯穿现象的发生，且可不使用形成于介层开口中厚的与/或低蚀刻率插塞与/或抗反射涂布(ARC)层。
在第一绝缘层30与护层34上常会形成蚀刻停止层36，此层包括氮化物或碳化物材料，如氮化硅(即Si3N4)、碳化硅(即SiC)或氮氧化硅(即SiON)，且此层常利用化学气相沉积(CVD)形成，如包括利用现有技术条件的等离子增进式化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)或高密度等离子化学气相沉积(HDPCVD)，且其厚度约为0～500埃。
在蚀刻停止层36上方为金属间介电(IMD)层38(绝缘层)，以在随后于其中蚀刻出半导体构件如介层开口，IMD层38可以二氧化硅或经掺杂的二氧化硅低介电常数材料形成，传统上低介电常数材料的介电常数小于3，以减少寄生电容效应，且本发明的方法也可使用其它材料，特别是多孔性材料，其它低介电常数无机材料包括掺杂与未掺杂的多孔氧化物、干凝胶(xerogel)或旋涂玻璃(SOG)，而低介电常数有机材料包括聚硅酸盐(polysilsesquioxane)、聚对二甲苯(parylene)、聚酰亚胺(polyimide)、苯环丁烯(benzocyclobutene)、非晶铁氟龙与旋涂聚合物(SOP)，在本发明一实施例中，在单一IMD层38(如掺杂碳二氧化硅，也称为有机硅玻璃(OSG))中形成双镶嵌结构，许多商品也可用来形成低介电常数掺杂碳氧化物，如用于现有PECVD制程的SILKTM与黑钻石TM，传统上所形成的IMD厚度约为2500～12500埃。
尚可于IMD层38上选择性形成第二蚀刻停止层，如氮化硅或碳化硅，包括氮化硅、碳化硅或氮氧化硅，该蚀刻停止层作为之后控制介层开口蚀刻轮廓的硬掩膜(hard mask)。尚可于第二蚀刻停止层上选择性(optional)形成抗反射涂布(ARC)层(未显示)，以降低对随后沉积的第一光致抗蚀剂层20进行光微影图案化步骤的光反射。ARC层例如为氮氧化硅层。
依然请参阅图2A，通过现有方式对厚度约为2000～4000埃的第一光致抗蚀剂层40进行光微影图案化，以定义出蚀刻洞41，此介层图案会露出IMD层38，以在随后蚀刻出介层开口，第一光致抗蚀剂层40可为暴露在现有UV波长(如250～400nm)的现有光致抗蚀剂层或如利用波长小于250nm的深紫外线(DUV)图案化的单一或双层抗蚀剂(resist)。
接下来利用等离子蚀刻制程图案化第一光致抗蚀剂层40，以形成蚀刻洞41，此制程如使用现有等离子蚀刻化学品的反应性离子蚀刻(RIE)制程，此蚀刻化学品包括最佳化的氟化碳与/或氢氟化碳、氧与氮，以蚀刻过IMD层38且停在蚀刻停止层36上，然后再利用等离子蚀刻蚀刻停止层36以形成开口39以作为介层开口，且停在护层34上。接着在剥除第一光致抗蚀剂层40，如图2B所示，其中护层34可防止因持续地蚀刻至导电层32所导致的贯穿现象。
请参阅图2C，在以非等向性蚀刻形成介层开口39后，再将聚合物或树脂材料层如I-line光致抗蚀剂或novolac树脂通过旋涂方式全面性沉积，以填充介层开口39，再通过热或紫外线硬化制程起始聚合交联反应与/或移除溶剂。介层插塞42的高度较佳以回蚀刻制程控制，如以含氧等离子从半导体表面移除沉积的介层插塞材料，且调整介层插塞42的高度至部分填充介层开口39的高度，在现有形成双镶嵌方法里，介层插塞常具有厚的与/或低蚀刻率以避免下方导电层32被贯穿，此填充厚度约为开口深度的1/3～3/4，且常为1/2；然而，由于本发明在形成沟槽开口时使用护层34保护导电层32，所以会减少导电层32被蚀刻而导致的贯穿现象。因此本发明可利用较薄的与/或高蚀刻率的介层插塞来形成沟槽开口。再者，使用较薄的与/或高蚀刻率的介层插塞，可避免围篱现象，因为介层插塞的蚀刻比周围IMD层快，所以残留物或围篱的形成就会减少，此现象将于下再进行说明。在一实施例中，介层插塞42的填充厚度约为介层开口39深度的1/8～1/2，较佳约为1/3。
在形成介层插塞42后，接着在介层插塞42与部分IMD层38上形成抗反射涂布(ARC)层，如底部抗反射涂布(BARC)层，如图2D所示。在现有双镶嵌形成方法中，常利用低蚀刻率与/或厚的ARC层来防止贯穿现象的发生；但由于本发明在形成沟槽开口时会使用护层34保护导电层32，所以会减少因导电层32被蚀刻过而导致的贯穿现象，同时本发明高蚀刻率与/薄的ARC层44可用于双镶嵌结构中，如ARC层44可以LPCVD制程沉积，且具有约200～800埃的厚度，所以可降低下方层所产生的反射现象，如在光微影图案化制程IMD层38所产生的反射现象。
在沉积ARC层44后，再于其上沉积第二光致抗蚀剂层46，以对最上方开口47A利用光微影图案化蚀刻出沟槽开口，如图2E所示，利用等离子非等向性蚀刻制程(RIE)对部分ARC层44与IMD层3 8进行蚀刻，以形成沟槽开口47B，且沟槽开口图案常横跨一个以上介层开口，如介层开口39，图2E显示介层开口39中的介层开口侧壁部分49逐渐变窄，此轮廓是因为ARC层的蚀刻率比IMD层大所导致，根据本发明的实施例，逐渐变窄的开口侧壁部分49对电性效能并无不利的影响，其电性效能大概与无聚合物残留缺陷的差不多，且电迁移阻性会比现有双镶嵌结构好，此外，通过PVD所形成的铜晶种层覆盖度会改善，所以用来填充双镶嵌结构的无孔洞铜层的电沉积金属填充制程也会改善。
图2F显示IMD层38经介层插塞42被非等向性蚀刻、ARC层44被移除、形成逐渐变窄的介层开口侧壁部分后所形成的双镶嵌结构剖面图，此侧壁是由比IMD层38的蚀刻率为高的ARC层44与/或介层插塞42的蚀刻率所形成。
请参阅图2G，在沟槽蚀刻完成后，再利用现有氧灰化制程将介层插塞42移除，以露出护层34，在先前技术的双镶嵌形成制程中，IMD层与/或光致抗蚀剂残留或介层围篱常会形成于沟槽与介层开口交接处，因为低介电常数IMD层会比介层插塞更快被蚀刻，然而，由于本发明使用高蚀刻率插塞，所以会减少介层围篱的形成。
接下来双镶嵌结构会以现有制程完成，虽然本说明书未显示，如会移除残留的光致抗蚀剂与ARC层，再以金属填充双镶嵌开口，如利用电沉积制程将铜填入开口中，再利用CMP制程将沟槽开口上过量的铜移除，以完成双镶嵌结构，在电沉积铜之前，会先沿着双镶嵌结构全面性沉积阻隔/粘着层，如氮化钛，再沉积铜晶种层以提供电沉积表面，在随后的CMP制程中，在沟槽开口上的制程平面被平坦化，以完成双镶嵌结构。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
8：金属层
10、36：蚀刻停止层
12A、12B、38：IMD层
14：光致抗蚀剂层
16A、47A：介电开口
16B、47B：沟槽开口
22：介电围篱
28：半导体晶圆基底
30：第一绝缘层
32：导电层
34：护层
39：开口
40：第一光致抗蚀剂层
41：蚀刻洞
42：介层插塞
44：ARC层
46：第二光致抗蚀剂层
49：介层开口侧壁

Claims (14)

1.一种镶嵌结构的形成方法，其特征在于，所述镶嵌结构的形成方法包括：
提供一基底，该基底具有一第一绝缘层，且一导电层形成于该第一绝缘层中；
形成一护层于该导电层上，且该护层与该第一绝缘层的上表面等高；
形成一蚀刻停止层于该护层与该第一绝缘层上；
形成一第二绝缘层于该蚀刻停止层上；
蚀刻该第二绝缘层以形成第一开口；
以一介层插塞部分填充该第一开口，且该介层插塞的填充厚度为该第一开口深度的1/8～1/2；
形成一抗反射涂布层于该第二绝缘层上；
形成一图案化光致抗蚀剂层于该抗反射涂布层上，该图案化光致抗蚀剂层具有一图案；以及
蚀刻该图案至部分该介层插塞、该第二绝缘层与该抗反射涂布层中，以形成第二开口，其中该第一与第二开口的交接处形成一逐渐变窄的侧壁。
2.根据权利要求1所述的镶嵌结构的形成方法，其特征在于，该护层包括：CoWP、CoWB、CoMoP、CoMoB、NiWP、或NiBP。
3.根据权利要求1所述的镶嵌结构的形成方法，其特征在于，该护层的厚度为50～300埃。
4.根据权利要求1所述的镶嵌结构的形成方法，其特征在于，尚包括在蚀刻该图案步骤后移除该图案化光致抗蚀剂层。
5.根据权利要求1所述的镶嵌结构的形成方法，其特征在于，该第二绝缘层是择自低介电常数有机材料及低介电常数无机材料所组成的族群中。
6.根据权利要求1所述的镶嵌结构的形成方法，其特征在于，该第一开口包括一介层开口，且该第二开口包括一沟槽开口，以形成一双镶嵌结构。
7.根据权利要求1所述的镶嵌结构的形成方法，其特征在于，该介层插塞为一树脂聚合物。
8.根据权利要求1所述的镶嵌结构的形成方法，其特征在于，在蚀刻该图案的步骤中，该介层插塞与/或该抗反射涂布层的蚀刻率大于该绝缘层的蚀刻率。
9.根据权利要求1所述的镶嵌结构的形成方法，其特征在于，在蚀刻该图案步骤后，该第一开口无蚀刻残留凸起物在该第一与第二开口交接处。
10.根据权利要求1所述的镶嵌结构的形成方法，其特征在于，在蚀刻该图案后尚包括移除该图案化光致抗蚀剂、该抗反射涂布层与该介层插塞。
11.一种镶嵌结构，其特征在于，所述镶嵌结构包括：
一基底，该基底具有一第一绝缘层，且一导电层形成于该第一绝缘层中；
一护层形成于该导电层上，该护层密封该导电层，且该护层与该第一绝缘层的上表面等高；
一第二绝缘层形成于该第一绝缘层与该护层上；以及
一介层开口及一沟槽开口穿过该第二绝缘层以露出部分该护层，其中该沟槽开口形成于该介层开口上，且该介层开口与该沟槽开口的交接处是一逐渐变窄的侧壁部分。
12.根据权利要求11所述的镶嵌结构，其特征在于，尚包括一蚀刻停止层形成于该护层与该第二绝缘层间。
13.根据权利要求11所述的镶嵌结构，其特征在于，该护层包括：CoWP、CoWB、CoMoP、CoMoB、NiWP、或NiBP。
14.根据权利要求11所述的镶嵌结构，其特征在于，该护层的厚度为50～300埃。
CNB200510112678XA 2005-03-04 2005-10-13 镶嵌结构与其形成方法 Expired - Fee Related CN100444329C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/071,104 US7354856B2 (en) 2005-03-04 2005-03-04 Method for forming dual damascene structures with tapered via portions and improved performance
US11/071,104 2005-03-04

Publications (2)

Publication Number Publication Date
CN1828845A CN1828845A (zh) 2006-09-06
CN100444329C true CN100444329C (zh) 2008-12-17

Family

ID=36944637

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510112678XA Expired - Fee Related CN100444329C (zh) 2005-03-04 2005-10-13 镶嵌结构与其形成方法

Country Status (3)

Country Link
US (1) US7354856B2 (zh)
CN (1) CN100444329C (zh)
TW (1) TWI256679B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4571785B2 (ja) * 2003-05-30 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100691105B1 (ko) * 2005-09-28 2007-03-09 동부일렉트로닉스 주식회사 듀얼 다마신 공정을 이용한 구리 배선 형성 방법
US7642184B2 (en) * 2007-03-16 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for dual damascene process
US8236703B2 (en) * 2007-09-12 2012-08-07 Texas Instruments Incorporated Methods for removing contaminants from aluminum-comprising bond pads and integrated circuits therefrom
KR100948078B1 (ko) * 2008-05-21 2010-03-16 주식회사 하이닉스반도체 반도체 장치의 제조방법
US8105947B2 (en) * 2008-11-07 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Post etch dielectric film re-capping layer
CN101764059B (zh) * 2008-12-25 2012-05-23 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法及沟槽形成方法
KR20100090974A (ko) * 2009-02-09 2010-08-18 삼성전자주식회사 반도체 소자의 형성 방법
KR20110000960A (ko) * 2009-06-29 2011-01-06 삼성전자주식회사 반도체 칩, 스택 모듈, 메모리 카드 및 그 제조 방법
US9965850B2 (en) * 2012-07-05 2018-05-08 Bernard Fryshman Object image recognition and instant active response with enhanced application and utility
US9125333B2 (en) * 2011-07-15 2015-09-01 Tessera, Inc. Electrical barrier layers
US20130334699A1 (en) * 2012-06-19 2013-12-19 Chien-Li Kuo Semiconductor device and fabricating method thereof
US10521896B2 (en) * 2012-07-05 2019-12-31 Bernard Fryshman Object image recognition and instant active response with enhanced application and utility
US9224803B2 (en) * 2013-03-13 2015-12-29 Macronix International Co., Ltd. Formation of a high aspect ratio contact hole
US9997425B2 (en) * 2015-07-14 2018-06-12 University Of Windsor Layered benzocyclobutene interconnected circuit and method of manufacturing same
KR102447671B1 (ko) 2016-02-17 2022-09-27 삼성전자주식회사 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
US10037990B2 (en) 2016-07-01 2018-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing interconnect layer and semiconductor device which includes interconnect layer
KR20200016472A (ko) 2018-08-07 2020-02-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10714329B2 (en) * 2018-09-28 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-clean for contacts
US10867842B2 (en) * 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for shrinking openings in forming integrated circuits
US20210209352A1 (en) * 2019-12-26 2021-07-08 Bernard Fryshman Insect and other small object image recognition and instant active response with enhanced application and utility
US11127676B2 (en) 2020-01-16 2021-09-21 International Business Machines Corporation Removal or reduction of chamfer for fully-aligned via
CN111583812B (zh) * 2020-05-26 2023-09-22 京东方科技集团股份有限公司 连接基板及制备方法、拼接屏、显示装置
US11978668B2 (en) 2021-09-09 2024-05-07 Samsung Electronics Co., Ltd. Integrated circuit devices including a via and methods of forming the same
CN115172270A (zh) * 2022-07-26 2022-10-11 华进半导体封装先导技术研发中心有限公司 一种硅通孔结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251774B1 (en) * 1998-11-10 2001-06-26 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device
JP2002280450A (ja) * 2001-03-16 2002-09-27 Fujitsu Vlsi Ltd 半導体装置とその製造方法
CN1442896A (zh) * 2002-03-05 2003-09-17 矽统科技股份有限公司 在形成有导电结构的半导体基底表面形成双镶嵌结构的方法
US20030232505A1 (en) * 2002-06-14 2003-12-18 Laura Lazar Method for patterning a layer of silicon, and method for fabricating an integrated semiconductor circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251774B1 (en) * 1998-11-10 2001-06-26 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device
JP2002280450A (ja) * 2001-03-16 2002-09-27 Fujitsu Vlsi Ltd 半導体装置とその製造方法
CN1442896A (zh) * 2002-03-05 2003-09-17 矽统科技股份有限公司 在形成有导电结构的半导体基底表面形成双镶嵌结构的方法
US20030232505A1 (en) * 2002-06-14 2003-12-18 Laura Lazar Method for patterning a layer of silicon, and method for fabricating an integrated semiconductor circuit

Also Published As

Publication number Publication date
US20060199379A1 (en) 2006-09-07
CN1828845A (zh) 2006-09-06
US7354856B2 (en) 2008-04-08
TW200633000A (en) 2006-09-16
TWI256679B (en) 2006-06-11

Similar Documents

Publication Publication Date Title
CN100444329C (zh) 镶嵌结构与其形成方法
US6743713B2 (en) Method of forming dual damascene pattern using dual bottom anti-reflective coatings (BARC)
US6689695B1 (en) Multi-purpose composite mask for dual damascene patterning
US6806203B2 (en) Method of forming a dual damascene structure using an amorphous silicon hard mask
US7618889B2 (en) Dual damascene fabrication with low k materials
CN100576494C (zh) 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法
US8138082B2 (en) Method for forming metal interconnects in a dielectric material
US7291553B2 (en) Method for forming dual damascene with improved etch profiles
US7015133B2 (en) Dual damascene structure formed of low-k dielectric materials
CN100576499C (zh) 双镶嵌结构的形成方法
US8962432B2 (en) Semiconductor device with self aligned end-to-end conductive line structure and method for forming the same
KR0179292B1 (ko) 반도체소자의 다층배선 형성방법
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
US7670947B2 (en) Metal interconnect structure and process for forming same
CN104425357B (zh) 双镶嵌结构的形成方法
US6774031B2 (en) Method of forming dual-damascene structure
US7056821B2 (en) Method for manufacturing dual damascene structure with a trench formed first
US20130161798A1 (en) Graded density layer for formation of interconnect structures
CN100385643C (zh) 插栓的形成方法与双镶嵌结构的制造方法
JP2006216964A (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
KR100440080B1 (ko) 반도체 소자의 금속배선 형성방법
CN102403263A (zh) 双大马士革结构中的沟槽刻蚀方法
KR20030001356A (ko) 유기 폴리머층 및 저유전율층을 포함하는 이층으로 형성된영역에 상부 배선 및 접속 배선을 배치한 이중 다마신회로
US8048799B2 (en) Method for forming copper wiring in semiconductor device
CN102044471A (zh) 互连结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081217