CN102403263A - 双大马士革结构中的沟槽刻蚀方法 - Google Patents
双大马士革结构中的沟槽刻蚀方法 Download PDFInfo
- Publication number
- CN102403263A CN102403263A CN2010102857887A CN201010285788A CN102403263A CN 102403263 A CN102403263 A CN 102403263A CN 2010102857887 A CN2010102857887 A CN 2010102857887A CN 201010285788 A CN201010285788 A CN 201010285788A CN 102403263 A CN102403263 A CN 102403263A
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- etching
- dielectric layer
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 115
- 238000000034 method Methods 0.000 title claims abstract description 35
- 235000015847 Hesperis matronalis Nutrition 0.000 claims description 39
- 240000004533 Hesperis matronalis Species 0.000 claims description 39
- 230000004888 barrier function Effects 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 230000003667 anti-reflective effect Effects 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 238000002360 preparation method Methods 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 230000001413 cellular effect Effects 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 173
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 239000004568 cement Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005518 electrochemistry Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种双大马士革结构中的沟槽刻蚀方法，该方法通过在第一刻蚀条件下，对所述硬掩膜层进行刻蚀，由于在该刻蚀条件下能产生较多的聚合物，从而保证沟槽的侧面垂直；在第二刻蚀条件和第三刻蚀条件下，对所述通孔内的底部抗反射层进行刻蚀，使得所述第一介质层的高度高于所述通孔内的底部抗反射层的高度；在第四刻蚀条件下对所述通孔之间的第一介质层进行刻蚀，从而使所述通孔之间的第一介质层的拐角圆形化；该方法简单方便，且不会对电路造成其它影响。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种双大马士革结构中的沟槽刻蚀方法。
背景技术
随着集成电路制造技术的不断发展，半导体芯片的特征线宽不断缩小；同时，随着芯片内的晶体管数不断增加，功能越来越强，芯片的金属连线在越来越细的同时，层次越来越多。这就使得由连线电阻和连线间介质层电容产生的RC延迟对芯片速度的影响越来越大，甚至超过了决定晶体管本身速度的栅延迟。因此设法减少连线电阻及降低连线间电容，已成为进一步提高芯片速度的关键。
为了解决电阻-电容延迟(RC delay)的问题，业内采取的措施是：(1)使用符合IC工艺的低介电材料(介电常数为0.2至0.4)，使多重金属内连线之间的介电层的介电常数比硅更低，从而降低寄生电容；(2)采用铜取代铝作为半导体元件中互连线的导电材料，降低电阻；与铝相比，铜的电阻系数小，熔点高，抗电致迁移能力强，且能承载更高的电流密度，并且由于铜可以做得更细，因此采用铜制程还可以降低电容和功耗，同时可以提高元件的封装密度。
由于铜难以被刻蚀，因此传统上用于形成铝金属布线的刻蚀技术对于铜来说是不适用的。为此，一种新的被称为双大马士革(Dual Damascene)结构的布线方式被开发出来。
所谓双大马士革结构的布线方式是指：先在介质层中开出沟槽和通孔，然后通过电镀或化学镀铜在沟槽和通孔中淀积铜，再利用化学机械抛光(CMP)将过填的铜磨去。双大马士革结构的形成方式分为两种：一种是先形成通孔再形成沟槽(Via First)，另一种是先形成沟槽再形成通孔(Trench First)。在这两种方式中，Via First技术被广泛采用。
请参考图1A至图1C，图1A至图1C为双大马士革结构示意图，通常来说，根据电路的需要，双大马士革结构分为两种情况：一种情况是一个沟槽101与一个通孔102相连，所述沟槽101与所述通孔102都形成于低介电常数的介质层103中，如图1A所示；另一种情况是一个沟槽101与两个及两个以上的通孔102相连，所述沟槽101与所述通孔102都形成于低介电常数的介质层103中，且所述通孔102之间通过所述低介电常数的介质层103隔离，隔离所述通孔102的第一介质层习惯上称为通孔绝缘层，如图1B所示(图1B中仅示意两个通孔)。其中，第二种情况的双大马士革结构在半导体集成电路中非常普遍，并且对第二种情况的双大马士革结构来说，为了使电路能通过电迁移(electro migration)测试，两通孔之间的通孔绝缘层的拐角需形成圆形拐角(如图1C中圆圈标识部分所示)，防止拐角处的电流密度过大而导致相邻区域产生电迁移(electro migration)。
传统的Via First技术制备双大马士革结构的方法包括如下流程：
(1)形成通孔；请参考图2A至图2C，图2A至图2C为现有的双大马士革结构中通孔刻蚀的各步骤对应的器件剖面结构示意图，如图2A至图2C所示，形成通孔具体又包括如下步骤：
提供半导体衬底201，其中，所述半导体衬底201上已制备所需的半导体器件以及下层金属层；具体地，所述下层金属层包括层间介质层(ILD，Inter Layer Dielectric)202以及位于所述层间介质层202中的下层金属203；
在所述下层金属层上依次沉积刻蚀阻挡层(Etch Stop Layer)204、第一介质层205、硬掩膜层(Hard Mask)206、底部抗反射层(BARC，Bottom Anti Reflective Coating)207、第二介质层208、顶部抗反射层(ARC，Anti Reflective Coating)209以及光阻210，如图2A所示；
将所述光阻210图形化，定义通孔图形；
以所述被图形化的光阻210为掩膜，进行通孔刻蚀，直至刻蚀至所述刻蚀阻挡层204时停止刻蚀，形成通孔211，如图2B所示；
去除所述光阻210、顶部抗反射层209、第二介质层208以及底部抗反射层207，如图2C所示；
(2)形成沟槽；请参考图3以及图4A至图4D，其中，图3为现有的双大 马士革结构中沟槽刻蚀的步骤流程图，图4A至图4D为现有的双大马士革结构中沟槽刻蚀的各步骤对应的器件剖面结构示意图，如图3以及图4A至图4D所示，形成沟槽具体又包括如下步骤：
S101、在所述通孔211内沉积底部抗反射层207，所述底部抗反射层207填满所述通孔211，并覆盖所述硬掩膜层206；
S102、在所述底部抗反射层207上依次沉积第二介质层208、顶部抗反射层209以及光阻210，如图4A所示；
S103、将所述光阻210图形化，定义沟槽图形；
S104、以所述被图形化的光阻210为掩膜，分别对所述顶部抗反射层209、所述第二介质层208以及所述底部抗反射层207进行刻蚀，直至露出所述硬掩膜层206；
S105、以所述被图形化的光阻210为掩膜，对所述硬掩膜层206进行刻蚀，直至露出所述第一介质层205，形成图形化的硬掩膜层；
S106、以所述被图形化的硬掩膜层为掩膜，对所述第一介质层205及所述通孔内的底部抗反射层207进行刻蚀，形成沟槽212，如图4B所示；
S107、去除所述被图形化的光阻210、顶部抗反射层209、第二介质层208以及底部抗反射层207，如图4C所示；
S108、对所述刻蚀阻挡层204进行刻蚀，使所述通孔211与下层金属203相连，如图4D所示；
(3)在所述通孔及沟槽中电镀铜，具体包括如下步骤：
在所述通孔211内淀积阻挡层(Barrier Layer)，防止后续的电镀铜渗入至所述第一介质层205中，其中，所述阻挡层为钽/氮化钽(Ta/TaN)；
在所述通孔211内淀积铜籽晶层(Seed Layer)；
通过电化学电镀法(ECP，Electrochemical Plating)在所述通孔211及沟槽212中形成电镀铜；
化学机械抛光(CMP)，对所述电镀铜进行平坦化处理和清洗；其中，在这一步骤中，所述硬掩膜层206作为保护层，防止在化学机械抛光中对电镀铜造成损伤。
然而，利用上述方法制备的双大马士革结构，两通孔211之间的通孔绝缘 层的拐角为直角(如图4D中圆圈标识部分所示)，而不是圆形拐角，因而会导致电迁移测试失败。
为了使两通孔之间的通孔绝缘层形成圆形拐角，目前采用的办法是在电镀铜之前，利用没有选择比的阻挡层及铜籽晶层生长过程(aggressive barrier and seed process)将两通孔之间的通孔绝缘层的拐角削成圆形，其原理是在淀积阻挡层时通过强烈的粒子轰击将拐角削圆。
然而在没有选择比的阻挡层及铜籽晶层生长过程中，强烈的粒子轰击也会对沟槽两侧造成影响，使沟槽两侧产生凹陷(micro trench)，从而引起层间击穿电压(VBD，Voltage Break Down)降低。
因此，有必要对现有的双大马士革结构的制备方法进行改进。
发明内容
本发明的目的在于提供一种双大马士革结构中的沟槽刻蚀方法，以使通孔之间的通孔绝缘层的拐角圆形化。
为解决上述问题，本发明提出一种双大马士革结构中的沟槽刻蚀方法，用于在形成通孔之后制备沟槽，其中，所述沟槽与两个及两个以上的通孔相连，所述通孔位于第一介质层内，且穿通所述第一介质层，所述通孔之间通过第一介质层隔离，所述第一介质层位于下层金属层上，所述第一介质层与所述下层金属层之间制备有刻蚀阻挡层，所述通孔两侧的第一介质层上制备有硬掩膜层，该方法包括如下步骤：
在所述通孔内沉积底部抗反射层，所述底部抗反射层填满所述通孔，并覆盖所述硬掩膜层；
在所述底部抗反射层上依次沉积第二介质层、顶部抗反射层以及光阻；
将所述光阻图形化，定义沟槽图形；
以所述被图形化的光阻为掩膜，分别对所述顶部抗反射层、所述第二介质层以及所述底部抗反射层进行刻蚀，直至露出所述硬掩膜层；
以所述被图形化的光阻为掩膜，在通入CF4和CHF3的第一刻蚀条件下，对所述硬掩膜层进行刻蚀，直至露出所述第一介质层，形成图形化的硬掩膜层；
以所述被图形化的硬掩膜层为掩膜，在通入CO2或O2或N2的第二刻蚀条 件下，对所述通孔内的底部抗反射层进行刻蚀；
以所述被图形化的硬掩膜层为掩膜，对所述第一介质层及所述通孔内的底部抗反射层进行刻蚀，形成沟槽；
以所述被图形化的硬掩膜层为掩膜，在通入CO2或O2或N2的第三刻蚀条件下，对所述通孔内的底部抗反射层进行刻蚀；
以所述被图形化的硬掩膜层为掩膜，在通入CF4和CHF3的第四刻蚀条件下，对所述通孔之间的第一介质层进行刻蚀；
去除所述被图形化的光阻、顶部抗反射层、第二介质层以及底部抗反射层；
去除所述通孔正下方的刻蚀阻挡层，使所述通孔与所述下层属层接触。
可选的，所述第一刻蚀条件为：
压力：50～150mTorr；功率：300～800W；时间：5～15s；
气体流量：CF4，10～30sccm；CHF3，10～30sccm。
可选的，所述第二刻蚀条件为：
压力：15～35mTorr；功率：50～200W；时间：5～15s；
气体流量：CO2或O2或N2，100～400sccm。
可选的，所述第三刻蚀条件为：
压力：15～35mTorr；功率：50～200W；时间：5～15s；
气体流量：CO2或O2或N2，100～400sccm。
可选的，所述第四刻蚀条件为：
压力：50～150mTorr；功率：300～800W；时间：5～15s；
气体流量：CF4，10～30sccm；CHF3，10～30sccm。
可选的，所述刻蚀阻挡层为氮掺杂的碳化硅。
可选的，所述第一介质层为低介电常数介质层。
可选的，所述低介电常数介质层为掺碳的二氧化硅或多孔状二氧化硅。
可选的，所述硬掩膜层为硅酸四乙酯(TEOS)。
可选的，所述第二介质层为低温二氧化硅。
与现有技术相比，本发明提供的双大马士革结构中的沟槽刻蚀方法通过在第一刻蚀条件下，对所述硬掩膜层进行刻蚀，由于在该刻蚀条件下能产生较多的聚合物，从而保证沟槽的侧面垂直；在第二刻蚀条件和第三刻蚀条件下，对 所述通孔内的底部抗反射层进行刻蚀，使得所述第一介质层的高度高于所述通孔内的底部抗反射层的高度；在第四刻蚀条件下对所述通孔之间的第一介质层进行刻蚀，从而使所述通孔之间的第一介质层的拐角圆形化；该方法简单方便，且不会对电路造成其它影响。
附图说明
图1A至图1C为双大马士革结构示意图；
图2A至图2C为现有的双大马士革结构中通孔刻蚀的各步骤对应的器件剖面结构示意图；
图3为现有的双大马士革结构中沟槽刻蚀的步骤流程图；
图4A至图4D为现有的双大马士革结构中沟槽刻蚀的各步骤对应的器件剖面结构示意图；
图5为本发明实施例提供的双大马士革结构中沟槽刻蚀的步骤流程图；
图6A至图6I为本发明实施例提供的双大马士革结构中沟槽刻蚀的各步骤对应的器件剖面结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的双大马士革结构中的沟槽刻蚀方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种双大马士革结构中的沟槽刻蚀方法，该方法通过在第一刻蚀条件下，对所述硬掩膜层进行刻蚀，由于在该刻蚀条件下能产生较多的聚合物，从而保证沟槽的侧面垂直；在第二刻蚀条件和第三刻蚀条件下，对所述通孔内的底部抗反射层进行刻蚀，使得所述第一介质层的高度高于所述通孔内的底部抗反射层的高度；在第四刻蚀条件下对所述通孔之间的第一介质层进行刻蚀，从而使所述通孔之间的第一介质层的拐角圆形化；该方法简单方便，且不会对电路造成其它影响。
请参考图5以及图6A至图6I，其中，图5为本发明实施例提供的双大马士 革结构中沟槽刻蚀的步骤流程图，图6A至图6I为本发明实施例提供的双大马士革结构中沟槽刻蚀的各步骤对应的器件剖面结构示意图，如图5以及图6A至图6I所示，本发明实施例提供的双大马士革结构中的沟槽刻蚀方法用于在形成通孔之后制备沟槽，其中，所述沟槽与两个及两个以上的通孔(本实施例只示意两个)相连，所述通孔位于第一介质层305内，且穿通所述第一介质层305，所述通孔之间通过第一介质层305隔离，所述第一介质层305位于下层金属层上，所述第一介质层305与所述下层金属层之间制备有刻蚀阻挡层304，所述通孔两侧的第一介质层305上制备有硬掩膜层306，该方法包括如下步骤：
S201、在所述通孔内沉积底部抗反射层307，所述底部抗反射层307填满所述通孔，并覆盖所述硬掩膜层306；
S202、在所述底部抗反射层307上依次沉积第二介质层308、顶部抗反射层309以及光阻310，如图6A所示；
S203、将所述光阻310图形化，定义沟槽图形；
S204、以所述被图形化的光阻310为掩膜，分别对所述顶部抗反射层309、所述第二介质层308以及所述底部抗反射层307进行刻蚀，直至露出所述硬掩膜层306，如图6B所示；
S205、以所述被图形化的光阻310为掩膜，在通入CF4和CHF3的第一刻蚀条件下，对所述硬掩膜层306进行刻蚀，直至露出所述第一介质层305，形成图形化的硬掩膜层，如图6C所示；由于在通入CF4和CHF3的条件下刻蚀，会产生较多的聚合物311，该聚合物311对所述第一介质层305起保护作用；
S206、以所述被图形化的硬掩膜层为掩膜，在通入CO2或O2或N2的第二刻蚀条件下，对所述通孔内的底部抗反射层307进行刻蚀，如图6D所示；该步骤主要是利用CO2或O2或N2清除上一刻蚀步骤中在侧壁沉积的聚合物311，从而使后续刻蚀中的侧壁保持垂直，并且CO2或O2或N2能与底部抗反射层307发生反应，从而使底部抗反射层307的一部分被刻蚀掉，使所述通孔内的底部抗反射层307的高度低于所述第一介质层305的高度；
S207、以所述被图形化的硬掩膜层为掩膜，对所述第一介质层305及所述通孔内的底部抗反射层307进行刻蚀，形成沟槽312，如图6E所示；
S208、以所述被图形化的硬掩膜层为掩膜，在通入CO2或O2或N2的第三 刻蚀条件下，对所述通孔内的底部抗反射层307进行刻蚀，使所述通孔内的底部抗反射层307的高度低于所述第一介质层305的高度，如图6F所示；
S209、以所述被图形化的硬掩膜层为掩膜，在通入CF4和CHF3的第四刻蚀条件下，对所述通孔之间的第一介质层进行刻蚀，从而使所述通孔之间的第一介质层的拐角圆形化，如图6G所示；
S210、去除所述被图形化的光阻310、顶部抗反射层309、第二介质层308以及底部抗反射层307，如图6H所示；
S211、去除所述通孔正下方的刻蚀阻挡层304，使所述通孔与所述下层属层接触，如图6I所示；具体地，所述下层金属层包括层间介质层(ILD，Inter Layer Dielectric)302以及位于所述层间介质层302中的下层金属303，所述下层金属层制备在半导体衬底301上，去除所述通孔正下方的刻蚀阻挡层304后，所述通孔与所述下层金属层中的下层金属303接触。
进一步地，所述第一刻蚀条件为：
压力：50～150mTorr；功率：300～800W；时间：5～15s；
气体流量：CF4，10～30sccm；CHF3，10～30sccm。
进一步地，所述第二刻蚀条件为：
压力：15～35mTorr；功率：50～200W；时间：5～15s；
气体流量：CO2或O2或N2，100～400sccm。
进一步地，所述第三刻蚀条件为：
压力：15～35mTorr；功率：50～200W；时间：5～15s；
气体流量：CO2或O2或N2，100～400sccm。
进一步地，所述第四刻蚀条件为：
压力：50～150mTorr；功率：300～800W；时间：5～15s；
气体流量：CF4，10～30sccm；CHF3，10～30sccm。
通过调整上述第一刻蚀条件至第四刻蚀条件中的时间，可控制所述通孔之间的第一介质层的拐角圆形化程度。
进一步地，所述刻蚀阻挡层为氮掺杂的碳化硅。
进一步地，所述第一介质层为低介电常数介质层。
进一步地，所述低介电常数介质层为掺碳的二氧化硅或多孔状二氧化硅。
进一步地，所述硬掩膜层为硅酸四乙酯(TEOS)。
进一步地，所述第二介质层为低温二氧化硅。
综上所述，本发明提供了一种双大马士革结构中的沟槽刻蚀方法，该方法通过在第一刻蚀条件下，对所述硬掩膜层进行刻蚀，由于在该刻蚀条件下能产生较多的聚合物，从而保证沟槽的侧面垂直；在第二刻蚀条件和第三刻蚀条件下，对所述通孔内的底部抗反射层进行刻蚀，使得所述第一介质层的高度高于所述通孔内的底部抗反射层的高度；在第四刻蚀条件下对所述通孔之间的第一介质层进行刻蚀，从而使所述通孔之间的第一介质层的拐角圆形化；该方法简单方便，且不会对电路造成其它影响。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种双大马士革结构中的沟槽刻蚀方法，用于在形成通孔之后制备沟槽，其中，所述沟槽与两个及两个以上的通孔相连，所述通孔位于第一介质层内，且穿通所述第一介质层，所述通孔之间通过第一介质层隔离，所述第一介质层位于下层金属层上，所述第一介质层与所述下层金属层之间制备有刻蚀阻挡层，所述通孔两侧的第一介质层上制备有硬掩膜层，其特征在于，该方法包括如下步骤：
在所述通孔内沉积底部抗反射层，所述底部抗反射层填满所述通孔，并覆盖所述硬掩膜层；
在所述底部抗反射层上依次沉积第二介质层、顶部抗反射层以及光阻；
将所述光阻图形化，定义沟槽图形；
以所述被图形化的光阻为掩膜，分别对所述顶部抗反射层、所述第二介质层以及所述底部抗反射层进行刻蚀，直至露出所述硬掩膜层；
以所述被图形化的光阻为掩膜，在通入CF4和CHF3的第一刻蚀条件下，对所述硬掩膜层进行刻蚀，直至露出所述第一介质层，形成图形化的硬掩膜层；
以所述被图形化的硬掩膜层为掩膜，在通入CO2或O2或N2的第二刻蚀条件下，对所述通孔内的底部抗反射层进行刻蚀；
以所述被图形化的硬掩膜层为掩膜，对所述第一介质层及所述通孔内的底部抗反射层进行刻蚀，形成沟槽；
以所述被图形化的硬掩膜层为掩膜，在通入CO2或O2或N2的第三刻蚀条件下，对所述通孔内的底部抗反射层进行刻蚀；
以所述被图形化的硬掩膜层为掩膜，在通入CF4和CHF3的第四刻蚀条件下，对所述通孔之间的第一介质层进行刻蚀；
去除所述被图形化的光阻、顶部抗反射层、第二介质层以及底部抗反射层；
去除所述通孔正下方的刻蚀阻挡层，使所述通孔与所述下层属层接触。
2.如权利要求1所述的制备双大马士革结构的方法，其特征在于，所述第一刻蚀条件为：
压力：50～150mTorr；功率：300～800W；时间：5～15s；
气体流量：CF4，10～30sccm；CHF3，10～30sccm。
3.如权利要求1所述的制备双大马士革结构的方法，其特征在于，所述第二刻蚀条件为：
压力：15～35mTorr；功率：50～200W；时间：5～15s；
气体流量：CO2或O2或N2，100～400sccm。
4.如权利要求1所述的制备双大马士革结构的方法，其特征在于，所述第三刻蚀条件为：
压力：15～35mTorr；功率：50～200W；时间：5～15s；
气体流量：CO2或O2或N2，100～400sccm。
5.如权利要求1所述的制备双大马士革结构的方法，其特征在于，所述第四刻蚀条件为：
压力：50～150mTorr；功率：300～800W；时间：5～15s；
气体流量：CF4，10～30sccm；CHF3，10～30sccm。
6.如权利要求1所述的制备双大马士革结构的方法，其特征在于，所述刻蚀阻挡层为氮掺杂的碳化硅。
7.如权利要求1所述的制备双大马士革结构的方法，其特征在于，所述第一介质层为低介电常数介质层。
8.如权利要求8所述的制备双大马士革结构的方法，其特征在于，所述低介电常数介质层为掺碳的二氧化硅或多孔状二氧化硅。
9.如权利要求1所述的制备双大马士革结构的方法，其特征在于，所述硬掩膜层为硅酸四乙酯(TEOS)。
10.如权利要求1所述的制备双大马士革结构的方法，其特征在于，所述第二介质层为低温二氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010285788.7A CN102403263B (zh) | 2010-09-17 | 2010-09-17 | 双大马士革结构中的沟槽刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010285788.7A CN102403263B (zh) | 2010-09-17 | 2010-09-17 | 双大马士革结构中的沟槽刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102403263A true CN102403263A (zh) | 2012-04-04 |
| CN102403263B CN102403263B (zh) | 2014-06-04 |
Family
ID=45885335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010285788.7A Active CN102403263B (zh) | 2010-09-17 | 2010-09-17 | 双大马士革结构中的沟槽刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102403263B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103646921A (zh) * | 2013-11-29 | 2014-03-19 | 上海华力微电子有限公司 | 双大马士革结构的制造方法 |
| CN105097493A (zh) * | 2014-04-24 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN105226005A (zh) * | 2014-05-30 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332421A (ja) * | 2002-05-10 | 2003-11-21 | Sony Corp | 半導体装置の製造方法 |
| US20030232494A1 (en) * | 2001-03-23 | 2003-12-18 | Adams Charlotte D. | Dual damascene copper interconnect to a damascene tungsten wiring level |
| CN1835206A (zh) * | 2005-02-05 | 2006-09-20 | 三星电子株式会社 | 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法 |
| CN101740476A (zh) * | 2008-11-11 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 双镶嵌结构的形成方法 |
-
2010
- 2010-09-17 CN CN201010285788.7A patent/CN102403263B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030232494A1 (en) * | 2001-03-23 | 2003-12-18 | Adams Charlotte D. | Dual damascene copper interconnect to a damascene tungsten wiring level |
| JP2003332421A (ja) * | 2002-05-10 | 2003-11-21 | Sony Corp | 半導体装置の製造方法 |
| CN1835206A (zh) * | 2005-02-05 | 2006-09-20 | 三星电子株式会社 | 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法 |
| CN101740476A (zh) * | 2008-11-11 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 双镶嵌结构的形成方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103646921A (zh) * | 2013-11-29 | 2014-03-19 | 上海华力微电子有限公司 | 双大马士革结构的制造方法 |
| CN103646921B (zh) * | 2013-11-29 | 2016-06-01 | 上海华力微电子有限公司 | 双大马士革结构的制造方法 |
| CN105097493A (zh) * | 2014-04-24 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN105097493B (zh) * | 2014-04-24 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN105226005A (zh) * | 2014-05-30 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法 |
| CN105226005B (zh) * | 2014-05-30 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102403263B (zh) | 2014-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100576494C (zh) | 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法 | |
| US6750113B2 (en) | Metal-insulator-metal capacitor in copper | |
| US20170062331A1 (en) | Chamferless via structures | |
| KR101842903B1 (ko) | 에어 갭 상호연결 구조의 형성 방법 | |
| CN102569176A (zh) | 制备双大马士革结构的方法 | |
| CN102403263B (zh) | 双大马士革结构中的沟槽刻蚀方法 | |
| CN104022070B (zh) | 互连结构的形成方法 | |
| US6794304B1 (en) | Method and apparatus for reducing microtrenching for borderless vias created in a dual damascene process | |
| KR100941813B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20080174027A1 (en) | Semiconductor interconnect structure with rounded edges and method for forming the same | |
| CN102487038B (zh) | 铜互连结构及其形成方法 | |
| US20130161798A1 (en) | Graded density layer for formation of interconnect structures | |
| CN102339790A (zh) | 半导体器件制作方法 | |
| CN102339791B (zh) | 一种半导体器件制作方法 | |
| KR100688758B1 (ko) | 반도체 소자의 금속 배선용 갭필 형성 방법 | |
| KR100833424B1 (ko) | 반도체 메모리 소자의 금속배선 제조방법 | |
| CN102376631B (zh) | 制备双大马士革结构的方法 | |
| US20090325384A1 (en) | Method of manufacturing semiconductor device | |
| US11804406B2 (en) | Top via cut fill process for line extension reduction | |
| US8048799B2 (en) | Method for forming copper wiring in semiconductor device | |
| CN100499070C (zh) | 双镶嵌结构的制作方法 | |
| KR100640965B1 (ko) | 반도체 소자의 형성방법 | |
| KR100606931B1 (ko) | 반도체 소자의 컨택 플러그 형성 방법 | |
| TWI550713B (zh) | 鑲嵌結構製作方法 | |
| KR20080085559A (ko) | 반도체 소자의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION Effective date: 20130621 Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA Effective date: 20130621 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20130621 Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 No. 18 Zhangjiang Road, Shanghai Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |