CN103646921B - 双大马士革结构的制造方法 - Google Patents
双大马士革结构的制造方法 Download PDFInfo
- Publication number
- CN103646921B CN103646921B CN201310631357.5A CN201310631357A CN103646921B CN 103646921 B CN103646921 B CN 103646921B CN 201310631357 A CN201310631357 A CN 201310631357A CN 103646921 B CN103646921 B CN 103646921B
- Authority
- CN
- China
- Prior art keywords
- etching
- layer
- dielectric constant
- groove
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种双大马士革结构的制造方法,其包括半导体结构上形成沟槽;形成沟槽两侧的通孔;刻蚀沟槽下低介电常数层的边缘,形成小尺寸斜面;刻蚀沟槽下的部分低介电常数层,并打开通孔,形成双大马士革结构,且使斜面尺寸变大。本发明通过预处理形成具有小尺寸斜面的低介电常数层边缘,随后进一步刻蚀以增大斜面尺寸,最终得到大尺寸斜面,本发明提高了双大马士革结构后续物理气相沉积(PVD)金属阻挡层(TaN、Ta)和铜籽晶层的沉积能力,并提高了半导体元器件的可靠性性能。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种双大马士革结构的制造方法。
背景技术
随着半导体技术的发展,半导体器件特征尺寸越来越小,半导体后段铜制程取代了铝制程,低介电常数材质(如硅、氧、碳、氢元素组成的SiOCH的黑钻石(blackdiamond,BD)、氮掺杂的碳化硅(NdopedSiC,NDC)等)取代了传统氧化硅成为主流工艺。在铜双大马士革制备工艺中,由于低介电常数材质的多孔率、材质疏松等特性,使其内在击穿强度明显低于传统的氧化硅材质,其可靠性性能明显不及传统氧化硅。因此,对刻蚀低介电常数材质的双大马士革结构提出更高的要求。
研究表明,双大马士革结构的可靠性与斜面(Chamfer)的尺寸和形貌强相关。图1和图2是现有双大马士革结构中斜面的两种基本形貌。图1是圆弧型斜面91,这种刻蚀工艺需要较高的聚合物保护斜面的形貌,使其表面光滑,但所得斜面尺寸比较小,而且不利于后续PVD淀积金属阻挡层(TaN、Ta)和铜籽晶层。图2中的是斜边型斜面92,相对于圆弧型斜面,此种斜面能够获得相对较大的尺寸,且便于后续物理气相沉积(PVD)金属阻挡层(TaN、Ta)和铜籽晶层;但随着特征尺寸的减小,以及对工艺要求的不断提高,此斜面仍不足以完全符合工艺要求,以保证元器件的可靠性性能。
发明内容
为了解决上述现有技术存在的问题,本发明提供了一种具有大尺寸斜面(Chamfer)的双大马士革结构的制造方法,以提高后续物理气相沉积(PVD)金属阻挡层(TaN、Ta)和铜籽晶层的沉积能力,并提高半导体元器件的可靠性性能。
本发明提供一种双大马士革结构的制造方法,其包括以下步骤:
步骤S01,提供一半导体结构,其自下而上依次具有阻挡层、低介电常数层、金属掩膜层和顶层;
步骤S02,在该半导体结构之上依次涂覆第一抗反射层和第一光刻胶,图案化该第一光刻胶,以形成沟槽图形;
步骤S03,依次刻蚀去除该沟槽图形内的第一抗反射层、顶层、金属掩膜层和部分低介电常数层,之后去除该第一光刻胶,形成沟槽;
步骤S04,在步骤S03得到的半导体结构之上涂覆第二抗反射层和第二光刻胶,图形化该第二光刻胶,以形成沟槽两侧的通孔图形;
步骤S05,依次刻蚀去除该通孔图形内的第二抗反射层、顶层、金属掩膜层和部分低介电常数层,之后去除该第二光刻胶,形成沟槽两侧的通孔;
步骤S06,通过干法刻蚀,预处理该沟槽下低介电常数层的边缘,形成小尺寸斜面;
步骤S07,以金属掩膜层为掩膜,刻蚀沟槽下的部分低介电常数层,并打开通孔,形成双大马士革结构,且使斜面尺寸变大。
进一步地,步骤S07中刻蚀沟槽下的部分低介电常数层达到沟槽深度要求的30-70%,且步骤S07之后还包括:步骤S08,通过干法刻蚀,继续处理该沟槽下低介电常数层的斜面,使斜面尺寸继续变大;步骤S09,以金属掩膜层为掩膜,刻蚀沟槽下的部分低介电常数层以达到沟槽深度要求,使斜面尺寸进一步变大,并得到大尺寸斜面。
进一步地,步骤S06中干法刻蚀是使用含有CF4和Ar的混合气体。
进一步地,步骤S06所用的CF4流量为80-120标准立方厘米/分钟;所用的Ar流量为80-120标准立方厘米/分钟;在刻蚀反应腔体内进行的压力为50-80毫托;在刻蚀反应腔体内的时间为10-30秒;所用的高频功率为200-400瓦,低频功率为200-400瓦。
进一步地,步骤S08中干法刻蚀是使用含有CF4和Ar的混合气体。
进一步地,步骤S08所用的CF4流量为80-120标准立方厘米/分钟;所用的Ar流量为80-120标准立方厘米/分钟;在刻蚀反应腔体内进行的压力为50-80毫托;在刻蚀反应腔体内的时间为10-30秒;所用的高频功率为200-400瓦,低频功率为200-400瓦。
进一步地,步骤S03中是刻蚀去除1-20%厚度的低介电常数层。
进一步地,步骤S05中是刻蚀去除后保留10-30%厚度的低介电常数层。
进一步地,步骤S03、步骤S05、步骤S07和步骤S09的刻蚀介质是含有CXHY的气体。
进一步地,步骤S03的刻蚀介质含有C2H4,步骤S05的刻蚀介质含有C4F8和CH2F2,步骤S07的刻蚀介质含有C4F8,步骤S09的刻蚀介质含有CF4和C4F8。
进一步地,步骤S03的刻蚀介质还含有Cl2、O2、Ar,步骤S05的刻蚀介质还含有N2、Ar,步骤S07的刻蚀介质还含有O2、N2、Ar,步骤S09的刻蚀介质还含有Ar。
进一步地,该顶层是二氧化硅、该金属掩膜层是TiN,该低介电常数层是BD、该阻挡层是NDC,它们通过化学气相沉积或物理气相沉积依次沉积,该抗反射层的材质可以是BARC(BottomAnti-ReflectiveCoating,底部抗反射层)。
本发明提出了一种双大马士革结构的制造方法,通过预处理形成具有小尺寸斜面的低介电常数层边缘,随后进一步刻蚀以增大斜面尺寸,最终得到大尺寸斜面,本发明提高了双大马士革结构后续物理气相沉积(PVD)金属阻挡层(TaN、Ta)和铜籽晶层的沉积能力,并提高了半导体元器件的可靠性性能。
附图说明
为能更清楚理解本发明的目的、特点和优点,以下将结合附图对本发明的较佳实施例进行详细描述,其中:
图1是现有双大马士革结构中斜面的第一种基本形貌;
图2是现有双大马士革结构中斜面的第二种基本形貌;
图3a至3i是本发明第一实施例各步骤的结构示意图。
具体实施方式
第一实施例
请参阅图3a至图3i,本实施例的双大马士革结构的制造方法,其包括以下步骤。
步骤S01,提供一半导体结构,其自下而上依次通过化学气相沉积工艺(CVD)沉积NDC阻挡层11、BD低介电常数层12、TiN金属掩膜层13和二氧化硅顶层14,如图3a所示。
步骤S02,在该半导体结构之上依次涂覆第一抗反射层15和第一光刻胶16,图案化该第一光刻胶16,以形成沟槽图形,如图3a所示。
其中,该沟槽图形是朝与纸面相垂直的方向延伸的。
步骤S03,依次刻蚀去除该沟槽图形内的第一抗反射层15、顶层14、金属掩膜层13和10%厚度的低介电常数层12,之后去除该第一光刻胶16,形成沟槽2,如图3b所示。
其中,该沟槽2是朝与纸面相垂直的方向延伸的一段凹形槽。本步骤中,刻蚀介质选用50Cl2/20O2/10C2H4/200Ar(组分中数字代表体积份数,下同)。
步骤S04,在步骤S03得到的半导体结构之上涂覆第二抗反射层17和第二光刻胶18,图形化该第二光刻胶18,以形成沟槽两侧的通孔图形,如图3c所示。
其中,该通孔图形是图3c中从上而下延伸的。
步骤S05,依次刻蚀去除该通孔图形内的第二抗反射层17、顶层14、金属掩膜层13和部分低介电常数层12,保留20%厚度的低介电常数层12,之后去除该第二光刻胶18,形成沟槽两侧的通孔3,如图3d所示,图中虚线为沟槽2的底面。
本步骤中,刻蚀介质选用5C4F8/5CH2F2/300N2/300Ar。
其中,该通孔3是图3d中从上而下延伸的。图3e是沿图3d中A-A方向的剖面图,可以看到,步骤S05之后,沟槽2两侧为通孔3,露出了矩形的低介电常数层121。
步骤S06,通过使用含有CF4和Ar的混合气体进行干法刻蚀,预处理该沟槽2下低介电常数层121的边缘,形成小尺寸的第一斜面41,如图3f所示。
其中,本步骤中所用的CF4流量为100标准立方厘米/分钟;所用的Ar流量为100标准立方厘米/分钟;在刻蚀反应腔体内进行的压力为60毫托;在刻蚀反应腔体内的时间为20秒;所用的高频功率为300瓦,低频功率为300瓦。
步骤S07,以金属掩膜层13为掩膜,刻蚀沟槽2下的部分低介电常数层121,并打开通孔3,形成双大马士革结构,且使第一斜面41尺寸变大,形成第二斜面42,如图3g所示。
本步骤中,刻蚀介质选用50C4F8/25O2/100N2/1000Ar。
通过步骤S06形成的小尺寸斜面,在步骤S07中刻蚀整个低介电常数层121,包括刻蚀斜面,就可以使斜面尺寸变大。
本实施例中,为了进一步增大斜面的尺寸,以提高后续沉积能力,使器件可靠性更高,本实施例的步骤S07中刻蚀沟槽2下的部分低介电常数层121达到沟槽深度要求的50%,且步骤S07之后还包括:
步骤S08,通过使用含有CF4和Ar的混合气体进行干法刻蚀,继续处理该沟槽2下低介电常数层121的第二斜面42,使第二斜面42斜率增加,尺寸继续变大,形成第三斜面43,如图3h所示;
其中,本步骤中所用的CF4流量为100标准立方厘米/分钟;所用的Ar流量为100标准立方厘米/分钟;在刻蚀反应腔体内进行的压力为60毫托;在刻蚀反应腔体内的时间为20秒;所用的高频功率为300瓦,低频功率为300瓦。
步骤S09,以金属掩膜层13为掩膜,刻蚀沟槽2下的部分低介电常数层121以达到沟槽深度要求,使第三斜面43的斜率进一步增加,尺寸进一步变大,并得到最终的大尺寸第四斜面44,如图3i所示。
本步骤中,刻蚀介质选用50CF4/300Ar/10C4F8。
Claims (12)
1.一种双大马士革结构的制造方法,其特征在于,其包括以下步骤:
步骤S01,提供一半导体结构,其自下而上依次具有阻挡层、低介电常数层、金属掩膜层和顶层;
步骤S02,在该半导体结构之上依次涂覆第一抗反射层和第一光刻胶,图案化该第一光刻胶,以形成沟槽图形;
步骤S03,依次刻蚀去除该沟槽图形内的第一抗反射层、顶层、金属掩膜层和部分低介电常数层,之后去除该第一光刻胶,形成沟槽;
步骤S04,在步骤S03得到的半导体结构之上涂覆第二抗反射层和第二光刻胶,图形化该第二光刻胶,以形成沟槽两侧的通孔图形;
步骤S05,依次刻蚀去除该通孔图形内的第二抗反射层、顶层、金属掩膜层和部分低介电常数层,之后去除该第二光刻胶,形成沟槽两侧的通孔;
步骤S06,通过干法刻蚀,预处理该沟槽下低介电常数层的边缘,形成小尺寸斜面;
步骤S07,以金属掩膜层为掩膜,刻蚀沟槽下的部分低介电常数层,并打开通孔,形成双大马士革结构,且使斜面尺寸变大。
2.根据权利要求1所述的双大马士革结构的制造方法,其特征在于:步骤S07中刻蚀沟槽下的部分低介电常数层达到沟槽深度要求的30-70%,且步骤S07之后还包括:步骤S08,通过干法刻蚀,继续处理该沟槽下低介电常数层的斜面,使斜面尺寸继续变大;步骤S09,以金属掩膜层为掩膜,刻蚀沟槽下的部分低介电常数层以达到沟槽深度要求,使斜面尺寸进一步变大,并得到大尺寸斜面。
3.根据权利要求2所述的双大马士革结构的制造方法,其特征在于:步骤S06中干法刻蚀是使用含有CF4和Ar的混合气体。
4.根据权利要求3所述的双大马士革结构的制造方法,其特征在于:步骤S06所用的CF4流量为80-120标准立方厘米/分钟;所用的Ar流量为80-120标准立方厘米/分钟;在刻蚀反应腔体内进行的压力为50-80毫托;在刻蚀反应腔体内的时间为10-30秒;所用的高频功率为200-400瓦,低频功率为200-400瓦。
5.根据权利要求2所述的双大马士革结构的制造方法,其特征在于:步骤S08中干法刻蚀是使用含有CF4和Ar的混合气体。
6.根据权利要求5所述的双大马士革结构的制造方法,其特征在于:步骤S08所用的CF4流量为80-120标准立方厘米/分钟;所用的Ar流量为80-120标准立方厘米/分钟;在刻蚀反应腔体内进行的压力为50-80毫托;在刻蚀反应腔体内的时间为10-30秒;所用的高频功率为200-400瓦,低频功率为200-400瓦。
7.根据权利要求2所述的双大马士革结构的制造方法,其特征在于:步骤S03中是刻蚀去除1-20%厚度的低介电常数层。
8.根据权利要求5所述的双大马士革结构的制造方法,其特征在于:步骤S05中是刻蚀去除后保留10-30%厚度的低介电常数层。
9.根据权利要求2所述的双大马士革结构的制造方法,其特征在于:步骤S03、步骤S05、步骤S07和步骤S09的刻蚀介质是含有CXHY的气体。
10.根据权利要求9所述的双大马士革结构的制造方法,其特征在于:步骤S03的刻蚀介质含有C2H4,步骤S05的刻蚀介质含有C4F8和CH2F2,步骤S07的刻蚀介质含有C4F8,步骤S09的刻蚀介质含有CF4和C4F8。
11.根据权利要求10所述的双大马士革结构的制造方法,其特征在于:步骤S03的刻蚀介质还含有Cl2、O2、Ar,步骤S05的刻蚀介质还含有N2、Ar,步骤S07的刻蚀介质还含有O2、N2、Ar,步骤S09的刻蚀介质还含有Ar。
12.根据权利要求1至11任一项所述的双大马士革结构的制造方法,其特征在于:该顶层是二氧化硅、该金属掩膜层是TiN,该低介电常数层是黑钻石层、该阻挡层是NDC,它们通过化学气相沉积或物理气相沉积依次沉积。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310631357.5A CN103646921B (zh) | 2013-11-29 | 2013-11-29 | 双大马士革结构的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310631357.5A CN103646921B (zh) | 2013-11-29 | 2013-11-29 | 双大马士革结构的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103646921A CN103646921A (zh) | 2014-03-19 |
CN103646921B true CN103646921B (zh) | 2016-06-01 |
Family
ID=50252119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310631357.5A Active CN103646921B (zh) | 2013-11-29 | 2013-11-29 | 双大马士革结构的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103646921B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104505367B (zh) * | 2014-11-07 | 2017-08-22 | 上海华力微电子有限公司 | 后段铜互连工艺中降低通孔间介质材料的k值的方法 |
US11276636B2 (en) | 2019-07-31 | 2022-03-15 | International Business Machines Corporation | Adjustable via dimension and chamfer angle |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7262127B2 (en) * | 2005-01-21 | 2007-08-28 | Sony Corporation | Method for Cu metallization of highly reliable dual damascene structures |
US7671362B2 (en) * | 2007-12-10 | 2010-03-02 | International Business Machines Corporation | Test structure for determining optimal seed and liner layer thicknesses for dual damascene processing |
CN102403263A (zh) * | 2010-09-17 | 2012-04-04 | 中芯国际集成电路制造(上海)有限公司 | 双大马士革结构中的沟槽刻蚀方法 |
CN102800628A (zh) * | 2012-09-11 | 2012-11-28 | 上海华力微电子有限公司 | 防止图形倒塌的双大马士革结构制备方法 |
CN102881639A (zh) * | 2012-09-17 | 2013-01-16 | 上海华力微电子有限公司 | 一种改善双大马士革工艺中kink缺陷的方法 |
CN102938391A (zh) * | 2012-11-02 | 2013-02-20 | 上海华力微电子有限公司 | 一种铜互联线的制作工艺 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070222076A1 (en) * | 2006-03-21 | 2007-09-27 | Masanaga Fukasawa | Single or dual damascene structure reducing or eliminating the formation of micro-trenches arising from lithographic misalignment |
-
2013
- 2013-11-29 CN CN201310631357.5A patent/CN103646921B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7262127B2 (en) * | 2005-01-21 | 2007-08-28 | Sony Corporation | Method for Cu metallization of highly reliable dual damascene structures |
US7671362B2 (en) * | 2007-12-10 | 2010-03-02 | International Business Machines Corporation | Test structure for determining optimal seed and liner layer thicknesses for dual damascene processing |
CN102403263A (zh) * | 2010-09-17 | 2012-04-04 | 中芯国际集成电路制造(上海)有限公司 | 双大马士革结构中的沟槽刻蚀方法 |
CN102800628A (zh) * | 2012-09-11 | 2012-11-28 | 上海华力微电子有限公司 | 防止图形倒塌的双大马士革结构制备方法 |
CN102881639A (zh) * | 2012-09-17 | 2013-01-16 | 上海华力微电子有限公司 | 一种改善双大马士革工艺中kink缺陷的方法 |
CN102938391A (zh) * | 2012-11-02 | 2013-02-20 | 上海华力微电子有限公司 | 一种铜互联线的制作工艺 |
Also Published As
Publication number | Publication date |
---|---|
CN103646921A (zh) | 2014-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9941199B2 (en) | Two step metallization formation | |
TWI302336B (en) | Semiconductor structure | |
US9287213B2 (en) | Integrated circuits with improved contact structures | |
US9099400B2 (en) | Semiconductor device manufacturing methods | |
US10510657B2 (en) | Semiconductor device with interconnecting structure and method for manufacturing the same | |
CN104733378B (zh) | 半导体结构及其制造方法 | |
US7718524B2 (en) | Method of manufacturing semiconductor device | |
CN100395880C (zh) | 半导体结构及其制造方法 | |
US9607883B2 (en) | Trench formation using rounded hard mask | |
US8404580B2 (en) | Methods for fabricating semiconductor devices | |
US9330915B2 (en) | Surface pre-treatment for hard mask fabrication | |
TWI827553B (zh) | 用於內連線的釕金屬特徵部填補 | |
KR102274848B1 (ko) | 배리어층 제거 방법 및 반도체 구조체 형성 방법 | |
CN103646919B (zh) | 双大马士革结构的制造方法 | |
TW201935559A (zh) | 保護鈷栓塞的方法 | |
CN103646921B (zh) | 双大马士革结构的制造方法 | |
US9385086B2 (en) | Bi-layer hard mask for robust metallization profile | |
US9257329B2 (en) | Methods for fabricating integrated circuits including densifying interlevel dielectric layers | |
JPH10189734A (ja) | 半導体素子の金属配線形成方法 | |
TWI251898B (en) | Damascene process for fabricating interconnect layers in an integrated circuit | |
US8664115B2 (en) | Copper interconnect with metal hardmask removal | |
CN104851835B (zh) | 金属互连结构及其形成方法 | |
CN114823489A (zh) | 一种金属线或金属件的形成方法 | |
US20130224948A1 (en) | Methods for deposition of tungsten in the fabrication of an integrated circuit | |
CN106971973B (zh) | 一种半导体器件及其制造方法、电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |