CN102800628A - 防止图形倒塌的双大马士革结构制备方法 - Google Patents

防止图形倒塌的双大马士革结构制备方法 Download PDF

Info

Publication number
CN102800628A
CN102800628A CN2012103355410A CN201210335541A CN102800628A CN 102800628 A CN102800628 A CN 102800628A CN 2012103355410 A CN2012103355410 A CN 2012103355410A CN 201210335541 A CN201210335541 A CN 201210335541A CN 102800628 A CN102800628 A CN 102800628A
Authority
CN
China
Prior art keywords
layer
dielectric
etching
collapsing
photoresistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103355410A
Other languages
English (en)
Inventor
张瑜
黄君
李全波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2012103355410A priority Critical patent/CN102800628A/zh
Publication of CN102800628A publication Critical patent/CN102800628A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种防止图形倒塌的双大马士革结构制备方法，包括：步骤S1：在所述介质材料衬底上形成所述介电质膜系，所述介电质膜系的第一介质缓冲层为具有拉伸应力特性的氮化硅；所述第二介质缓冲层为具有压缩应力特性的氮化硅；步骤S2：沟槽图形曝光、显影、刻蚀成型；步骤S3：成型所述互连通孔图形；步骤S4：所述互连通孔图形停留在所述超低介电常数薄膜层的预定深度，并剥离所述光阻；步骤S5：所述互连通孔和所述沟槽的一体化刻蚀；步骤S6：形成铜互连层。本发明所述方法通过在所述金属硬掩模层两侧设置具有拉伸应力特性的氮化硅和具有压缩应力特性的氮化硅，所述拉伸应力与所述压缩应力相互作用，进而防止了图形倒塌的现象，避免了铜互连层失效的产生，提高产品良率。

Description

防止图形倒塌的双大马士革结构制备方法
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种防止图形倒塌的双大马士革结构制备方法。
背景技术
目前，在40/45纳米及以下技术中，采用金属硬光罩的双大马士革结构的情况下，由于金属硬光罩的应力作用，图形通常会发生倒塌，进而导致铜填充失效。
请参阅图8，图8所示为现有40/45纳米金属硬光罩的双大马士革结构前段工艺示意图。所述双大马士革结构自所述铜互连衬底40向上依次沉积作为第一刻蚀阻挡层41的氮掺杂的碳化硅、第一超低介电常数薄膜层42、氮氧硅前介质层43、氮化钛第一金属硬掩模层44、氮氧硅后介质层45，以及衬垫氧化物层46。
请继续参阅图8，并结合参阅图9、图10、图11、图12、图13，图9所示为传统金属硬光罩的双大马士革结构第一沟槽图形的结构示意图。图10所示为传统金属硬光罩的双大马士革结构第一互连通孔图形的结构示意图。图11所示为传统金属硬光罩的双大马士革结构光阻剥离的结构示意图。图12所示为传统金属硬光罩的双大马士革结构第一沟槽和第一互连通孔一体化刻蚀的结构示意图。图13所示为传统金属硬光罩的双大马士革结构金属铜互连结构的示意图。所述传统金属硬光罩的双大马士革结构的制备流程包括第一光刻胶47a和第二光刻胶47b的曝光、显影，并刻蚀成型所述第一沟槽图形48和所述第一互连通孔图形49。在所述第一沟槽481和所述第一互连通孔491一体化刻蚀过程中，所述氮氧硅前介质层43、氮化钛第一金属硬掩模层44、氮氧硅后介质层45被部分刻蚀去除，同时在所述第一超低介电常数薄膜层42内形成所述第一互连通孔491。在所述第一沟槽481的刻蚀过程中，以所述氮化钛第一金属硬掩膜层44为掩模，因固有的金属应力会导致图形倒塌，第一通孔互连491密集区尤甚，进而使得所述第一铜互连层5失效。
请参阅图14(a)、图14(b)，图14(a)所示为第一互连通孔刻蚀后的SEM图。图14(b)所示为覆盖中间介质层后的SEM图。显然地，传统的40/45纳米金属硬光罩的双大马士革结构以所述氮化钛第一金属硬掩膜层44为掩模，而因固有的金属应力会导致图形倒塌，使铜填充失效，成为产品的致命缺陷。
故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了发明一种防止图形倒塌的双大马士革结构制备方法。
发明内容
本发明是针对现有技术中，传统的40/45纳米金属硬光罩的双大马士革结构以所述氮化钛第一金属硬掩膜层为掩模，而因固有的金属应力会导致图形倒塌，使铜填充失效等缺陷，提供一种防止图形倒塌的双大马士革结构制备方法。
为了解决上述问题，本发明提供一种防止图形倒塌的双大马士革结构制备方法，所述方法包括：
执行步骤S1：提供具有金属互连结构的介质材料衬底，并在所述介质材料衬底上形成所述介电质膜系，所述介电质膜系自所述介质材料衬底向外依次包括刻蚀阻挡层、超低介电常数薄膜层、第一介质缓冲层、金属硬掩模层、第二介质缓冲层、上覆层；所述第一介质缓冲层为具有拉伸应力特性的氮化硅；所述第二介质缓冲层为具有压缩应力特性的氮化硅；
执行步骤S2：沟槽图形曝光、显影、刻蚀成型；在所述沟槽图形的刻蚀过程中去除部分所述金属硬掩膜层，所述刻蚀并停止在所述第一介质缓冲层；
执行步骤S3：在具有所述沟槽图形的介电质膜系上依次涂布第一光阻和第二光阻，并将所述第二光阻曝光、显影、刻蚀以成型所述互连通孔图形；
执行步骤S4：在部分刻蚀工艺下将所述互连通孔图形停留在所述超低介电常数薄膜层的预定深度，并剥离所述第一光阻和所述第二光阻；
执行步骤S5：所述互连通孔和所述沟槽的一体化刻蚀；
执行步骤S6：在所述沟槽和所述互连通孔内依次沉积铜阻挡层以及铜籽晶层，采用电镀工艺形成铜填充淀积层，并通过化学机械研磨去除所述金属硬掩膜层、第一介质缓冲层，所述化学机械研磨停留在所述超低介电常数薄膜层上，以形成铜互连层。
可选的，所述互连通孔图形停留在所述超低介电常数薄膜层中的预定深度以保证在剥离所述第一光阻和第二光阻的过程中所述金属互连结构不被损伤。
可选的，所述互连通孔和所述沟槽的一体化刻蚀以所述金属硬掩膜层为掩模，刻蚀至所述互连通孔与所述介质材料衬底的金属互连结构连通。
可选的，所述刻蚀阻挡层的厚度为400埃。
可选的，所述超低介电常数薄膜层的厚度为2500～2800埃。
可选的，所述第一介质缓冲层的厚度为300～400埃。
可选的，所述金属硬掩模层的厚度为50～150埃。
可选的，所述第二介质缓冲层的厚度为100～200埃。
可选的，所述上覆层的厚度为50埃。
综上所述，本发明所述防止图形倒塌的双大马士革结构制备方法通过在所述金属硬掩模层两侧设置具有拉伸应力特性的第一介质缓冲层氮化硅和具有压缩应力特性的第二介质缓冲层氮化硅，且所述拉伸应力与所述压缩应力相互作用，进而防止了图形倒塌的现象，避免了铜互连层失效的产生，提高产品良率。
附图说明
图1所示为本发明防止图形倒塌的双大马士革结构制备方法流程图；
图2所示为本发明所述介质材料衬底上沉积所述介电质膜系的结构示意图；
图3所示为本发明所述介质材料衬底上沉积所述介电质膜系并形成所述沟槽图形的结构示意图；
图4所示为本发明所述具有沟槽图形的介电质膜系表面涂覆第一光阻和第二光阻并形成所述互连通孔图形的结构示意图；
图5所示为本发明所述互连通孔图形部分刻蚀并剥离所述第一光阻和所述第二光阻的结构示意图；
图6所示为本发明所述沟槽和互连通孔一体化刻蚀的结构示意图；
图7所示为本发明具有互连通孔和沟槽的所述双大马士革结构的示意图；
图8所示为现有40/45纳米金属硬光罩的双大马士革结构前段工艺示意图；
图9所示为传统金属硬光罩的双大马士革结构第一沟槽图形的结构示意图；
图10所示为传统金属硬光罩的双大马士革结构第一互连通孔图形的结构示意图；
图11所示为传统金属硬光罩的双大马士革结构光阻剥离的结构示意图；
图12所示为传统金属硬光罩的双大马士革结构第一沟槽和第一互连通孔一体化刻蚀的结构示意图；
图13所示为传统金属硬光罩的双大马士革结构金属互连结构的示意图；
图14(a)所示为第一互连通孔刻蚀后的SEM图；
图14(b)所示为覆盖中间介质层后的SEM图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
请参阅图1，图1所示为本发明防止图形倒塌的双大马士革结构制备方法流程图。所述防止图形倒塌的双大马士革结构制备方法，包括以下步骤：
执行步骤S1：提供具有金属互连结构的介质材料衬底，并在所述介质材料衬底上形成所述介电质膜系；所述介电质膜系自所述介质材料衬底向外依次包括刻蚀阻挡层、超低介电常数薄膜层、第一介质缓冲层、金属硬掩模层、第二介质缓冲层、上覆层。其中，所述第一介质缓冲层为具有拉伸应力特性的氮化硅；所述第二介质缓冲层为具有压缩应力特性的氮化硅。
执行步骤S2：沟槽图形曝光、显影、刻蚀成型；在所述沟槽图形的刻蚀过程中去除部分所述金属硬掩膜层，所述刻蚀并停止在所述第一介质缓冲层。
执行步骤S3：在具有所述沟槽图形的介电质膜系上依次涂布第一光阻和第二光阻，并将所述第二光阻曝光、显影、刻蚀以成型所述互连通孔图形；
执行步骤S4：在部分刻蚀工艺下将所述互连通孔图形停留在所述超低介电常数薄膜层的预定深度，并剥离所述第一光阻和所述第二光阻；所述互连通孔图形停留在所述超低介电常数薄膜层中的预定深度，以保证在剥离所述第一光阻和第二光阻的过程中所述金属互连结构不被损伤。
执行步骤S5：所述互连通孔和所述沟槽的一体化刻蚀；在本发明中，以所述金属硬掩膜层为掩模，进行所述互连通孔和所述沟槽的一体化刻蚀，所述互连通孔与所述介质材料衬底的金属互连结构连通。
执行步骤S6：在所述沟槽和所述互连通孔内依次沉积铜阻挡层以及铜籽晶层，采用电镀工艺形成铜填充淀积层，并通过化学机械研磨去除所述金属硬掩膜层、第一介质缓冲层，所述化学机械研磨停留在所述超低介电常数薄膜层上，以形成铜互连层。
请参阅图2、图3、图4、图5、图6、图7，并结合参阅图1，图2所示为本发明所述介质材料衬底上沉积所述介电质膜系的结构示意图。图3所示为本发明所述介质材料衬底上沉积所述介电质膜系并形成所述沟槽图形的结构示意图。图4所示为本发明所述具有沟槽图形的介电质膜系表面涂覆第一光阻和第二光阻并形成所述互连通孔图形的结构示意图。图5所示为本发明所述互连通孔图形部分刻蚀并剥离所述第一光阻和所述第二光阻的结构示意图。图6所示为本发明所述沟槽和互连通孔一体化刻蚀的结构示意图。图7所示为本发明具有互连通孔和沟槽的所述双大马士革结构的示意图。作为本发明的具体实施方式，本发明中，所述防止图形倒塌的双大马士革结构制备方法，包括以下步骤：
执行步骤S1：提供具有金属互连结构10的介质材料衬底1，并在所述介质材料衬底1上形成所述介电质膜系2；所述介电质膜系2自所述介质材料衬底1向外依次包括刻蚀阻挡层20、超低介电常数薄膜层21、第一介质缓冲层22、金属硬掩模层23、第二介质缓冲层24，以及上覆层25。其中，所述第一介质缓冲层22为具有拉伸应力特性的氮化硅；所述第二介质缓冲层24为具有压缩应力特性的氮化硅。
作为本发明的具体实施方式，本发明所述刻蚀阻挡层20的厚度优选的为400埃。所述超低介电常数薄膜层21的厚度优选的为2500～2800埃。所述第一介质缓冲层22的厚度优选的为300～400埃。所述金属硬掩模层23的厚度优选的为50～150埃。所述第二介质缓冲层24的厚度优选的为100～200埃。所述上覆层25的厚度优选的为50埃。本发明所述的刻蚀阻挡层20、超低介电常数薄膜层21、金属硬掩模层23，以及上覆层25可为本领域技术人员的常规选择。
执行步骤S2：沟槽图形26曝光、显影、刻蚀成型；在所述沟槽图形26的刻蚀过程中去除部分所述金属硬掩膜层23，并将刻蚀停止在所述第一介质缓冲层22。
执行步骤S3：在具有所述沟槽图形26的介电质膜系2上依次涂布第一光阻27和第二光阻28，并将所述第二光阻28曝光、显影、刻蚀以成型所述互连通孔图形29；
执行步骤S4：在部分刻蚀工艺下将所述互连通孔图形29停留在所述超低介电常数薄膜层21的预定深度，并剥离所述第一光阻27和所述第二光阻28；所述互连通孔图形29停留在所述超低介电常数薄膜层21中的预定深度，以保证在剥离所述第一光阻27和第二光阻28的过程中所述金属互连结构10不被损伤。
执行步骤S5：所述互连通孔291和所述沟槽261的一体化刻蚀；在本发明中，以所述金属硬掩膜层23为掩模，进行所述互连通孔291和所述沟槽261的一体化刻蚀，所述互连通孔291与所述介质材料衬底1的金属互连结构10连通。
执行步骤S6：在所述沟槽261和所述互连通孔291内依次沉积铜阻挡层(未图示)以及铜籽晶层(未图示)，采用电镀工艺形成铜填充淀积层(未图示)，并通过化学机械研磨去除所述金属硬掩膜层23、第一介质缓冲层22，所述化学机械研磨停留在所述超低介电常数薄膜层21上，以形成铜互连层3。
明显地，在本发明中，形成在所述金属硬掩模层23一侧的第一介质缓冲层22为具有拉伸应力特性的氮化硅，形成在所述金属硬掩模层23之异于所述第一介质缓冲层22一侧的所述第二介质缓冲层24为具有压缩应力特性的氮化硅，所述第一介质缓冲层22的拉伸应力与所述第二缓冲层24的压缩应力相互作用，进而防止了图形倒塌的现象，避免了所述铜互连层3失效的产生。
综上所述，本发明所述防止图形倒塌的双大马士革结构制备方法通过在所述金属硬掩模层两侧设置具有拉伸应力特性的第一介质缓冲层氮化硅和具有压缩应力特性的第二介质缓冲层氮化硅，且所述拉伸应力与所述压缩应力相互作用，进而防止了图形倒塌的现象，避免了铜互连层失效的产生，提高产品良率。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。

Claims (9)

1.一种防止图形倒塌的双大马士革结构制备方法，其特征在于，所述方法包括：
执行步骤S1：提供具有金属互连结构的介质材料衬底，并在所述介质材料衬底上形成所述介电质膜系，所述介电质膜系自所述介质材料衬底向外依次包括刻蚀阻挡层、超低介电常数薄膜层、第一介质缓冲层、金属硬掩模层、第二介质缓冲层、上覆层；所述第一介质缓冲层为具有拉伸应力特性的氮化硅；所述第二介质缓冲层为具有压缩应力特性的氮化硅；
执行步骤S2：沟槽图形曝光、显影、刻蚀成型；在所述沟槽图形的刻蚀过程中去除部分所述金属硬掩膜层，所述刻蚀并停止在所述第一介质缓冲层；
执行步骤S3：在具有所述沟槽图形的介电质膜系上依次涂布第一光阻和第二光阻，并将所述第二光阻曝光、显影、刻蚀以成型所述互连通孔图形；
执行步骤S4：在部分刻蚀工艺下将所述互连通孔图形停留在所述超低介电常数薄膜层的预定深度，并剥离所述第一光阻和所述第二光阻；
执行步骤S5：所述互连通孔和所述沟槽的一体化刻蚀；
执行步骤S6：在所述沟槽和所述互连通孔内依次沉积铜阻挡层以及铜籽晶层，采用电镀工艺形成铜填充淀积层，并通过化学机械研磨去除所述金属硬掩膜层、第一介质缓冲层，所述化学机械研磨停留在所述超低介电常数薄膜层上，以形成铜互连层。
2.如权利要求1所述的防止图形倒塌的双大马士革结构制备方法，其特征在于，所述互连通孔图形停留在所述超低介电常数薄膜层中的预定深度以保证在剥离所述第一光阻和第二光阻的过程中所述金属互连结构不被损伤。
3.如权利要求1所述的防止图形倒塌的双大马士革结构制备方法，其特征在于，所述互连通孔和所述沟槽的一体化刻蚀以所述金属硬掩膜层为掩模，刻蚀至所述互连通孔与所述介质材料衬底的金属互连结构连通。
4.如权利要求3所述的防止图形倒塌的双大马士革结构制备方法，其特征在于，所述刻蚀阻挡层的厚度为400埃。
5.如权利要求1所述的防止图形倒塌的双大马士革结构制备方法，其特征在于，所述超低介电常数薄膜层的厚度为2500～2800埃。
6.如权利要求1所述的防止图形倒塌的双大马士革结构制备方法，其特征在于，所述第一介质缓冲层的厚度为300～400埃。
7.如权利要求1所述的防止图形倒塌的双大马士革结构制备方法，其特征在于，所述金属硬掩模层的厚度为50～150埃。
8.如权利要求1所述的防止图形倒塌的双大马士革结构制备方法，其特征在于，所述第二介质缓冲层的厚度为100～200埃。
9.如权利要求1所述的防止图形倒塌的双大马士革结构制备方法，其特征在于，所述上覆层的厚度为50埃。
CN2012103355410A 2012-09-11 2012-09-11 防止图形倒塌的双大马士革结构制备方法 Pending CN102800628A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012103355410A CN102800628A (zh) 2012-09-11 2012-09-11 防止图形倒塌的双大马士革结构制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012103355410A CN102800628A (zh) 2012-09-11 2012-09-11 防止图形倒塌的双大马士革结构制备方法

Publications (1)

Publication Number Publication Date
CN102800628A true CN102800628A (zh) 2012-11-28

Family

ID=47199696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103355410A Pending CN102800628A (zh) 2012-09-11 2012-09-11 防止图形倒塌的双大马士革结构制备方法

Country Status (1)

Country Link
CN (1) CN102800628A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117290A (zh) * 2013-03-07 2013-05-22 豪威科技(上海)有限公司 背照式cmos影像传感器及其制造方法
CN103531534A (zh) * 2013-03-15 2014-01-22 上海华力微电子有限公司 金属沟槽的刻蚀方法
CN103646921A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 双大马士革结构的制造方法
CN103646919A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 双大马士革结构的制造方法
CN104183538A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104752333A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 第一金属互连层的制作方法
US9442366B2 (en) 2014-12-31 2016-09-13 Macronix International Co., Ltd. Layout pattern and photomask including the same
TWI571699B (zh) * 2014-12-26 2017-02-21 旺宏電子股份有限公司 佈局圖案以及包含該佈局圖案的光罩
CN107845571A (zh) * 2017-10-25 2018-03-27 上海华力微电子有限公司 一种刻蚀双大马士革结构的方法
CN113948618A (zh) * 2021-12-22 2022-01-18 南昌凯捷半导体科技有限公司 一种应用大马士革工艺的mini/micro LED芯片及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090042053A1 (en) * 2007-08-06 2009-02-12 Chin-Hsiang Lin Dielectric layer structure and manufacturing method thereof
CN102437101A (zh) * 2011-09-09 2012-05-02 上海华力微电子有限公司 一种改进的硬质掩膜与多孔低介电常数值材料的集成方法
CN102446813A (zh) * 2010-10-13 2012-05-09 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090042053A1 (en) * 2007-08-06 2009-02-12 Chin-Hsiang Lin Dielectric layer structure and manufacturing method thereof
CN102446813A (zh) * 2010-10-13 2012-05-09 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法
CN102437101A (zh) * 2011-09-09 2012-05-02 上海华力微电子有限公司 一种改进的硬质掩膜与多孔低介电常数值材料的集成方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117290B (zh) * 2013-03-07 2015-08-19 豪威科技(上海)有限公司 背照式cmos影像传感器及其制造方法
CN103117290A (zh) * 2013-03-07 2013-05-22 豪威科技(上海)有限公司 背照式cmos影像传感器及其制造方法
CN103531534A (zh) * 2013-03-15 2014-01-22 上海华力微电子有限公司 金属沟槽的刻蚀方法
CN103531534B (zh) * 2013-03-15 2016-02-03 上海华力微电子有限公司 金属沟槽的刻蚀方法
CN104183538B (zh) * 2013-05-21 2018-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104183538A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103646919B (zh) * 2013-11-29 2016-03-16 上海华力微电子有限公司 双大马士革结构的制造方法
CN103646919A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 双大马士革结构的制造方法
CN103646921B (zh) * 2013-11-29 2016-06-01 上海华力微电子有限公司 双大马士革结构的制造方法
CN103646921A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 双大马士革结构的制造方法
CN104752333A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 第一金属互连层的制作方法
CN104752333B (zh) * 2013-12-31 2018-07-03 中芯国际集成电路制造(上海)有限公司 第一金属互连层的制作方法
TWI571699B (zh) * 2014-12-26 2017-02-21 旺宏電子股份有限公司 佈局圖案以及包含該佈局圖案的光罩
US9442366B2 (en) 2014-12-31 2016-09-13 Macronix International Co., Ltd. Layout pattern and photomask including the same
CN107845571A (zh) * 2017-10-25 2018-03-27 上海华力微电子有限公司 一种刻蚀双大马士革结构的方法
CN113948618A (zh) * 2021-12-22 2022-01-18 南昌凯捷半导体科技有限公司 一种应用大马士革工艺的mini/micro LED芯片及其制作方法
CN113948618B (zh) * 2021-12-22 2022-04-22 南昌凯捷半导体科技有限公司 一种应用大马士革工艺的mini/micro LED芯片及其制作方法

Similar Documents

Publication Publication Date Title
CN102800628A (zh) 防止图形倒塌的双大马士革结构制备方法
US10840287B2 (en) 3DIC interconnect apparatus and method
US20140327132A1 (en) TSV Backside Reveal Structure and Exposing Process
TW201813032A (zh) 具有鈍化互連件的封裝體
US9520350B2 (en) Bumpless build-up layer (BBUL) semiconductor package with ultra-thin dielectric layer
US20100200989A1 (en) Liner materials and related processes for 3-d integration
US20140017894A1 (en) Methods of Manufacturing Semiconductor Devices
CN101714539A (zh) 用于tsv铜附着的z形结构
JP2016540391A (ja) スルー基板ビアおよび前側構造を製造するためのデバイス、システムおよび方法
US6379782B2 (en) Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same
US20140329385A1 (en) Method for manufacturing semiconductor thick metal structure
US20140370703A1 (en) TSV Front-top Interconnection Process
CN107078040B (zh) 阻挡层的去除方法和半导体结构的形成方法
JP2000252281A (ja) 半導体装置の製造方法及び露光用マスク
CN102820260A (zh) 提高通孔图形性能表现的方法
US11367682B2 (en) Vias and gaps in semiconductor interconnects
CN104425444A (zh) 半导体器件及其制造方法
CN104112701B (zh) 半导体结构及其制造方法
CN105405821A (zh) 一种晶圆级tsv封装结构及封装工艺
KR20080101446A (ko) 반도체 소자 및 ｂｏａｃ/ｃｏａ 제조 방법
JP5605275B2 (ja) 半導体装置の製造方法
CN108231599B (zh) 改善晶片表面平坦均匀性的方法
TW548789B (en) Method of forming metal line
CN104716085B (zh) 一种半导体器件及其制造方法
CN104112702A (zh) 在半导体制造中降低超低k介电层损伤的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121128