TWI571699B - 佈局圖案以及包含該佈局圖案的光罩 - Google Patents

佈局圖案以及包含該佈局圖案的光罩 Download PDF

Info

Publication number
TWI571699B
TWI571699B TW103145615A TW103145615A TWI571699B TW I571699 B TWI571699 B TW I571699B TW 103145615 A TW103145615 A TW 103145615A TW 103145615 A TW103145615 A TW 103145615A TW I571699 B TWI571699 B TW I571699B
Authority
TW
Taiwan
Prior art keywords
pattern
main
patterns
line width
auxiliary
Prior art date
Application number
TW103145615A
Other languages
English (en)
Other versions
TW201624105A (zh
Inventor
杜炯榮
黃志豪
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Priority to TW103145615A priority Critical patent/TWI571699B/zh
Publication of TW201624105A publication Critical patent/TW201624105A/zh
Application granted granted Critical
Publication of TWI571699B publication Critical patent/TWI571699B/zh

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

佈局圖案以及包含該佈局圖案的光罩
本發明是有關於一種佈局圖案以及包含上述佈局圖案的光罩。
隨著積體電路積集度的提升，半導體元件的關鍵尺寸(critical dimension，CD)日漸縮小，使得元件與元件之間的距離也必須縮小，因此對微影製程的解析度(resolution)的要求也愈來愈高。一般而言，在高積集度的小尺寸元件中，不對稱的圖案分布是不可避免的。
上述不對稱的圖案例如是來自光罩中已設計的佈局圖案，經由微影製程將佈局圖案轉移至光阻層，之後再進行蝕刻製程以將圖案轉移至光阻層下方的待蝕刻層。然而，當上述不對稱的圖案轉移至光阻層時，由於光阻兩旁的間距(pitch)不同而形成不對稱的表面張力(surface tension)，因此特別容易會有光阻倒塌(photoresist collapse)的情況發生。此現象將使得元件產生缺陷，進而造成電性上的問題，以及產品良率下降。因此，如何改 善不對稱的圖案所造成的光阻倒塌問題，為當前所需研究的課題。
本發明提供一種佈局圖案，可改善不對稱的圖案所造成的光阻倒塌問題。
本發明提供一種佈局圖案，包括多數個主要圖案以及至少一輔助圖案。主要圖案相互平行且沿第一方向延伸。輔助圖案位於最外側的兩個主要圖案之間並連接所述最外側的兩個主要圖案，且以第二方向排列。第二方向與第一方向不同。
在本發明的一實施例中，所述最外側的兩個主要圖案與輔助圖案形成梯狀圖案。
在本發明的一實施例中，上述佈局圖案還包括空白區，位於梯狀圖案的另一側。
在本發明的一實施例中，所述最外側的兩個主要圖案中的至少一者的線寬大於其他主要圖案的線寬。
在本發明的一實施例中，上述輔助圖案的線寬為主要圖案的線寬的1至3倍。
在本發明的一實施例中，上述輔助圖案的間距為主要圖案的線寬的1至3倍。
本發明提供一種光罩，包括基板以及佈局圖案。基板包括空白區與圖案區。佈局圖案位於基板的圖案區上，其包括多數個主要圖案以及至少一輔助圖案。多數個主要圖案相互平行且沿 第一方向延伸。所述輔助圖案位於最外側的兩個主要圖案之間並連接所述最外側的兩個主要圖案，且以第二方向排列。第二方向與第一方向不同。
在本發明的一實施例中，所述最外側的兩個主要圖案與所述輔助圖案形成梯狀圖案。
在本發明的一實施例中，所述輔助圖案的線寬為主要圖案的線寬的1至3倍。
在本發明的一實施例中，所述輔助圖案的間距為主要圖案的線寬的1至3倍。
基於上述，本發明提供的佈局圖案藉由在最外側的兩個主要圖案之間設置輔助圖案，且上述輔助圖案與最外側的兩個主要圖案相連，以形成梯狀圖案。如此一來可提升主要圖案的穩定性，改善不對稱的圖案所造成的光阻倒塌，避免元件產生缺陷或造成電性上的問題，進而提升產品良率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、20、102‧‧‧空白區
12、12a、12b、22、22a、22b‧‧‧主要圖案
16、26‧‧‧輔助圖案
18、28‧‧‧梯狀圖案
32‧‧‧多晶矽
34‧‧‧氧化矽
100、200‧‧‧佈局圖案
101、301‧‧‧基板
104‧‧‧圖案區
300‧‧‧半導體元件
A-A’‧‧‧線
D1‧‧‧第一方向
D2‧‧‧第二方向
L1、L2、W、W1、W2‧‧‧線寬
S1、S2‧‧‧間距
圖1為依照本發明的一實施例所繪示的佈局圖案的上視示意圖。
圖2為依照本發明的另一實施例所繪示的佈局圖案的上視示 意圖。
圖3為依照本發明的一實施例所繪示的半導體元件的剖面示意圖。
圖1為依照本發明的一實施例所繪示的佈局圖案的上視示意圖。
請參照圖1，佈局圖案100包括多數個主要圖案12以及至少一輔助圖案16。多數個主要圖案12相互平行，且沿第一方向D1延伸。主要圖案12的線寬W例如是介於15奈米至100奈米之間。主要圖案12的形狀包括條狀，但並不用以限制本發明。主要圖案12例如是具有高深寬比的長條狀圖案。在一實施例中，主要圖案12的深寬比例如是介於1.5至5之間。此外，上述主要圖案12的線寬W及形狀彼此可相同或不同。於此技術領域具有通常知識者可視實際的設計需求分別對各個主要圖案12的線寬及形狀進行調整。
輔助圖案16位於最外側的兩個主要圖案12a、12b之間，並連接最外側的兩個主要圖案12a、12b。輔助圖案16於最外側的兩個主要圖案12a、12b之間的排列方式可以是有序或無序。輔助圖案16彼此可以是平行或不平行。在一實施例中，輔助圖案16例如是沿第二方向D2延伸。或者，僅有部分輔助圖案16沿第二方向D2延伸。上述第二方向D2包括可與第一方向D1相交的任 意方向。舉例而言，第二方向D2與第一方向D1正交。輔助圖案16的形狀包括可連接最外側的兩個主要圖案12a、12b的任意形狀。輔助圖案16的形狀可彼此可相同或不相同。輔助圖案16的形狀包括條狀、塊狀、斜線狀或其組合。在一實施例中，輔助圖案16例如是長條狀圖案。輔助圖案16的線寬L1彼此可相等或不相等。輔助圖案16的線寬L1例如是介於15奈米至300奈米之間。在一實施例中，輔助圖案16的線寬L1為主要圖案12的線寬W的1至3倍。輔助圖案16彼此之間具有間距S1，上述間距S1彼此可相同或不相同。間距S1例如是介於15奈米至300奈米之間。輔助圖案16的間距S1可以是大於或小於主要圖案12的線寬W。或者，間距S1可以是等於主要圖案12的線寬W。在一實施例中，輔助圖案16的間距S1為主要圖案12的線寬W的1至3倍。此外，上述輔助圖案16的線寬L1及間距S1可為彼此相同或不同。於此技術領域具有通常知識者可視實際的設計需求分別對各個輔助圖案16的線寬L1及間距S1進行調整。
請繼續參照圖1，上述最外側的兩個主要圖案12a、12b與輔助圖案16例如是形成梯狀圖案18。梯狀圖案18例如是由線與空間構成的重覆圖案，且沿第一方向D1延伸。在一實施例中，梯狀圖案18例如是位於佈局圖案100中的空白區10與多數個主要圖案12之間，但本發明不以此為限。梯狀圖案18也可以位於多數個主要圖案12之間，或是佈局圖案100中的任意位置。
此外，在上述佈局圖案100中，最外側的兩個主要圖案 12a、12b的線寬例如是與其他主要圖案12的線寬W相同。然而，本發明不以此為限。主要圖案12a、12b的線寬也可以是與其他主要圖案12的線寬W相異。以下將舉另一實施例加以說明。
圖2為依照本發明的另一實施例所繪示的佈局圖案的上視示意圖。
請參照圖2，佈局圖案200包括多數個主要圖案22以及輔助圖案26。多數個主要圖案22相互平行，且沿第一方向D1延伸。主要圖案22的形狀與線寬W如佈局圖案100中的主要圖案12所述，於此不再加以贅述。位於最外側的兩個主要圖案22例如是主要圖案22a、22b。主要圖案22a的線寬W1例如是介於15奈米至300奈米之間。主要圖案22b的線寬W2例如是介於15奈米至300奈米之間。主要圖案22a的線寬W1以及主要圖案22b的線寬W2可以小於或大於主要圖案22的線寬W。在一實施例中，最外側的兩個主要圖案22a、22b中的至少一者的線寬大於其他主要圖案22的線寬W。主要圖案22a、22b的線寬W1、W2例如是主要圖案22的線寬W的1至3倍。除此之外，主要圖案22a的線寬W1與主要圖案22b的線寬W2可相等或不相等。在一實施例中，主要圖案22a的線寬W1例如是大於主要圖案22b的線寬W2。舉例而言，主要圖案22a的線寬W1例如是主要圖案22b的線寬W2的1.5倍，但本發明不以此為限。
輔助圖案26位於最外側的兩個主要圖案22a、22b之間，並連接最外側的兩個主要圖案22a、22b。輔助圖案26的排列方式、 形狀、線寬L2以及間距S2的大小如佈局圖案100中的輔助圖案16所述，於此不再加以贅述。在一實施例中，輔助圖案26的線寬L2為主要圖案22的線寬W的1至3倍。在另一實施例中，輔助圖案26的線寬L2例如是主要圖案22a、22b的線寬W1、W2的1至3倍。此外，輔助圖案26的間距S2可以是大於、小於或等於主要圖案22的線寬。在一實施例中，輔助圖案26的間距S2為主要圖案22的線寬W的1至3倍。
請繼續參照圖2，上述最外側的兩個主要圖案22a、22b與輔助圖案26例如是形成梯狀圖案28。梯狀圖案28例如是由線與空間構成的反覆圖案，且沿第一方向D1延伸。在一實施例中，梯狀圖案28例如是位於佈局圖案200中的空白區20與多數個主要圖案22之間，但本發明不以此為限。在另一實施例中，靠近空白區20的主要圖案22a的線寬W1例如是大於遠離空白區20的主要圖案22b的線寬W2。
應理解，佈局圖案100、200為舉例說明，不用以限定本發明。也就是說，任何包括上述梯狀圖案18、28的佈局圖案即在本發明涵蓋的範圍中。此外，本發明的佈局圖案100、200可應用於光罩上，或者，用於形成光阻、導線、字元線、位元線或其他包括上述梯狀圖案的半導體元件。然而，本發明不限於此。於此技術領域具有通常知識者可視實際的設計需求將包括梯狀圖案的佈局圖案轉移至任何所需的元件上。
在本發明的一實施例中，上述佈局圖案100、200可應用 於光罩上。如圖1所示，上述光罩例如是包括基板101以及佈局圖案100。基板101例如是透明的玻璃基板、透明的塑膠基板或是由其他適當之可透光材質所形成的基板。基板101包括空白區102與圖案區104。空白區102例如是位於圖案區104的周邊，但本發明不限於此。
佈局圖案100位於基板101的圖案區104上。佈局圖案100例如是基板101上的透光區域或部分透光區域。佈局圖案100以外的區域例如是基板101上的不透光區域。在一實施例中，佈局圖案100於光罩中的尺寸可以與原佈局圖案100的尺寸相同。或者，佈局圖案100於光罩中的尺寸可以是原佈局圖案100的尺寸的數倍，例如是1倍至5倍。
此外，可利用上述光罩將佈局圖案100轉移至任何材料層。上述材料層可以是光阻、導線、字元線、位元線或其他包括上述梯狀圖案的任何材料層。此時，主要圖案12與輔助圖案16可以是單層的材料層、兩層材料層或多層材料層。
在一實施例中，可利用上述光罩將佈局圖案100、200轉移至光阻。值得注意的是，在上述佈局圖案100中，藉由在最外側的兩個主要圖案12a、12b之間設置與其相連的輔助圖案16，以形成梯狀圖案18，可以在佈局圖案100轉移至光阻時，增加最外側的兩個主要圖案12a、12b的穩定性。並且，上述梯狀圖案18位於空白區10與多數個主要圖案12之間，可提升主要圖案12的穩定性，防止光阻倒塌。
另一方面，在上述佈局圖案200中，由於梯狀圖案28位於空白區20與多數個主要圖案22之間，且靠近空白區20的主要圖案22a的線寬W1大於遠離空白區20的主要圖案22b的線寬W2，因此在佈局圖案200轉移至光阻時，可進一步提升主要圖案22的穩定性，改善不對稱的圖案所造成的光阻倒塌的問題。
在另一實施例中，可利用上述光阻將佈局圖案100、200轉移至導體層、介電層、絕緣層或由其組合的堆疊層。舉例而言，當將佈局圖案100轉移至導體層時，主要圖案12包括導線，例如是做為字元線或位元線；梯狀圖案18包括虛擬(dummy)導線，例如是做為虛擬字元線或虛擬位元線，但本發明不限於此。在其他實施例中，梯狀圖案18也可以是做為字元線或位元線，即梯狀圖案18可以視元件所需而選擇性地進行電性上的操作。
在又一實施例中，可利用上述光阻將佈局圖案100轉移至堆疊層，如下所述。
圖3為依照本發明的一實施例所繪示的半導體元件300的剖面示意圖。半導體元件300的上視示意圖例如是如圖1所示，圖3為繪示沿圖1之A-A’線的剖面示意圖。
請參照圖3，在此實施例中，主要圖案12與梯狀圖案18可以是由至少兩種不同材料層交替形成的堆疊層。舉例來說，主要圖案12與梯狀圖案18可以是由位於基板301上的多晶矽32與氧化矽34相互堆疊形成的堆疊結構。
以下將比較利用習知的佈局圖案以及本發明的一實例的 佈局圖案所設計的光罩，經微影製程將圖案轉移至光阻後，利用聚焦能量矩陣(focus exposure matrix，FEM)觀察光阻倒塌的情形。實驗中將以兩組比較例與本發明的一實例做比較，並以圖1舉例說明。本發明的一實例的佈局圖案具有梯狀圖案，如圖1之佈局圖案100所示，實驗中例如是利用本發明包括上述佈局圖案的光罩進行實驗。比較例1中的佈局圖案例如是僅包括線寬W相同的主要圖案12；比較例2中的佈局圖案例如是將最外側的主要圖案12a的線寬加寬至其他主要圖案12的線寬W的1.5倍。
實驗結果顯示，利用比較例1的佈局圖案所設計的光罩，其形成的光阻於聚焦能量矩陣的聚焦深度(depth of focus，DOF)約為0.12μm；利用比較例2的佈局圖案所設計的光罩，其形成的光阻於聚焦能量矩陣的聚焦深度約為0.14μm；利用本發明的光罩所形成的光阻，其於聚焦能量矩陣的聚焦深度則大於0.16μm。由實驗結果可得知，利用本發明的佈局圖案所設計的光罩，其形成光阻的聚焦深度明顯大於利用習知佈局圖案所形成的光阻。由此可知，本發明具有梯狀圖案的佈局圖案可改善不對稱的圖案所造成的光阻倒塌問題，進而提升製程裕度(process window)。
綜上所述，本發明提供的佈局圖案藉由在最外側的兩個主要圖案之間設置輔助圖案以形成梯狀圖案，且輔助圖案與主要圖案相連。如此一來於後續將佈局圖案轉移至光阻時，可增加最外側的兩個主要圖案的穩定性，防止光阻倒塌。並且，梯狀圖案位於空白區與多數個主要圖案之間，可進一步提升主要圖案的穩 定性，改善不對稱的圖案所造成的光阻倒塌的問題，進而避免元件產生缺陷或電性上的問題，以使產品良率提升。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、102‧‧‧空白區
12、12a、12b‧‧‧主要圖案
16‧‧‧輔助圖案
18‧‧‧梯狀圖案
100‧‧‧佈局圖案
101‧‧‧基板
104‧‧‧圖案區
A-A’‧‧‧線
D1‧‧‧第一方向
D2‧‧‧第二方向
L1、W‧‧‧線寬
S1‧‧‧間距

Claims (10)

  1. 一種佈局圖案，包括：多數個主要圖案，該些主要圖案相互平行且沿一第一方向延伸；以及至少一輔助圖案，只位於最外側的兩個主要圖案之間並連接所述最外側的兩個主要圖案，所述輔助圖案沿該第一方向排列，且所述輔助圖案沿一第二方向延伸，該第二方向與該第一方向不同。
  2. 如申請專利範圍第1項所述的佈局圖案，其中所述最外側的兩個主要圖案與所述輔助圖案形成一梯狀圖案。
  3. 如申請專利範圍第2項所述的佈局圖案，更包括一空白區，位於該梯狀圖案的另一側。
  4. 如申請專利範圍第1項所述的佈局圖案，其中所述最外側的兩個主要圖案中的至少一者的線寬大於其他該些主要圖案的線寬。
  5. 如申請專利範圍第1項所述的佈局圖案，其中所述輔助圖案的線寬為該些主要圖案的線寬的1至3倍。
  6. 如申請專利範圍第1項所述的佈局圖案，其中該些輔助圖案的間距為該些主要圖案的線寬的1至3倍。
  7. 一種光罩，包括：一基板，該基板包括一空白區與一圖案區；以及一佈局圖案，位於該基板的該圖案區上，該佈局圖案包括： 多數個主要圖案，該些主要圖案相互平行且沿一第一方向延伸；以及至少一輔助圖案，只位於最外側的兩個主要圖案之間並連接所述最外側的兩個主要圖案，所述輔助圖案沿該第一方向排列，且所述輔助圖案沿一第二方向延伸，該第二方向與該第一方向不同。
  8. 如申請專利範圍第7項所述的光罩，其中所述最外側的兩個主要圖案與所述輔助圖案形成一梯狀圖案。
  9. 如申請專利範圍第7項所述的光罩，其中所述輔助圖案的線寬為該些主要圖案的線寬的1至3倍。
  10. 如申請專利範圍第7項所述的光罩，其中所述輔助圖案的間距為該些主要圖案的線寬的1至3倍。
TW103145615A 2014-12-26 2014-12-26 佈局圖案以及包含該佈局圖案的光罩 TWI571699B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103145615A TWI571699B (zh) 2014-12-26 2014-12-26 佈局圖案以及包含該佈局圖案的光罩

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103145615A TWI571699B (zh) 2014-12-26 2014-12-26 佈局圖案以及包含該佈局圖案的光罩

Publications (2)

Publication Number Publication Date
TW201624105A TW201624105A (zh) 2016-07-01
TWI571699B true TWI571699B (zh) 2017-02-21

Family

ID=56984701

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145615A TWI571699B (zh) 2014-12-26 2014-12-26 佈局圖案以及包含該佈局圖案的光罩

Country Status (1)

Country Link
TW (1) TWI571699B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013485A (ja) * 2004-06-25 2006-01-12 Hynix Semiconductor Inc 線幅の狭い半導体素子の製造方法
US7879677B2 (en) * 2005-06-23 2011-02-01 Samsung Electronics Co., Ltd. Methods of forming FinFETs and nonvolatile memory devices including FinFETs
CN102800628A (zh) * 2012-09-11 2012-11-28 上海华力微电子有限公司 防止图形倒塌的双大马士革结构制备方法
TW201344371A (zh) * 2012-04-20 2013-11-01 Taiwan Semiconductor Mfg 光罩、極紫外光光罩與其製法
TW201407752A (zh) * 2012-08-09 2014-02-16 Nanya Technology Corp 高深寬比電路圖形暨其製作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013485A (ja) * 2004-06-25 2006-01-12 Hynix Semiconductor Inc 線幅の狭い半導体素子の製造方法
US7879677B2 (en) * 2005-06-23 2011-02-01 Samsung Electronics Co., Ltd. Methods of forming FinFETs and nonvolatile memory devices including FinFETs
TW201344371A (zh) * 2012-04-20 2013-11-01 Taiwan Semiconductor Mfg 光罩、極紫外光光罩與其製法
TW201407752A (zh) * 2012-08-09 2014-02-16 Nanya Technology Corp 高深寬比電路圖形暨其製作方法
CN102800628A (zh) * 2012-09-11 2012-11-28 上海华力微电子有限公司 防止图形倒塌的双大马士革结构制备方法

Also Published As

Publication number Publication date
TW201624105A (zh) 2016-07-01

Similar Documents

Publication Publication Date Title
US11037789B2 (en) Cut last self-aligned litho-etch patterning
US10879129B2 (en) Self-aligned nanowire formation using double patterning
US9024456B2 (en) Photolithography alignment mark, mask and semiconductor wafer containing the same mark
KR20140041344A (ko) 패턴 형성 방법
TWI701712B (zh) 圖案化目標層的製備方法
JP2009163203A (ja) 半導体素子のパターン形成方法
US8875067B2 (en) Reusable cut mask for multiple layers
US10211089B2 (en) Semiconductor device and method of fabricating the same
JP5833855B2 (ja) オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法
US8766452B2 (en) Semiconductor device including conductive lines and pads
KR20090047001A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성방법
TWI571699B (zh) 佈局圖案以及包含該佈局圖案的光罩
US9442366B2 (en) Layout pattern and photomask including the same
US10176289B2 (en) Method for decomposing semiconductor layout pattern
US11669670B2 (en) Photomask and method for manufacturing photomask and semiconductor structure thereof
US9583343B2 (en) Method of forming non-continuous line pattern and non-continuous line pattern structure
CN104157556A (zh) 金属硬掩模开口刻蚀方法
TWI573249B (zh) 半導體佈局圖案之製作方法、半導體元件之製作方法以及半導體元件
CN105826313B (zh) 布局图案以及包含该布局图案的掩模
JP5816133B2 (ja) パターン形成方法、原版及びデータ処理方法
KR20090000882A (ko) 반도체소자의 미세 패턴 형성방법
US20240210816A1 (en) Method of forming a layout pattern and photomask
CN102479758B (zh) 用于减少蚀刻残留物的结构
TWI645548B (zh) 多層元件的邊緣結構及其製造方法
US9786556B2 (en) Semiconductor device and method of manufacturing the semiconductor device