JP5833855B2 - オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法 - Google Patents

オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法 Download PDF

Info

Publication number
JP5833855B2
JP5833855B2 JP2011164258A JP2011164258A JP5833855B2 JP 5833855 B2 JP5833855 B2 JP 5833855B2 JP 2011164258 A JP2011164258 A JP 2011164258A JP 2011164258 A JP2011164258 A JP 2011164258A JP 5833855 B2 JP5833855 B2 JP 5833855B2
Authority
JP
Japan
Prior art keywords
mask pattern
layer
overlay vernier
pattern
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011164258A
Other languages
English (en)
Other versions
JP2012124457A (ja
Inventor
ジューン 碩 李
ジューン 碩 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2012124457A publication Critical patent/JP2012124457A/ja
Application granted granted Critical
Publication of JP5833855B2 publication Critical patent/JP5833855B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体素子及びその製造方法に関し、特に、半導体素子のオーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法に関する。
半導体集積回路の製造過程中に、マスキング、レジストコーティング、エッチング、及び積層のような多様な工程ステップが行われる。このようなステップを行う過程において、特定の物質層が下部にすでに存在している層と重なったり、またはその層から重ならないように除去されたりもする。この過程で上下のプロセス層の適切な整列は非常に重要である。半導体素子を製造する過程において、層間整列（layer-to-layer alignment）の精度を測定するためのレジストレーション（registration）が一般的に用いられる。レジストレーションとは、既存の層（existing layer）に形成されたマッチングパターン（matching pattern）と、このマッチングパターンとは区別されるパターン（distinct pattern）とを互いに重ねることにより、既存の層の位置と後に形成される層（subsequent layer）の相互の位置を比較することによって行われる。すなわち、後に形成される層での整列マークと既存の層の整列マークとの間の距離を測定することにより、両層間のミスアラインメントを測定することができる。現在、主に用いられているレジストレーション構造には、ボックスインボックス（box-in-box）オーバーレイバーニア、バーインバー（bar-in-bar）オーバーレイバーニアなどがある。
しかし、最近、半導体素子の集積度が急激に高まっているにつれ、パターン間の間隔（ｐｉｔｃｈ）も急激に減少している。これにより、フォトリソグラフィ工程の限界によってピッチの狭いパターンを１回のフォトリソグラフィ工程で形成することができず、フォトリソグラフィ工程を２回行って形成するダブルパターニング技術（ＤＰＴ；Dual Patterning Technology）が利用されているのが実情である。このようなダブルパターニング技術（ＤＰＴ）は、一定の形態、例えば、ラインアンドスペース（line and space）形態のパターンが配置されるセル領域のほか、相対的にピッチに余裕がある周辺回路領域内に配置されるパターンのうち、特定の工程条件で単一のフォトリソグラフィ工程では正常にパターンが形成されない場合にも適用される。
ダブルパターニング技術を適用して微細パターンを形成する過程を簡単に説明すると、まず、第１パターニング工程によりパターン対象層上に第１マスクパターンを形成する。このとき、第１マスクパターン間のピッチは、デザインルールに従ったピッチの略２倍となる。次に、第２パターニング工程により、第１マスクパターン間に配置される第２マスクパターンを形成する。そして、第１マスクパターン及び第２マスクパターンをエッチングマスクとしたエッチングで下部のパターン対象層をエッチングすることにより、デザインルールに従ったピッチを有する微細パターンが形成される。このように、ダブルパターニング技術は、２回のパターニング工程によりマスクパターンを形成し、その結果、上下層間の整列を確認するためのレジストレーションは、三重キーの方法を利用する。つまり、第１マスクパターンを形成する第１パターニング工程時に第１オーバーレイバーニアパターン形成のための第１オーバーレイバーニアマスクパターンを形成し、第２マスクパターンを形成する第２パターニング工程時に第２オーバーレイバーニアマスクパターンを形成する。次に、第１オーバーレイバーニアマスクパターン及び第２オーバーレイバーニアマスクパターンをエッチングマスクとしたエッチングを行い、それぞれ第１及び第２オーバーレイバーニアパターンを形成する。そして、前記第１及び第２オーバーレイバーニアパターンを主尺として用い、後続工程により上部に形成されるオーバーレイバーニアパターンを副尺として用いることにより、上下層間の整列関係を把握する。
しかし、この過程で、下部の第１オーバーレイバーニアマスクパターンが有する開口部が上部の第２オーバーレイバーニアマスクパターンによって覆われる現象が発生する。この場合、第１オーバーレイバーニアマスクパターン及び第２オーバーレイバーニアマスクパターンをエッチングマスクとしたエッチングを行っても、第１オーバーレイバーニアマスクパターンによって形成されるべき第１オーバーレイバーニアパターンは形成されなくなる。また、第２オーバーレイバーニアマスクパターンが有する開口部も同じく、下部の第１オーバーレイバーニアマスクパターンと重なることがあるが、この場合も、第１オーバーレイバーニアマスクパターンがエッチングバリア層として作用し、第２オーバーレイバーニアマスクパターンによる第２オーバーレイバーニアパターンも正常に形成されなくなる。
なお上記背景技術に関連する先行技術文献としては、下記特許文献１が挙げられる。
米国特許第７，１９０，８２３ Ｂ２号公報
本発明が解決しようとする課題は、ダブルパターニング技術を適用して三重キーの方法を利用する場合、下部の第１オーバーレイバーニアマスクパターンによる第１オーバーレイバーニアパターンと、上部の第２オーバーレイバーニアマスクパターンによる第２オーバーレイバーニアパターンとが正常に形成されるようにする半導体素子のオーバーレイバーニアマスクパターンとその形成方法を提供することである。
本発明が解決しようとする他の課題は、オーバーレイバーニアパターンを含む半導体素子とその形成方法を提供することである。
本発明の一形態にかかるオーバーレイバーニアマスクパターンは、基板上の被エッチング層上で、前記被エッチング層の第１領域を露出させる第１開口部、及び前記第１領域から離隔する第２領域を露出させる第２開口部を有する第１オーバーレイバーニアマスクパターンと、前記第１オーバーレイバーニアマスクパターン及び被エッチング層の上に配置され、前記第２開口部を露出させ、かつ前記第１領域内の被エッチング層の一部を露出させる開口部を有する第２オーバーレイバーニアマスクパターンと、を含む。
前記被エッチング層は、アモルファスカーボン層（ＡＣＬ）及びシリコン酸窒化（ＳｉＯＮ）層を含むことができる。
前記第１オーバーレイバーニアマスクパターンは、ポリシリコン層からなることができる。
前記第１オーバーレイバーニアマスクパターンの第１開口部は、ボックス形状からなることができる。この場合、第１オーバーレイバーニアマスクパターンの第２開口部は、第１開口部の各辺と並んで配置されるバー形状からなることができる。
前記第２オーバーレイバーニアマスクパターンは、スピンオンコーティング（ＳＯＣ）によって形成された絶縁層を含むことができる。
前記第２オーバーレイバーニアマスクパターンの一部は、第１開口部と第２開口部との間の第１オーバーレイバーニアマスクパターンと重なるように配置可能である。
前記第２オーバーレイバーニアマスクパターンの開口部は、第１領域内に配置可能である。
本発明の一形態にかかる半導体素子は、セル領域及びオーバーレイバーニア領域を有する基板と、前記基板上に配置される被エッチング層と、前記セル領域の被エッチング層上に交互に配置される第１セルマスクパターン及び第２セルマスクパターンと、前記オーバーレイバーニア領域の被エッチング層上で、前記被エッチング層の第１領域を露出させる第１開口部、及び前記第１領域から離隔する第２領域を露出させる第２開口部を有する第１オーバーレイバーニアマスクパターンと、前記オーバーレイバーニア領域の第１オーバーレイバーニアマスクパターン及び被エッチング層の上に配置され、前記第２開口部を露出させ、かつ前記第１領域内の被エッチング層の一部を露出させる開口部を有する第２オーバーレイバーニアマスクパターンと、を含む。
前記第１セルマスクパターン及び第１オーバーレイバーニアマスクパターンは、同じ物質層パターンからなることができる。
前記第１セルマスクパターン及び第１オーバーレイバーニアマスクパターンは、ポリシリコン層パターンからなることができる。
前記第２セルマスクパターン及び第２オーバーレイバーニアマスクパターンは、同じ物質層パターンからなることができる。
前記第２セルマスクパターン及び第２オーバーレイバーニアマスクパターンは、ＳＯＣ層パターンを含むことができる。
本発明の一形態にかかるオーバーレイバーニアマスクパターンの形成方法は、ダブルパターニング工程の第１パターニング工程を行い、基板上の被エッチング層上に第１オーバーレイバーニアマスクパターンを形成するが、前記第１オーバーレイバーニアマスクパターンは、前記被エッチング層の第１領域を露出させる第１開口部、及び前記第１領域から離隔する第２領域を露出させる第２開口部を有するようにするステップと、前記ダブルパターニング工程の第２パターニング工程を行い、第２オーバーレイバーニアマスクパターンを形成するが、前記第２オーバーレイバーニアマスクパターンは、前記第１オーバーレイバーニアマスクパターン及び被エッチング層の上で前記第２開口部を露出させ、かつ前記第１領域内の被エッチング層の一部を露出させる開口部を有するようにするステップと、を含む。
前記第１オーバーレイバーニアマスクパターンの第１開口部は、ボックス構造に形成し、前記第１オーバーレイバーニアマスクパターンの第２開口部及び第２オーバーレイバーニアマスクパターンの開口部は、バー構造に形成することができる。
本発明の一形態にかかる半導体素子の形成方法は、セル領域及びオーバーレイバーニア領域を有する基板上に被エッチング層を形成するステップと、前記被エッチング層上に第１マスク層を形成するステップと、ダブルパターニング工程の第１パターニング工程により前記第１マスク層をパターニングし、前記セル領域及びオーバーレイバーニア領域にそれぞれ第１セルマスクパターン及び第１オーバーレイバーニアマスクパターンを形成するが、前記第１オーバーレイバーニアマスクパターンは、前記被エッチング層の第１領域を露出させる第１開口部、及び前記第１領域から離隔する第２領域を露出させる第２開口部を有するようにするステップと、前記第１セルマスクパターン及び第１オーバーレイバーニアマスクパターンの上に第２マスク層を形成するステップと、前記ダブルパターニング工程の第２パターニング工程により前記第２マスク層をパターニングし、前記セル領域には、第１セルマスクパターンと交互に配置される第２セルマスクパターンが形成されるようにし、前記オーバーレイバーニア領域には、前記第２開口部を露出させ、かつ前記第１領域内の被エッチング層の一部を露出させる開口部を有する第２オーバーレイバーニアマスクパターンが形成されるようにするステップと、前記第１セルマスクパターン、第２セルマスクパターン、第１オーバーレイバーニアマスクパターン、及び第２オーバーレイバーニアマスクパターンをエッチングマスクとして前記被エッチング層の露出部分を除去し、前記セル領域及びオーバーレイバーニア領域にそれぞれセルマスクパターン及びオーバーレイバーニアパターンを形成するステップと、を含む。
前記被エッチング層は、アモルファスカーボン層、第１シリコン酸窒化層、第１ポリシリコン層、及び第２シリコン酸窒化層を順次に積層して形成することができる。
前記第１マスク層は、前記第２シリコン酸窒化層と十分なエッチング選択比を有する物質で形成することができる。この場合、前記第１マスク層は、第２ポリシリコン層で形成することができる。
前記第２マスク層は、前記第２シリコン酸窒化層と十分なエッチング選択比を有する物質で形成することができる。この場合、前記第２マスク層は、アモルファスカーボン層を含むことができる。
前記第１オーバーレイバーニアマスクパターンの第１開口部及び第２開口部は、それぞれボックス構造及びバー構造からなることができる。
前記第２オーバーレイバーニアマスクパターンの開口部は、バー構造からなることができる。
前記第２オーバーレイバーニアマスクパターンの開口部は、前記第１オーバーレイバーニアマスクパターンの第１開口部と重なることができる。
本発明によれば、第１オーバーレイバーニアマスクパターンの開口部と第２オーバーレイバーニアマスクパターンとが重ならず、さらに、第１オーバーレイバーニアマスクパターンと第２オーバーレイバーニアマスクパターンとが重ならないため、オーバーレイバーニアパターン形成のためのエッチングが正常に行われることが可能になるという利点がある。
本発明の一形態にかかる半導体素子のオーバーレイバーニアマスクパターンを構成する第１オーバーレイバーニアマスクパターンを示す平面図である。 図１の切断線Ａ−Ａ’断面図である。 本発明の一形態にかかる半導体素子のオーバーレイバーニアマスクパターンを構成する第２オーバーレイバーニアマスクパターンを示す平面図である。 図３の切断線Ａ−Ａ’に沿った、第１オーバーレイバーニアマスクパターン及び第２オーバーレイバーニアマスクパターンの両方を示す断面図である。 本発明にかかるオーバーレイバーニアマスクパターンをセルマスクパターンとともに示す断面図である。 本発明の一形態にかかるオーバーレイバーニアマスクパターンを用いたオーバーレイバーニアパターンの形成方法を説明するための図である。 本発明の一形態にかかるオーバーレイバーニアマスクパターンを用いたオーバーレイバーニアパターンの形成方法を説明するための図である。 本発明の一形態にかかるオーバーレイバーニアマスクパターンを用いたオーバーレイバーニアパターンの形成方法を説明するための図である。 本発明の一形態にかかるオーバーレイバーニアマスクパターンを用いたオーバーレイバーニアパターンの形成方法を説明するための図である。 本発明の一形態にかかるオーバーレイバーニアマスクパターンを用いたオーバーレイバーニアパターンの形成方法を説明するための図である。 本発明の一形態にかかるオーバーレイバーニアマスクパターンを用いたオーバーレイバーニアパターンの形成方法を説明するための図である。 本発明の一形態にかかるオーバーレイバーニアマスクパターンを用いたオーバーレイバーニアパターンの形成方法を説明するための図である。 本発明により形成されたオーバーレイバーニアパターンを用いてレジストレーションする過程を説明するための図である。
本発明にかかるオーバーレイバーニアマスクパターンは、第１オーバーレイバーニアマスクパターン及び第２オーバーレイバーニアマスクパターンを含む。第１オーバーレイバーニアマスクパターンは、ダブルパターニング技術（ＤＰＴ）を用いたパターニングを行うにあたり、１回目のパターニング時に形成されたパターンであり、第２オーバーレイバーニアマスクパターンは、２回目のパターニング時に形成されたパターンである。したがって、第１オーバーレイバーニアマスクパターンが先に形成された後に、第２オーバーレイバーニアマスクパターンが形成される。第１オーバーレイバーニアマスクパターンの平面構造が図１に示されており、第２オーバーレイバーニアマスクパターンの平面構造は図２に示されている。そして、図３は、図１の切断線Ａ−Ａ’断面図であって、第１オーバーレイバーニアマスクパターンのみを示す断面図である。また、図４は、図２の切断線Ａ−Ａ’断面図であって、第１オーバーレイバーニアマスクパターン及び第２オーバーレイバーニアマスクパターンの両方を示す断面図である。
第１オーバーレイバーニアマスクパターン２１０は、図１及び図３に示すように、下部層１３０の第１領域２１０ａを露出させる第１開口部２１１、及び下部層１３０の第２領域２１０ｂを露出させる第２開口部２１２を有する。ここで、第１オーバーレイバーニアパターンが形成される領域が第２領域２１０ｂであり、第１領域２１０ａは、第２オーバーレイバーニアパターンが形成される領域を含む領域である。一例において、第１領域２１０ａを露出させる第１開口部２１１は、ボックス（box）形状を有し、第２領域２１０ｂを露出させる第２開口部２１２は、バー（bar）形状を有する。第２開口部２１２は、第１開口部２１１の各辺に沿って長く配置され、第１開口部２１１とは一定間隔離隔する。このようなバー形状の第２開口部２１２の幅Ｗ１は、略０．１μｍ〜３μｍの大きさに設定することができる。そして、第２開口部２１２の長さは、第１開口部２１１の辺の長さと実質的に等しく設定することができる。
第１オーバーレイバーニアマスクパターン２１０の下に配置される下部層１３０は、第１オーバーレイバーニアマスクパターン２１０をエッチングマスクとしたエッチング工程により一部が除去され、オーバーレイバーニアパターンが設けられる対象であって、複数の層が積層される構造からなる。下部層１３０は、パターン対象層１２０上に配置される。パターン対象層１２０は、最終的にパターニングされる層であってもよいが、場合によっては、ハードマスク層であってもよい。一例において、パターン対象層１２０は、ビットラインをパターニングするためのハードマスク層であり得るが、ここで、パターン対象層１２０と基板１１０との間には、層間絶縁層（図示せず）及びビットライン（図示せず）が配置される。一例において、第１オーバーレイバーニアマスクパターン２１０は、ポリシリコン層からなる。
第２オーバーレイバーニアマスクパターン２２０は、図２及び図４に示すように、第１オーバーレイバーニアマスクパターン２１０及び下部層１３０の上に配置される。第２オーバーレイバーニアマスクパターン２２０は、第１オーバーレイバーニアマスクパターン２１０の第１開口部２１１は覆い、かつ第２開口部２１２は露出させるボックス構造からなる。前記第２オーバーレイバーニアマスクパターン２２０は、ボックス内において各辺に沿って長く配置されるバー形状の開口部２２４を有する。したがって、この開口部２２４は、第１領域２１０ａ内に配置され、第１領域２１０ａ内で下部層１３０の一部の表面を露出させる。また、第１オーバーレイバーニアマスクパターン２１０の第２開口部２１２が露出するように第２オーバーレイバーニアマスクパターン２２０が配置されることにより、第１オーバーレイバーニアマスクパターン２１０の第２開口部２１２によって露出した第２領域２１０ｂの下部層１３０の表面は依然露出した状態を維持する。したがって、第１オーバーレイバーニアマスクパターン２１０及び第２オーバーレイバーニアマスクパターン２２０をエッチングマスクとして下部層１３０に対するエッチング工程を行う場合、第１オーバーレイバーニアパターンが形成される第１オーバーレイバーニアマスクパターン２１０の第２開口部２１２による露出部分に対してエッチングが正常に行われる。同様に、第２オーバーレイバーニアパターンが形成される第２オーバーレイバーニアマスクパターン２２０の開口部２２４による露出部分に対してもエッチングが正常に行われる。第２オーバーレイバーニアマスクパターン２２０の開口部２２４と縁との間の幅Ｗ２は、略０．１μｍ〜３μｍの大きさに設定することができる。
図５は、本発明にかかるオーバーレイバーニアマスクパターンをセルマスクパターンとともに示す断面図である。図５を参照すると、セル領域１０１及びオーバーレイバーニア領域１０２を有する基板１１０上にパターン対象層１２０及び下部層１３０が順次に配置される。下部層１３０は、複数の層が積層される構造からなる。下部層１３０は、セル領域１０１に形成される第１セルハードマスクパターン及び第２セルハードマスクパターンと、オーバーレイバーニア領域１０２に形成される第１オーバーレイバーニアマスクパターン及び第２オーバーレイバーニアマスクパターンと、をエッチングマスクとして用いたエッチング工程によりエッチングされる被エッチング層である。一例において、下部層１３０は、アモルファスカーボン層（ＡＣＬ）、第１シリコン酸窒化層、第１ポリシリコン層、及び第２シリコン酸窒化層が順次に積層される構造を有する。
セル領域１０１には、第１セルマスクパターン５１０及び第２セルマスクパターン５２０が交互に配置される。第１セルマスクパターン５１０は、ポリシリコン層パターンからなる。第２セルマスクパターン５２０は、ＳＯＣ層パターン５２１及び第３シリコン酸窒化層パターン５２２が順次に積層された構造からなる。オーバーレイバーニア領域１０２には、第１オーバーレイバーニアマスクパターン２１０及び第２オーバーレイバーニアマスクパターン２２０が配置される。第１オーバーレイバーニアマスクパターン２１０は、第１セルマスクパターン５１０と同じポリシリコン層パターンからなる。第２オーバーレイバーニアマスクパターン２２０は、第２セルマスクパターン５２０と同様に、ＳＯＣ層パターン２２１及び第３シリコン酸窒化層パターン２２２が順次に積層された構造からなる。セル領域１０１の第１セルマスクパターン５１０とオーバーレイバーニア領域１０２の第１オーバーレイバーニアマスクパターン２１０は、ダブルパターニング工程の第１パターニング工程により形成される。そして、セル領域１０１の第２セルマスクパターン５２０とオーバーレイバーニア領域１０２の第２オーバーレイバーニアマスクパターン２２０は、ダブルパターニング工程の第２パターニング工程により形成される。通常、第１セルマスクパターン５１０及び第２セルマスクパターン５２０は、バー形状からなるが、必ずしもこれに限定されるものではない。第１オーバーレイバーニアマスクパターン２１０及び第２オーバーレイバーニアマスクパターン２２０は、図１〜図４を参照して説明したのと同様の形状からなる。
図６〜図１２は、本発明の一形態にかかるオーバーレイバーニアマスクパターンの形成方法と、オーバーレイバーニアマスクパターンを用いてオーバーレイバーニアパターンを形成する方法を説明するための断面図である。図６〜図１２において、図１〜図５と同一の参照符号は同一の要素を表す。まず、図６に示すように、セル領域１０１及びオーバーレイバーニア領域１０２を有する基板１１０上にパターン対象層１２０を形成する。基板１１０のセル領域１０１は、ダブルパターニング技術（ＤＰＴ）によって形成されるセルパターンが配置される領域である。基板１１０のオーバーレイバーニア領域１０２は、ダブルパターニング技術（ＤＰＴ）によって形成されるオーバーレイバーニアパターンが配置される領域である。一例において、パターン対象層１２０は窒化層であるが、これに限定されるものではない。図示していないが、基板１１０とパターン対象層１２０との間には、他の物質層、例えば、ビットライン金属層（図示せず）が配置されていてもよい。この場合、パターン対象層１２０は、ビットライン金属層パターニングのためのハードマスク層として用いられる。
パターン対象層１２０を形成した後は、その上に下部層１３０を形成する。この下部層１３０は、セル領域１０１に形成される第１セルハードマスクパターン及び第２セルハードマスクパターンと、オーバーレイバーニア領域１０２に形成される第１オーバーレイバーニアマスクパターン及び第２オーバーレイバーニアマスクパターンをエッチングマスクとして用いたエッチング工程によりエッチングされる被エッチング層である。下部層１３０は、複数の層からなるが、本例においては、アモルファスカーボン層（ＡＣＬ）１３１と、第１シリコン酸窒化（ＳｉＯＮ）層１３２と、第１ポリシリコン層１３３と、第２シリコン酸窒化（ＳｉＯＮ）層１３４とが順次に積層される構造として下部層１３０を形成する。一例において、アモルファスカーボン層（ＡＣＬ）１３１は、略２０００Åの厚さに形成する。第１シリコン酸窒化層１３２と第１ポリシリコン層１３３は、それぞれ略４００Åの厚さに形成する。第２シリコン酸窒化層１３４は、略３００Åの厚さに形成する。
下部層１３０を形成した後は、下部層１３０上に第１マスク層２１０’を形成する。第１マスク層２１０’は、第２シリコン酸窒化層１３４と十分なエッチング選択比を有する物質で形成する。これは、後続のエッチング工程において、第２シリコン酸窒化層１３４の露出部分がエッチングされている間、第１マスク層２１０’がエッチングバッファ層として作用しなければならないからである。一例において、第１マスク層２１０’は、略３００Åの厚さのポリシリコン層で形成する。次に、第１マスク層２１０’上に第１反射防止層３１１を形成する。次に、第１反射防止層３１１上に第１フォトレジストパターン４１１を形成する。セル領域１０１に形成された第１フォトレジストパターン４１１は、セルパターン形成のための第１セルマスクパターンを設けるためのものであり、オーバーレイバーニア領域１０２に形成された第１フォトレジストパターン４１１は、第１オーバーレイバーニアマスクパターンを設けるためのものである。第１フォトレジストパターン４１１は、第１反射防止層３１１上にフォトレジスト層を形成し、フォトレジスト層に対する露光及び現像を行うことによって形成することができる。
次に、第１フォトレジストパターン４１１をエッチングマスクとして第１反射防止層３１１及び第１マスク層２１０’の露出部分を順次にエッチングする。そして、第１フォトレジストパターン４１１を除去する。フォトレジストパターン４１１を除去する過程で残る第１反射防止層３１１もともに除去される。エッチングの結果、図７に示すように、セル領域１０１には、第１セルマスクパターン５１０が設けられ、オーバーレイバーニア領域１０２には、第１オーバーレイバーニアマスクパターン２１０が設けられる。セル領域１０１に形成された第１セルマスクパターン５１０は、下部の第２シリコン酸窒化層１３４の一部の表面を露出させる開口部５１２を有するが、この開口部５１２によって露出する領域内に後続の第２パターニング工程により形成される第２セルマスクパターンが配置される。また、オーバーレイバーニア領域１０２に形成された第１オーバーレイバーニアマスクパターン２１０は、下部の第２シリコン酸窒化層１３４の一部の表面を露出させる第１開口部２１１及び第２開口部２１２を有するが、このうち、第２開口部２１２とは重ならず、かつ第１開口部２１１とは重なる領域に後続の第２パターニング工程により形成される第２オーバーレイバーニアマスクパターンが配置される。
第１セルマスクパターン５１０及び第１オーバーレイバーニアマスクパターン２１０を形成した後は、図８に示すように、全面に第２マスク層２２０’を形成する。第２マスク層２２０’は、第２シリコン酸窒化層１３４と十分なエッチング選択比を有していなければならず、また、第１セルマスクパターン５１０及び第１オーバーレイバーニアマスクパターン２１０とも十分なエッチング選択比を有する物質を含まなければならない。これは、後続のエッチング工程において、第２シリコン酸窒化層１３４の露出部分がエッチングされている間、第２マスク層２２０’も、第１マスク層２１０’と同様に、エッチングバッファ層として作用しなければならないからである。また、第２マスク層２２０’を除去する過程において、第１セルマスクパターン５１０及び第１オーバーレイバーニアマスクパターン２１０への影響はほとんどないようにしなければならない。第１セルマスクパターン５１０及び第１オーバーレイバーニアマスクパターン２１０をポリシリコン層で形成する場合、第２マスク層２２０’は、略１０００Åの厚さのＳＯＣ層２２１’及び略３００Åの厚さの第３シリコン酸窒化層２２２’が順次に積層された構造に形成することができる。次に、第２マスク層２２０’上に第２反射防止層３１２を形成し、その上に第２フォトレジストパターン４１２を形成する。セル領域１０１に形成された第２フォトレジストパターン４１２は、第２セルマスクパターンを形成するためのものであり、オーバーレイバーニア領域１０２に形成された第２フォトレジストパターン４１２は、第２オーバーレイバーニアマスクパターンを設けるためのものである。
次に、第２フォトレジストパターン４１２をエッチングマスクとして第２反射防止層３１２及び第２マスク層２２０’の露出部分を順次にエッチングする。そして、第２フォトレジストパターン４１２を除去する。フォトレジストパターン４１２を除去する過程で残る第２反射防止層３１２もともに除去される。エッチングの結果、図９に示すように、セル領域１０１には、第２セルマスクパターン５２０が設けられ、オーバーレイバーニア領域１０２には、第２オーバーレイバーニアマスクパターン２２０が設けられる。第２セルマスクパターン５２０は、ＳＯＣ層パターン５２１及び第３シリコン酸窒化層パターン５２２が順次に積層される構造を有する。同様に、第２オーバーレイバーニアマスクパターン２２０も、ＳＯＣ層パターン２２１及び第３シリコン酸窒化層パターン２２２が順次に積層される構造を有する。セル領域１０１に形成された第２セルマスクパターン５２０は、第１セルマスクパターン５１０とセル領域１０１内で交互に配置される。第２オーバーレイバーニアマスクパターン２２０は、第１オーバーレイバーニアマスクパターン２１０の第２開口部２１２を露出させ、かつ第１オーバーレイバーニアマスクパターン２１０の第１開口部２１１と重なる開口部２２４を有する。
次に、第１セルマスクパターン５１０、第２セルマスクパターン５２０、第１オーバーレイバーニアマスクパターン２１０、及び第２オーバーレイバーニアマスクパターン２２０をエッチングマスクとして第２シリコン酸窒化層１３４の露出部分を除去することにより、図１０に示すように、第２シリコン酸窒化層パターン１３９を形成する。第２シリコン酸窒化層パターン１３９が形成される過程において、セル領域１０１内のＳＯＣ層パターン５２１上にあった第３シリコン酸窒化層パターン５２２と、オーバーレイバーニア領域１０２内のＳＯＣ層パターン２２１上にあった第３シリコン酸窒化層パターン２２２とは除去される。
次に、セル領域１０１内のＳＯＣ層パターン５２１及びオーバーレイバーニア領域１０２内のＳＯＣ層パターン２２１を除去することにより、図１１に示すように、セル領域１０１内でＳＯＣ層パターン５２１によって覆われていた第２シリコン酸窒化層パターン１３９を露出させ、同時に、オーバーレイバーニア領域１０２内でもＳＯＣ層パターン２２１によって覆われていた第１オーバーレイバーニアマスクパターン２１０及び第２シリコン酸窒化層パターン１３９を露出させる。
次に、図１２に示すように、第２シリコン酸窒化層パターン１３９をエッチングバッファ層としたエッチングを行い、第１ポリシリコン層１３３の露出部分を除去する。これにより、第２シリコン酸窒化層パターン１３９の下部には、第１ポリシリコン層パターン１３８が配置される。第１セルマスクパターン５１０及び第１オーバーレイバーニアマスクパターン２１０はいずれもポリシリコン層であるため、第１ポリシリコン層１３３の露出部分を除去するエッチング過程において、セル領域１０１内で第２シリコン酸窒化層パターン１３９上にあった第１セルマスクパターン５１０と、オーバーレイバーニア領域１０２内で第２シリコン酸窒化層パターン１３９上にあった第１オーバーレイバーニアマスクパターン２１０とはすべて除去される。
続いて、第１ポリシリコン層パターン１３８をエッチングバッファ層としたエッチングを行い、第１シリコン酸窒化層１３２の露出部分を除去する。これにより、第１ポリシリコン層パターン１３８の下部には、第１シリコン酸窒化層パターン１３７が配置される。第１シリコン酸窒化層１３２の露出部分を除去する過程において、第１ポリシリコン層パターン１３８の上部にあった第２シリコン酸窒化層パターン１３９は除去される。続いて、第１ポリシリコン層パターン１３８及び第１シリコン酸窒化層パターン１３７をエッチングマスクとしたエッチングによってアモルファスカーボン層１３１の露出部分を除去し、アモルファスカーボン層パターン１３６を形成する。これにより、セル領域１０１には、アモルファスカーボン層パターン１３６、第１シリコン酸窒化層パターン１３７、及び第１ポリシリコン層パターン１３８からなるセルマスクパターン５３０が形成される。同様に、オーバーレイバーニア領域１０２には、アモルファスカーボン層パターン１３６、第１シリコン酸窒化層パターン１３７、及び第１ポリシリコン層パターン１３８が順次に積層されたオーバーレイバーニアパターン２３０が形成される。オーバーレイバーニアパターン２３０は、第１オーバーレイバーニアマスクパターン（図９の２１０）の第２開口部（図９の２１２）に対応する開口部２３１、及び第２オーバーレイバーニアマスクパターン（図９の２２０）の開口部（図９の２２４）に対応する開口部２３２を有し、これらの開口部２３１、２３２は、それぞれ第１主尺パターン及び第２主尺パターンとして機能する。
図１３は、本発明により形成されたオーバーレイバーニアパターンを用いてレジストレーションする過程を説明するための図である。図１３を参照すると、第１オーバーレイ主尺９１０は、ダブルパターニング工程の第１パターニング工程により形成される第１オーバーレイバーニアマスクパターン（図１の２１０）をエッチングマスクとしたエッチングによって形成されるため、第１オーバーレイバーニアマスクパターン（図１の２１０）と同じ形状に形成される。同様に、第２オーバーレイ主尺９２０は、ダブルパターニング工程の第２パターニング工程により形成された第２オーバーレイバーニアマスクパターン（図３の２２０）をエッチングマスクとしたエッチングによって形成されるため、第２オーバーレイバーニアマスクパターン（図３の２２０）と同じ形状に形成される。次に、後続工程により上部に形成される他の層のオーバーレイ副尺９３０は、通常、ボックス形状に形成される。このように、第１オーバーレイ主尺９１０、第２オーバーレイ主尺９２０、及びオーバーレイ副尺９３０をそれぞれ形成した後に、図中の参照符号「９４０」で表したように相互重ねることにより、その結果から、各層間の整列関係を把握することができる。すなわち、オーバーレイ副尺９３０のボックスパターン９３１と第１オーバーレイ主尺９１０のバーパターン９１１との間の間隔を測定するか、またはオーバーレイ副尺９３０のボックスパターン９３１と第２オーバーレイ主尺９２０のバーパターン９２１との間の間隔を測定することにより、第１パターニング工程及び第２パターニング工程により形成されたパターンの位置を把握することができ、また、後続工程により形成された層との整列関係も把握することができる。
１１０ 基板
１２０ パターン対象層
１３０ 下部層
１３１ アモルファスカーボン層
１３２ 第１シリコン酸窒化層
１３３ 第１ポリシリコン層
１３４ 第２シリコン酸窒化層
２１０ 第１オーバーレイバーニアマスクパターン
２１０’ 第１マスク層
２２０ 第２オーバーレイバーニアマスクパターン
２２０’ 第２マスク層
２２１’ ＳＯＣ層
２２２’ 第３シリコン酸窒化層
２３０ オーバーレイバーニアパターン
３１１ 第１反射防止層
３１２ 第２反射防止層
４１１ 第１フォトレジスト層
４１２ 第２フォトレジスト層
５３０ セルマスクパターン

Claims (24)

  1. 基板上の被エッチング層上で、前記被エッチング層の第１領域を露出させる第１開口部、及び前記第１領域から離隔する第２領域を露出させる第２開口部を有する第１オーバーレイバーニアマスクパターンと、
    前記第１オーバーレイバーニアマスクパターン及び被エッチング層の上に配置され、前記第２開口部を露出させ、かつ前記第１領域内の被エッチング層の一部を露出させる開口部を有する第２オーバーレイバーニアマスクパターンと、
    を含むことを特徴とする半導体素子のオーバーレイバーニアマスクパターン。
  2. 前記被エッチング層は、アモルファスカーボン層（ＡＣＬ）及びシリコン酸窒化（ＳｉＯＮ）層を含むことを特徴とする請求項１に記載の半導体素子のオーバーレイバーニアマスクパターン。
  3. 前記第１オーバーレイバーニアマスクパターンは、ポリシリコン層からなることを特徴とする請求項１に記載の半導体素子のオーバーレイバーニアマスクパターン。
  4. 前記第１オーバーレイバーニアマスクパターンの第１開口部は、ボックス形状からなることを特徴とする請求項１に記載の半導体素子のオーバーレイバーニアマスクパターン。
  5. 前記第１オーバーレイバーニアマスクパターンの第２開口部は、前記第１開口部の各辺と並んで配置されるバー形状からなることを特徴とする請求項４に記載の半導体素子のオーバーレイバーニアマスクパターン。
  6. 前記第２オーバーレイバーニアマスクパターンは、スピンオンコーティング（ＳＯＣ）によって形成された絶縁層を含むことを特徴とする請求項１に記載のオーバーレイバーニアマスクパターン。
  7. 前記第２オーバーレイバーニアマスクパターンの一部は、前記第１開口部と第２開口部との間の第１オーバーレイバーニアマスクパターンと重なるように配置されることを特徴とする請求項１に記載のオーバーレイバーニアマスクパターン。
  8. 前記第２オーバーレイバーニアマスクパターンの開口部は、前記第１領域内に配置されることを特徴とする請求項１に記載のオーバーレイバーニアマスクパターン。
  9. セル領域及びオーバーレイバーニア領域を有する基板と、
    前記基板上に配置される被エッチング層と、
    前記セル領域の被エッチング層上に交互に配置される第１セルマスクパターン及び第２セルマスクパターンと、
    前記オーバーレイバーニア領域の被エッチング層上で、前記被エッチング層の第１領域を露出させる第１開口部、及び前記第１領域から離隔する第２領域を露出させる第２開口部を有する第１オーバーレイバーニアマスクパターンと、
    前記オーバーレイバーニア領域の第１オーバーレイバーニアマスクパターン及び被エッチング層の上に配置され、前記第２開口部を露出させ、かつ前記第１領域内の被エッチング層の一部を露出させる開口部を有する第２オーバーレイバーニアマスクパターンと、
    を含むことを特徴とする半導体素子。
  10. 前記第１セルマスクパターン及び第１オーバーレイバーニアマスクパターンは、同じ物質層パターンからなることを特徴とする請求項９に記載の半導体素子。
  11. 前記第１セルマスクパターン及び第１オーバーレイバーニアマスクパターンは、ポリシリコン層パターンからなることを特徴とする請求項９に記載の半導体素子。
  12. 前記第２セルマスクパターン及び第２オーバーレイバーニアマスクパターンは、同じ物質層パターンからなることを特徴とする請求項９に記載の半導体素子。
  13. 前記第２セルマスクパターン及び第２オーバーレイバーニアマスクパターンは、ＳＯＣ層パターンを含むことを特徴とする請求項９に記載の半導体素子。
  14. ダブルパターニング工程の第１パターニング工程を行い、基板上の被エッチング層上に第１オーバーレイバーニアマスクパターンを形成するが、前記第１オーバーレイバーニアマスクパターンは、前記被エッチング層の第１領域を露出させる第１開口部、及び前記第１領域から離隔する第２領域を露出させる第２開口部を有するようにするステップと、
    前記ダブルパターニング工程の第２パターニング工程を行い、第２オーバーレイバーニアマスクパターンを形成するが、前記第２オーバーレイバーニアマスクパターンは、前記第１オーバーレイバーニアマスクパターン及び被エッチング層の上で前記第２開口部を露出させ、かつ前記第１領域内の被エッチング層の一部を露出させる開口部を有するようにするステップと、
    を含むことを特徴とする半導体素子のオーバーレイバーニアマスクパターンの形成方法。
  15. 前記第１オーバーレイバーニアマスクパターンの第１開口部は、ボックス構造に形成し、前記第１オーバーレイバーニアマスクパターンの第２開口部及び第２オーバーレイバーニアマスクパターンの開口部は、バー構造に形成することを特徴とする請求項１４に記載の半導体素子のオーバーレイバーニアマスクパターンの形成方法。
  16. セル領域及びオーバーレイバーニア領域を有する基板上に被エッチング層を形成するステップと、
    前記被エッチング層上に第１マスク層を形成するステップと、
    ダブルパターニング工程の第１パターニング工程により前記第１マスク層をパターニングし、前記セル領域及びオーバーレイバーニア領域にそれぞれ第１セルマスクパターン及び第１オーバーレイバーニアマスクパターンを形成するが、前記第１オーバーレイバーニアマスクパターンは、前記被エッチング層の第１領域を露出させる第１開口部、及び前記第１領域から離隔する第２領域を露出させる第２開口部を有するようにするステップと、
    前記第１セルマスクパターン及び第１オーバーレイバーニアマスクパターンの上に第２マスク層を形成するステップと、
    前記ダブルパターニング工程の第２パターニング工程により前記第２マスク層をパターニングし、前記セル領域には、第１セルマスクパターンと交互に配置される第２セルマスクパターンが形成されるようにし、前記オーバーレイバーニア領域には、前記第２開口部を露出させ、かつ前記第１領域内の被エッチング層の一部を露出させる開口部を有する第２オーバーレイバーニアマスクパターンが形成されるようにするステップと、
    前記第１セルマスクパターン、第２セルマスクパターン、第１オーバーレイバーニアマスクパターン、及び第２オーバーレイバーニアマスクパターンをエッチングマスクとして前記被エッチング層の露出部分を除去し、前記セル領域及びオーバーレイバーニア領域にそれぞれセルマスクパターン及びオーバーレイバーニアパターンを形成するステップと、
    を含むことを特徴とする半導体素子の形成方法。
  17. 前記被エッチング層は、アモルファスカーボン層、第１シリコン酸窒化層、第１ポリシリコン層、及び第２シリコン酸窒化層を順次に積層して形成することを特徴とする請求項１６に記載の半導体素子の形成方法。
  18. 前記第１マスク層は、前記第２シリコン酸窒化層と十分なエッチング選択比を有する物質で形成することを特徴とする請求項１７に記載の半導体素子の形成方法。
  19. 前記第１マスク層は、第２ポリシリコン層で形成することを特徴とする請求項１８に記載の半導体素子の形成方法。
  20. 前記第２マスク層は、前記第２シリコン酸窒化層と十分なエッチング選択比を有する物質で形成することを特徴とする請求項１７に記載の半導体素子の形成方法。
  21. 前記第２マスク層は、アモルファスカーボン層を含むことを特徴とする請求項２０に記載の半導体素子の形成方法。
  22. 前記第１オーバーレイバーニアマスクパターンの第１開口部及び第２開口部は、それぞれボックス構造及びバー構造からなることを特徴とする請求項１６に記載の半導体素子の形成方法。
  23. 前記第２オーバーレイバーニアマスクパターンの開口部は、バー構造からなることを特徴とする請求項１６に記載の半導体素子の形成方法。
  24. 前記第２オーバーレイバーニアマスクパターンの開口部は、前記第１オーバーレイバーニアマスクパターンの第１開口部と重なることを特徴とする請求項１６に記載の半導体素子の形成方法。
JP2011164258A 2010-12-09 2011-07-27 オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法 Expired - Fee Related JP5833855B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100125808A KR101215645B1 (ko) 2010-12-09 2010-12-09 오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법
KR10-2010-0125808 2010-12-09

Publications (2)

Publication Number Publication Date
JP2012124457A JP2012124457A (ja) 2012-06-28
JP5833855B2 true JP5833855B2 (ja) 2015-12-16

Family

ID=46198521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011164258A Expired - Fee Related JP5833855B2 (ja) 2010-12-09 2011-07-27 オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法

Country Status (4)

Country Link
US (1) US8502355B2 (ja)
JP (1) JP5833855B2 (ja)
KR (1) KR101215645B1 (ja)
TW (1) TWI509657B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101564312B1 (ko) * 2015-07-07 2015-10-29 (주)오로스 테크놀로지 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
KR102432776B1 (ko) * 2015-10-08 2022-08-17 에스케이하이닉스 주식회사 반도체 장치의 제조방법
CN106610563B (zh) * 2015-10-22 2020-10-09 中芯国际集成电路制造(上海)有限公司 掩膜版及双重图形化法的方法
CN107037699B (zh) * 2016-02-03 2019-01-29 中芯国际集成电路制造(上海)有限公司 标记结构的形成方法
US11079689B2 (en) * 2018-10-22 2021-08-03 Samsung Display Co., Ltd. Display device and manufacturing method thereof
KR20220047469A (ko) * 2020-10-08 2022-04-18 삼성전자주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190823B2 (en) * 2002-03-17 2007-03-13 United Microelectronics Corp. Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
JP2004247625A (ja) * 2003-02-17 2004-09-02 Sony Corp 露光方法、半導体装置の製造方法、マスクパターンおよび位置ずれ測定方法
KR100811431B1 (ko) * 2005-12-28 2008-03-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100739259B1 (ko) * 2006-03-08 2007-07-12 주식회사 하이닉스반도체 중첩도 측정 버니어 및 그 형성 방법
US20070292776A1 (en) * 2006-06-20 2007-12-20 Hynix Semiconductor Inc. Overlay vernier key and method for forming contact holes of semiconductor device using the same
KR20080034568A (ko) 2006-10-17 2008-04-22 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR20080099994A (ko) * 2007-05-11 2008-11-14 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 형성방법
KR20090019133A (ko) 2007-08-20 2009-02-25 주식회사 하이닉스반도체 반도체 소자의 오버레이 버니어 형성 방법
JP2009064951A (ja) * 2007-09-06 2009-03-26 Panasonic Corp アライメントマーク、アライメントマーク形成方法及びパターン形成方法
KR100965775B1 (ko) * 2007-09-12 2010-06-24 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR100932334B1 (ko) * 2007-11-29 2009-12-16 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 형성 방법
KR100942078B1 (ko) * 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
KR20090072672A (ko) 2007-12-28 2009-07-02 주식회사 하이닉스반도체 오버레이 버니어용 노광 마스크 및 이를 이용한 오버레이버니어 형성 방법
KR20090103520A (ko) 2008-03-28 2009-10-01 주식회사 하이닉스반도체 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
JP2010113195A (ja) * 2008-11-07 2010-05-20 Tokyo Electron Ltd 露光用マスク及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR20120064530A (ko) 2012-06-19
US8502355B2 (en) 2013-08-06
JP2012124457A (ja) 2012-06-28
KR101215645B1 (ko) 2012-12-26
TW201225157A (en) 2012-06-16
US20120146195A1 (en) 2012-06-14
TWI509657B (zh) 2015-11-21

Similar Documents

Publication Publication Date Title
US11037789B2 (en) Cut last self-aligned litho-etch patterning
US9490217B1 (en) Overlay marks and semiconductor process using the overlay marks
US7803709B2 (en) Method of fabricating pattern in semiconductor device using spacer
JP5833855B2 (ja) オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法
KR101618749B1 (ko) 반도체 소자의 패턴 형성 방법
KR100905157B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR101541609B1 (ko) 비아 대 비아 최소 간격을 줄이기 위한 패턴화 접근 방법
US9190261B2 (en) Layer alignment in FinFET fabrication
TW201719755A (zh) 特徵尺寸縮減技術（二）
JP5574679B2 (ja) 半導体装置の製造方法
US8288242B2 (en) Overlay vernier key and method for fabricating the same
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
US20080061338A1 (en) Method for Processing a Structure of a Semiconductor Component, and Structure in a Semiconductor Component
US20090305505A1 (en) Method for manufacturing a semiconductor device
KR20090044409A (ko) 스페이서 패터닝을 이용한 패턴 형성방법
US8057987B2 (en) Patterning method of semiconductor device
KR20090044834A (ko) 반도체 소자의 패턴 형성 방법
JP4159887B2 (ja) 重ね合わせ検査工程を備えた半導体装置の製造方法
KR101931799B1 (ko) 반도체 소자의 버니어 및 이의 형성 방법
KR101164995B1 (ko) 반도체 장치의 제조방법
KR20040086857A (ko) 반도체소자의 중첩마크 형성방법
KR20080100682A (ko) 중첩 마크용 노광 마스크 및 이를 이용한 중첩 마크 형성방법
KR20060108873A (ko) 반도체 소자의 다층 구조 정렬 마크 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151030

R150 Certificate of patent or registration of utility model

Ref document number: 5833855

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees