JP2010113195A - 露光用マスク及び半導体装置の製造方法 - Google Patents
露光用マスク及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010113195A JP2010113195A JP2008286361A JP2008286361A JP2010113195A JP 2010113195 A JP2010113195 A JP 2010113195A JP 2008286361 A JP2008286361 A JP 2008286361A JP 2008286361 A JP2008286361 A JP 2008286361A JP 2010113195 A JP2010113195 A JP 2010113195A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- pattern
- alignment inspection
- distance
- exposure mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】1つの露光マスクを用いてダブルパターニングによる微細なパターンを高精度で形成することができ、かつ、合わせずれの検出を行うことのできる露光用マスク及び半導体装置の製造方法を提供する。
【解決手段】パターンが形成された複数のブロックが、少なくとも1方向に沿って所定のブロック間隔を設けて配列され、かつ、前記パターンが所定ピッチで同一のパターンが繰り返し形成されたものからなる露光用マスクであって、第1合わせ検査マークと、当該第1合わせ検査マークから前記ブロックの配列方向に沿って、前記ブロック間隔1つ分の距離に応じた距離ずれた位置に設けられた第2合わせ検査マークとを具備する。
【選択図】図1
【解決手段】パターンが形成された複数のブロックが、少なくとも1方向に沿って所定のブロック間隔を設けて配列され、かつ、前記パターンが所定ピッチで同一のパターンが繰り返し形成されたものからなる露光用マスクであって、第1合わせ検査マークと、当該第1合わせ検査マークから前記ブロックの配列方向に沿って、前記ブロック間隔1つ分の距離に応じた距離ずれた位置に設けられた第2合わせ検査マークとを具備する。
【選択図】図1
Description
本発明は、半導体ウエハ等の基板に、所定のパターンを形成するための露光用マスク及び半導体装置の製造方法に関する。
従来から、半導体装置の製造工程においては、半導体ウエハ等の基板にプラズマエッチング等のエッチング処理を施して、微細な回路パターン等を形成することが行われている。このようなエッチング処理工程では、一般的に、フォトレジストを用いたフォトリソグラフィー工程によって、マスクを形成する。
このようなフォトリソグラフィー工程では、形成するパターンの微細化に対応するため、種々の技術が開発されている。その一つとして、所謂ダブルパターニングがある。このようなダブルパターニングとしては、例えば、フォトレジストを塗布、露光、現像して第1パターン形成する第1リソグラフィー工程とエッチング工程によってアモルファスカーボン等のハードマスクからなる第1パターンを形成し、この第1リソグラフィー工程の後に再度フォトレジストを塗布、露光、現像して第2パターン形成する第2リソグラフィー工程の2段階のパターニングを行うことによって、1回のパターニングでマスクを形成する場合より微細な間隔のマスクを形成できるようにした技術が知られている(例えば、特許文献1参照。)。
また、上記のような半導体製造装置の製造工程におけるフォトリソグラフィー技術では、何回も、露光、現像、エッチングの工程が繰り返される。このため、前に行ったフォトリソグラフィー工程との合わせずれを検出するための合わせずれ検出マークを設けることが行われている。このような合わせずれ検出マークとしては、デバイスパターンと同程度の大きさのものを使用することが知られている(例えば、特許文献2参照。)。
米国特許第7064078号明細書
特開2002−64055号公報
上記したダブルパターニング技術では、第1パターンを形成する際に露光を行う際と、第2パターンを形成する際とでは、パターンのピッチが1/2ピッチ(ハーフピッチ)ずれて形成された2つの異なった露光用マスクを用いている。しかしながら、ダブルパターニング技術では、露光用マスクに対して非常に高い精度が要求される。このため同一のパターンが同一の状態でハーフピッチずれた位置に形成されている複数の露光用マスクを製造することは、非常に困難であるという問題がある。
また、このような問題を解決するためには、多数の露光用マスクを製造し、その中からパターンの状態の揃った2枚の露光用マスクを選択する方法が採られており、このため、露光用マスクの製造コストの増大を招く結果となっている。さらに、このような方法を採ったとしても、全く同一のパターンの状態の露光用マスクを複数製造することはできないという問題がある。
また、1つの露光マスクを用い、基板と露光マスクとの相対位置をハーフピッチ分ずらして露光を行うことも考えられる。しかしながら、上記のハーフピッチとは、ナノオーダーのスケールであり、一方、合わせずれ検出マークとしては、デバイスパターンと同程度の大きさ、すなわち、ミクロンオーダーのものを必要とするため、1回目の露光と2回目の露光との間における合わせずれ検出することができないという問題がある。
本発明は、上記の従来の事情に対処してなされたもので、1つの露光用マスクを用いてダブルパターニングによる微細なパターンを高精度で形成することができ、かつ、合わせずれの検出を行うことのできる露光用マスク及び半導体装置の製造方法を提供しようとするものである。
請求項1の発明は、パターンが形成された複数のブロックが、少なくとも1方向に沿って所定のブロック間隔(D)を設けて配列され、かつ、前記パターンが所定ピッチ(P)で同一のパターンが繰り返し形成されたものからなる露光用マスクであって、第1合わせ検査マークと、前記第1合わせ検査マークから、前記ブロックの配列方向に沿って、合わせ検査マーク同士の中心間の距離が前記ブロック間隔(D)1つ分の距離に応じた所定距離離れた位置となるように設けられた第2合わせ検査マークとを具備し、同一の基板に対して、1回目の露光と、前記基板に対する相対位置を、前記ブロックの配列方向に沿って、前記ブロック間隔1つ分の距離(D)に対して前記所定ピッチの半分(P/2)ずれた距離(D±(P/2))変更して行う2回目の露光とを行った際に、前記2回目の露光の際の合わせずれを、前記第1合わせ検査マークと前記第2合わせ検査マークとによって検出可能としたことを特徴とする。
請求項2の発明は、請求項1記載の露光用マスクであって、前記パターンが、ライン又はホール又はこれらの組み合わせからなることを特徴とする。
請求項3の発明は、パターンが形成された複数のブロックが、少なくとも1方向に沿って所定のブロック間隔(D)を設けて配列され、かつ、前記パターンが所定ピッチ(P)で同一のパターンが繰り返し形成されたものからなる露光用マスクを用いて基板にパターンを形成する半導体装置の製造方法であって、前記露光用マスクに、第1合わせ検査マークと、前記ブロックの配列方向に沿って、合わせ検査マーク同士の中心間の距離が前記ブロック間隔(D)1つ分の距離に応じた所定距離離れた位置となるように第2合わせ検査マークとを設け、同一の基板に対して、1回目の露光と、前記基板に対する相対位置を、前記ブロックの配列方向に沿って、前記ブロック間隔1つ分の距離(D)に対して前記所定ピッチの半分(P/2)ずれた距離(D±(P/2))変更して行う2回目の露光とを行い、前記2回目の露光の際の合わせずれを、前記第1合わせ検査マークと前記第2合わせ検査マークとによって検出することを特徴とする。
請求項4の発明は、請求項3記載の半導体装置の製造方法であって、前記パターンが、ライン又はホール又はこれらの組み合わせからなることを特徴とする。
請求項5の発明は、請求項3又は4記載の半導体装置の製造方法であって、前記パターンが、前記所定ピッチの半分のピッチで前記基板に形成されることを特徴とする。
本発明によれば、1つの露光用マスクを用いてダブルパターニングによる微細なパターンを高精度で形成することができ、かつ、合わせずれの検出を行うことのできる露光用マスク及び半導体装置の製造方法を提供することができる。
以下、本発明の詳細を、図面を参照して実施の形態について説明する。
図1は、本発明の一実施形態に係る露光用マスクの構成を示すもので、同図に示す露光用マスク1は、縮小露光するためのものであり、光源からの光を選択的に透過させてフォトレジストを露光するためのパターンが形成されている。
上記露光用マスク1には、所定方向(図1ではX−Yの2次元方向)に沿って、複数のブロック2が、所定のブロック間隔(図1に示す距離D)を隔てて複数形成されている。これらのブロック2には、夫々に同一のパターンが形成されており、これらの1つのブロックが、例えば、半導体ウエハ上に多数形成される1つの半導体チップに対応している。なお、図1には、説明を簡略化するため、4×4の合計16個のブロック2を示してあるが、ブロック2の数は、このような数に限られるものではなく、さらに多数設けられていてもよい。また、本発明の適用範囲としては、最低2つのブロック2が設けられていればよい。
上記の各ブロック2には、所定ピッチで同一のパターン(例えばライン又はホール又はこれらの組み合わせ)が形成されている。図2(a)は、このようなパターンの一例として、ラインのパターン10が所定ピッチ(図2(a)に示す距離P)で形成されている場合を模式的に示している。なお、各ブロック2の大きさは、ミクロンオーダー、例えば、数十ミクロン程度であり、ライン等のパターンの幅及びピッチはナノオーダー、例えば、数十ナノメートル程度である。
また、図1に示すように、露光用マスク1の所定部位(図1に示す例では下側の端部付近)には、2種類の合わせ検査マーク、つまり第1合わせ検査マーク3aと、第2合わせ検査マーク3bとが、夫々2つ、合計4つ形成されている。これらの2種類の第1合わせ検査マーク3a、第2合わせ検査マーク3bは、ブロック2の配列方向に沿って形成されており、隣接する第1合わせ検査マーク3aと、第2合わせ検査マーク3bとの中心間の距離(図1中に示す距離L)が、上述したブロック間隔Dに応じた距離ずれた位置に配置されている。
上記距離Lは、ブロック間隔Dと同一としてもよく、また、後述する2回目の露光時に1回目の露光時から変更する距離と同一として、ブロック間隔Dに対して、ライン3等のピッチPの半分(ハーフピッチ)の距離だけずれた距離、つまりD±(P/2)となるように配置してもよい。なお、第1合わせ検査マーク3a、第2合わせ検査マーク3bの大きさは、上記したブロック2の大きさと同様に、ミクロンオーダー、例えば、数十ミクロン程度である。また、第1合わせ検査マーク3a及び第2合わせ検査マーク3bの形状は、図1では省略して示してあるが、例えば、ボックスインボックス型、バーインバー型等の周知の形状の合わせ検査マーク等を用いることができる。
上記第1合わせ検査マーク3a及び第2合わせ検査マーク3bは、図3に示すように、同一の露光用マスク1を用いて、1つの半導体ウエハに対して露光を行った場合に、1回目の露光(図3中実線で示す。)と2回目の露光(図3中点線で示す。)とで、露光用マスク1と半導体ウエハとの相対的な位置を、第1合わせ検査マーク3a及び第2合わせ検査マーク3bの配列方向に沿って、D+(P/2)(又はD−(P/2))の距離だけずらした場合に、第1合わせ検査マーク3aと第2合わせ検査マーク3bが重なった状態となり、露光用マスク1と半導体ウエハとの相対的な位置が、正確にD+(P/2)(又はD−(P/2))の距離だけずらされていたか否かを、露光、現像後に検出できるようになっている。
上記のように、同一の露光用マスク1を用いて、露光用マスク1と半導体ウエハとの相対的な位置を、D+(P/2)(又はD−(P/2))の距離だけずらして2回の露光を行った場合、図3のように右方向へずらした場合、図中左側端部のブロック2に対しては、2度目の露光が行われずに無駄になるが、他のブロック2に対しては、実質的に1/2ピッチ分だけずれた2回の露光が行われる。これによって、図2(b)に示すように、露光用マスク1に形成された所定ピッチ(P)の1/2ピッチ(P/2)のラインのパターン10等を半導体ウエハ上に転写することができる。
図4は、他の実施形態に係る露光用マスク1aの構成を示すものである。この露光用マスク1aのように、さらに多数の第1合わせ検査マーク3a及び第2合わせ検査マーク3bを設けてもよく、またブロック2の数も、2以上であれば、幾つであってもよい。
次に、本発明の半導体装置の製造方法の実施形態について、図5、図6を参照して説明する。図5は、本実施形態の半導体装置の製造工程を、半導体ウエハ(基板)の一部を拡大して模式的に示すもので、図6は、本実施形態の工程を示すフローチャートである。
図5に示すように、半導体ウエハ(基板)101には、下層膜102、ポリシリコン層103、ハードマスク層104、BARC(反射防止膜)105等の層が下側からこの順で形成され、BARC(反射防止膜)105の上にフォトレジスト層106が形成されている。
まず、図5(a)に示すように、前述した露光用マスク1を用いて、フォトレジスト層106に対する1回目の露光を行う(図6のステップ201)。このような露光は、ステッパーを用いて行われる。なお、図5(a)中にフォトレジスト層106の露光部分を斜線を付して模式的に示す。
次に、図5(b)に示すように、前述した露光用マスク1を用い、露光用マスク1と半導体ウエハとの相対的な位置を、1回目の露光時に対してD+(P/2)(又はD−(P/2))の距離だけずらしてフォトレジスト層106に対する2回目の露光を行う(図6のステップ202)。なお、図5(b)中にフォトレジスト層106の露光部分を斜線を付して模式的に示す。
次に、図5(c)に示すように、フォトレジスト層106を現像して、所定パターンのエッチングマスクとする(図6のステップ203)。
次に、図5(d)に示すように、フォトレジスト層106をエッチングマスクとしてBARC(反射防止膜)105をエッチングする(図6のステップ204)。
次に、フォトレジスト層106をエッチングマスクとしてハードマスク層104をエッチングし(図6のステップ205)、この後、図5(e)に示すように、エッチングしたハードマスク層104をマスクとしてポリシリコン層103をエッチングして所定のパターンとする(図6のステップ206)。
以上の工程により、1つの露光用マスク1を用いて、2回の露光を行うことによって、ダブルパターニングにより露光用マスク1に形成されたパターンの1/2のピッチのパターンを形成して微細な回路パターンの半導体装置を製造することができる。この時、同一の露光用マスク1を用いているため、露光用マスクの個体差によるパターンの変動が生じることがない。また、1つの露光用マスク1を用いているので、マスク製造に要するコストを削減することができる。さらに、一旦半導体ウエハを露光装置から取り出すことなく、2回の露光を連続して行うことができるので、位置ずれの発生する可能性を低減することができる。また、2回の露光を行った際の合わせずれを前述した露光用マスク1の第1合わせ検査マーク3a、第2合わせ検査マーク3bを用いて検出することができる。
次に、本発明の半導体装置の製造方法の他の実施形態について、図7、図8を参照して説明する。図7は、本実施形態の半導体装置の製造工程を半導体ウエハ(基板)の一部を拡大して模式的に示すものであり、図8は、本実施形態の工程を示すフローチャートである。
図7に示すように、半導体ウエハ(基板)301には、下層膜302、ポリシリコン層303、ハードマスク層304、BARC(反射防止膜)305等の層が下側からこの順で形成され、BARC(反射防止膜)305の上にフォトレジスト層306が形成されている。フォトレジスト層306は、酸発生剤を含む化学増幅型レジストである。
まず、図7(a)に示すように、前述した露光用マスク1を用いて、フォトレジスト層306に対する1回目の露光を行い、引き続きフォトレジスト層306の現像を行うことによって、所定のパターンにパターニングされた第1パターンを形成する第1パターン形成工程を行う(図8のステップ401)。なお、このような露光は、ステッパーを用いて行われる。
次に、図7(b)に示すように、塩基性溶液又は塩基性ガスを、フォトレジスト層(第1パターン)306に接触させて溶剤耐性及び現像液耐性を付与し、溶剤耐性及び現像液耐性を有する第1パターン307とする溶剤耐性及び現像液耐性付与工程を行う(図8のステップ402)。
この溶剤耐性及び現像液耐性付与工程では、上記の塩基性溶液又は塩基性ガスとして、例えばアミン系材料(例えば、NH3,(C2H5)3N,C6H12N4,C6H11NHC6H11等)の溶液又はガス等を使用することができる。このように、塩基性溶液又は塩基性ガスをフォトレジスト層(第1パターン)306に接触させることにより、化学増幅型レジストの酸発生剤の作用を阻害することができ、後述する第2パターン形成工程を実施しても、フォトレジスト層(第1パターン)306が溶剤又は現像液に溶解してしまうことを防止することができる。なお、溶剤耐性及び現像液耐性を有する第1パターン307は、少なくともフォトレジスト層(第1パターン)306の表面部分を覆うように設けられていれば良いが、パターン全体を、溶剤耐性及び現像液耐性を有する第1パターン307としても良い。
なお、溶剤耐性及び現像液耐性付与工程では、上記のような塩基性溶液又は塩基性ガスとの接触と、紫外線照射とを併用することもできる。紫外線照射は、化学増幅型レジストの酸発生剤から酸を発生させるためのもので、この発生させた酸を塩基性溶液又は塩基性ガスによって中和することにより、フォトレジスト層(第1パターン)306の溶剤耐性及び現像液耐性を強化することができる。この紫外線照射は、塩基性溶液又は塩基性ガスとの接触と同時に行うか、又は塩基性溶液又は塩基性ガスとの接触の前後に行う。
次に、図7(c)に示すように、再び表面に酸発生剤を含む化学増幅型レジストを塗布し、露光、現像を行うことによって、フォトレジスト層(第1パターン)306(溶剤耐性及び現像液耐性を有する第1パターン307)の間に所定のパターンにパターニングされた第2パターン308を形成する第2パターン形成工程を行う(図8のステップ403)。この際、2回目の露光工程において、前述した露光用マスク1を用い、1回目の露光の場合から露光用マスク1と半導体ウエハとの相対的な位置を、D+(P/2)(又はD−(P/2))の距離だけずらして2回目の露光を行う。
上記のような工程によって、エッチングのマスクとなるパターンが完成する。そして、このパターンをマスクとして、図7(d)に示すように、まず、BARC(反射防止膜)305をエッチングする(図8のステップ404)。
次に、ハードマスク層304をエッチングし(図8のステップ405)、この後、図7(e)に示すように、エッチングしたハードマスク層304をマスクとしてポリシリコン層303をエッチングして所定のパターンとする(図8のステップ406)。
以上の工程により、1つの露光用マスク1を用いて、2回の露光を行うことによって、ダブルパターニングにより露光用マスク1に形成されたパターンの1/2のピッチのパターンを形成して微細な回路パターンの半導体装置を製造することができる。この時、同一の露光用マスク1を用いているため、露光用マスクの個体差によるパターンの変動が生じることがない。また、1つの露光用マスク1を用いているので、マスク製造に要するコストを削減することができる。また、2回の露光を行った際の合わせずれを前述した露光用マスク1の第1合わせ検査マーク3a、第2合わせ検査マーク3bを用いて検出することができる。
以上、本発明の詳細を実施形態について説明したが、本発明はこれらの実施形態に限定されるものではなく、各種の変形が可能であることは勿論である。
1……露光用マスク、2……ブロック、3a……第1合わせ検査マーク、3b……第2合わせ検査マーク、10……パターン。
Claims (5)
- パターンが形成された複数のブロックが、少なくとも1方向に沿って所定のブロック間隔(D)を設けて配列され、かつ、前記パターンが所定ピッチ(P)で同一のパターンが繰り返し形成されたものからなる露光用マスクであって、
第1合わせ検査マークと、
前記第1合わせ検査マークから、前記ブロックの配列方向に沿って、合わせ検査マーク同士の中心間の距離が前記ブロック間隔(D)1つ分の距離に応じた所定距離離れた位置となるように設けられた第2合わせ検査マークとを具備し、
同一の基板に対して、1回目の露光と、
前記基板に対する相対位置を、前記ブロックの配列方向に沿って、前記ブロック間隔1つ分の距離(D)に対して前記所定ピッチの半分(P/2)ずれた距離(D±(P/2))変更して行う2回目の露光とを行った際に、
前記2回目の露光の際の合わせずれを、前記第1合わせ検査マークと前記第2合わせ検査マークとによって検出可能としたことを特徴とする露光用マスク。 - 請求項1記載の露光用マスクであって、
前記パターンが、ライン又はホール又はこれらの組み合わせからなることを特徴とする露光用マスク。 - パターンが形成された複数のブロックが、少なくとも1方向に沿って所定のブロック間隔(D)を設けて配列され、かつ、前記パターンが所定ピッチ(P)で同一のパターンが繰り返し形成されたものからなる露光用マスクを用いて基板にパターンを形成する半導体装置の製造方法であって、
前記露光用マスクに、
第1合わせ検査マークと、前記ブロックの配列方向に沿って、合わせ検査マーク同士の中心間の距離が前記ブロック間隔(D)1つ分の距離に応じた所定距離離れた位置となるように第2合わせ検査マークとを設け、
同一の基板に対して、1回目の露光と、
前記基板に対する相対位置を、前記ブロックの配列方向に沿って、前記ブロック間隔1つ分の距離(D)に対して前記所定ピッチの半分(P/2)ずれた距離(D±(P/2))変更して行う2回目の露光とを行い、
前記2回目の露光の際の合わせずれを、前記第1合わせ検査マークと前記第2合わせ検査マークとによって検出する
ことを特徴とする半導体装置の製造方法。 - 請求項3記載の半導体装置の製造方法であって、
前記パターンが、ライン又はホール又はこれらの組み合わせからなることを特徴とする半導体装置の製造方法。 - 請求項3又は4記載の半導体装置の製造方法であって、
前記パターンが、前記所定ピッチの半分のピッチで前記基板に形成されることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008286361A JP2010113195A (ja) | 2008-11-07 | 2008-11-07 | 露光用マスク及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008286361A JP2010113195A (ja) | 2008-11-07 | 2008-11-07 | 露光用マスク及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010113195A true JP2010113195A (ja) | 2010-05-20 |
Family
ID=42301792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008286361A Withdrawn JP2010113195A (ja) | 2008-11-07 | 2008-11-07 | 露光用マスク及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010113195A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012124457A (ja) * | 2010-12-09 | 2012-06-28 | Hynix Semiconductor Inc | オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法 |
CN109375404A (zh) * | 2018-11-22 | 2019-02-22 | 深圳市华星光电半导体显示技术有限公司 | 用于马赛克拼接的快速补值方法 |
CN110783369A (zh) * | 2019-02-01 | 2020-02-11 | 云谷(固安)科技有限公司 | 阵列基板和显示面板的制作方法及显示终端 |
-
2008
- 2008-11-07 JP JP2008286361A patent/JP2010113195A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012124457A (ja) * | 2010-12-09 | 2012-06-28 | Hynix Semiconductor Inc | オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法 |
CN109375404A (zh) * | 2018-11-22 | 2019-02-22 | 深圳市华星光电半导体显示技术有限公司 | 用于马赛克拼接的快速补值方法 |
CN110783369A (zh) * | 2019-02-01 | 2020-02-11 | 云谷(固安)科技有限公司 | 阵列基板和显示面板的制作方法及显示终端 |
CN110783369B (zh) * | 2019-02-01 | 2022-06-21 | 云谷(固安)科技有限公司 | 阵列基板和显示面板的制作方法及显示终端 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7241541B2 (en) | Method of the adjustable matching map system in lithography | |
US9097989B2 (en) | Target and method for mask-to-wafer CD, pattern placement and overlay measurement and control | |
US7666559B2 (en) | Structure and method for determining an overlay accuracy | |
KR100843870B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
JP2009510770A (ja) | オーバーレイ精度とパターン配置誤差とを同時に測定する方法 | |
JP2009238777A (ja) | 半導体装置の製造方法 | |
JP2009218574A (ja) | パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置 | |
US10573531B2 (en) | Method of manufacturing semiconductor device | |
JP5136745B2 (ja) | 多重露光技術におけるマスク製造誤差検証方法 | |
JP2010113195A (ja) | 露光用マスク及び半導体装置の製造方法 | |
JP4804802B2 (ja) | フォトマスク及びこれを用いたパターン製造方法 | |
KR101051177B1 (ko) | 이중 노광을 이용한 반도체 소자의 패턴 형성방법 | |
US8031329B2 (en) | Overlay mark, and fabrication and application of the same | |
JP2009194207A (ja) | パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置 | |
JP2007189140A (ja) | 半導体装置の製造方法、マスクの製造方法、露光方法 | |
JP2008218516A (ja) | パターン評価方法、評価マーク、それを用いた半導体装置の製造方法 | |
JP2007287989A (ja) | 半導体装置の製造方法 | |
KR101168393B1 (ko) | 이중 노광 공정을 이용한 미세 패턴 형성 방법 | |
JP2008294352A (ja) | 露光方法及び露光用フォトマスク | |
US9171735B2 (en) | Method for fabricating a semiconductor integrated circuit with a litho-etch, litho-etch process for etching trenches | |
TWI743792B (zh) | 半導體製程用游標尺及使用其進行的微影製程檢測方法 | |
KR20050089291A (ko) | 반도체 소자의 미세패턴 형성 방법 | |
JP2005121788A (ja) | 欠陥検査用マスク及び欠陥検査用マスクの製造方法 | |
JP2009151184A (ja) | フォトマスクの製造方法 | |
JP2005129647A (ja) | ステンシルマスク、露光方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120110 |