JP2008218516A - パターン評価方法、評価マーク、それを用いた半導体装置の製造方法 - Google Patents
パターン評価方法、評価マーク、それを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008218516A JP2008218516A JP2007050436A JP2007050436A JP2008218516A JP 2008218516 A JP2008218516 A JP 2008218516A JP 2007050436 A JP2007050436 A JP 2007050436A JP 2007050436 A JP2007050436 A JP 2007050436A JP 2008218516 A JP2008218516 A JP 2008218516A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask
- mark
- insulating film
- sidewall insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】パターン評価方法は、ダミーパターンに側壁絶縁膜を形成した後に、ダミーパターンを除去してパターン評価用マスクを形成し、あるいはこのパターン評価用マスクを用いて下地膜をエッチングして、パターン評価用マークを形成し、上記の評価用マスク、あるいは評価用マークに関して、その相対位置を計測し、夫々の基準位置からのずれを評価する。
【選択図】 図10
Description
前記側壁絶縁膜を用いて前記第2の下地膜をエッチングして、パターン評価用マークを形成し評価する工程とを具備し、前記ダミーパターンに側壁絶縁膜を形成する工程は、前記側壁絶縁膜は湾曲面と垂直面とからなる断面形状を有し、第1の方向に前記湾曲面がある少なくとも1対の第1の側壁絶縁膜と、前記第1の方向と逆向きの第2の方向に前記湾曲面がある少なくとも1対の第2の側壁絶縁膜を、前記ダミーパターンの側壁に形成する工程を含み、前記ダミーパターンを除去する工程は、前記ダミーパターンを除去して、夫々が一対の前記第1及び第2の側壁絶縁膜を前記第2の下地膜上に残置する工程を含み、前記側壁絶縁膜を用いて前記第2の下地膜をエッチングして、パターン評価用マークを形成し評価する工程は、前記第1の側壁絶縁膜から形成された第1のマスクと、前記第2の側壁絶縁膜から形成された第2のマスクを用いて前記第2の下地膜をエッチングし、前記第2の下地膜に、前記第1のマスクに対応して形成された第1のマークと、前記第2のマスクに対応して形成された第2のマークとを形成するサブ工程と、前記第1及び第2のマスク、あるいは前記第1及び第2のマークに関して、その相対位置を計測し、夫々の基準位置からのずれを評価するサブ工程とを具備することを特徴とする。
(第1の実施形態)
図1は、第1の実施形態に係る評価パターン(ダミーパターン)の上面図である。幅広パターン101と、例えばラインアンドスペース(L/S)64nmの微細パターン102、三角パターン103の組み合わせになっている。図面の左、及び上に配置されたブロック100aでは、幅広パターン101を微細パターン102が、64nmの間隔を開けて挟んで形成されている。図面の右側及び下側のブロック100bにおいては、101と102の間隔、及び102と103の間隔は64nmに設定されている。パターンの長さは、例えば20nmである。なお、三角パターンは必ずしも三角である必要は無く、直交する二辺が存在すればよく、方形にならない範囲で斜辺を変化させることができる。
第1の実施形態では、絶縁層パターン3の側壁絶縁膜104を用いて、CD変化を計測したが、絶縁層パターン3の下地層である配線層2の加工パターンを用いて、CD変化を計測しても良い。
第1の実施形態の評価マークでは、64nmL/Sパターンを幅広パターン101、或いは三角パターン103の直交する2側面に1組配置したが、微細なL/Sパターンは多数本設けてもよい。第3の実施形態はこのような例に関する。
第1〜第3の実施形態においては、合わせずれ検査で用いられる、所謂バーインバータイプに類似な評価マークを用いた。本発明はこれに限るものではなく、ボックスインボックスタイプの評価マークを使用することもできる。第4の実施形態では、このような例を説明する。
第4の実施形態では、ボックス内の環状部分に、複数の微細パターン302を形成したが、これを幅広パターンとすることもできる。図29は第5の実施形態に係る評価マークの上面図である。第4の実施形態との相異は、ボックス内の環状部分で、三角パターン403に接しない部分を幅広パターン402としていることである。401も幅広パターンである。この評価マークは、第1の実施形態のバーインバータイプの変形例ということもできる。
第6の実施形態では、第1〜第5の実施形態で説明したパターン評価方法を、半導体装置の製造方法に適用する例について説明する。図32は、第6の実施形態に係る半導体装置製造方法を説明する為のフローチャートである。第1〜第5の実施形態では、ラインアンドスペースの配線パターンを例にとり説明したが、本発明は配線パターンに限定されるものではない。第6の実施形態でも、第1の実施形態の図1〜図10に相当する工程を採用するが、参照番号3の層を下地膜1、参照番号2の層を下地膜2と称することにする。また、半導体製造工程中の随所に挿入される工程であるので、挿入される直前の工程を前工程、直後の工程を次工程とする。
2…絶縁層(下地層1)
3…配線層(下地層2)
4…レジスト層
5…側壁絶縁層
100a、100b、200a、200b、300a、300b、400a、400b…パターン群
101,201,301、401、402…幅広パターン
102,202,302…微細パターン
103,203,303,403…三角パターン
104,204,304,404…側壁パターン
Claims (5)
- 第1の下地膜が第2の下地膜の上面に形成された半導体基板を準備する工程と、
前記半導体基板にレジストを塗布し、所定のパターンを成すように露光する工程と、
前記露光された半導体基板を現像してレジストマスクを形成する工程と、
前記レジストマスクを用いて、前記第1の下地膜をエッチングしてダミーパターンを形成する工程と、
前記ダミーパターンに側壁絶縁膜を形成する工程と、
前記側壁絶縁膜形成後に、前記ダミーパターンを除去する工程と、
前記側壁絶縁膜を用いて前記第2の下地膜をエッチングして、パターン評価用マークを形成し評価する工程と、
を具備し、
前記ダミーパターンに側壁絶縁膜を形成する工程は、前記側壁絶縁膜は湾曲面と垂直面とからなる断面形状を有し、第1の方向に前記湾曲面がある少なくとも1対の第1の側壁絶縁膜と、前記第1の方向と逆向きの第2の方向に前記湾曲面がある少なくとも1対の第2の側壁絶縁膜を、前記ダミーパターンの側壁に形成する工程を含み、
前記ダミーパターンを除去する工程は、前記ダミーパターンを除去して、夫々が一対の前記第1及び第2の側壁絶縁膜を前記第2の下地膜上に残置する工程を含み、
前記側壁絶縁膜を用いて前記第2の下地膜をエッチングして、パターン評価用マークを形成し評価する工程は、
前記第1の側壁絶縁膜から形成された第1のマスクと、前記第2の側壁絶縁膜から形成された第2のマスクを用いて前記第2の下地膜をエッチングし、前記第2の下地膜に、前記第1のマスクに対応して形成された第1のマークと、前記第2のマスクに対応して形成された第2のマークとを形成するサブ工程と、
前記第1及び第2のマスク、あるいは前記第1及び第2のマークに関して、その相対位置を計測し、夫々の基準位置からのずれを評価するサブ工程と、
を具備することを特徴とするパターン評価方法。 - 前記第1及び第2のマスクは、夫々複数の第1若しくは第2の側壁絶縁膜を含み、
前記相対位置を計測するサブ工程において、前記複数の第1若しくは第2の側壁絶縁膜の一群に対応して形成された前記第1及び第2のマスクを夫々一群として認識することを特徴とする請求項1に記載のパターン評価方法。 - 前記第1と第2のマークは夫々が対を成し、前記第1のマークの対を包含するように、前記第2のマークの対が配置されていることを特徴とする請求項1に記載のパターン評価方法。
- 垂直面から成る第1の側面と、湾曲面から成り前記第1の側面に平行する第2の側面とを有する第1の直線パターンが対を成す第1のマスクと、前記第1の直線パターンの前記第2の側面に対向しつつ平行する湾曲面からなる第3の側面と、垂直面からなり前記第3の側面に平行する第4の側面を有する第2の直線パターンが対を成す第2のマスクとを用いて、半導体基板上に形成された下地膜をエッチングすることにより形成された第1及び第2のマークを具備することを特徴とするパターン評価用マーク。
- 第1の下地膜が第2の下地膜の上面に形成された半導体基板を準備する工程と、
前記半導体基板にレジストを塗布し、所定のパターンを成すように露光する工程と、
前記露光された半導体基板を現像してレジストマスクを形成する工程と、
前記レジストマスクに対して、スリミングを実施する選択的な工程と、
前記現像若しくはさらにスリミングされたレジストマスクを用いて、前記第1の下地膜をエッチングしてダミーパターンを形成する工程と、
前記ダミーパターンに側壁膜を形成する工程と、
前記側壁膜形成後に、前記ダミーパターンを除去する工程と、
前記側壁絶縁膜を用いて前記第2の下地膜をエッチングして、パターン評価用マスクを形成する工程と、
前記パターン評価用マスクを用いて、第2の下地膜をエッチングして、前記パターン評価用マスクに対応したパターン評価用マークを形成する工程と、
前記パターン評価用マーク計測して補正の要否を判定し、補正が必要な場合は、前記露光工程、若しくは前記スリミング工程、若しくは前記第1の下地膜のエッチング工程に補正値をフィードバックする工程を具備し、
前記パターン評価用マスクは、
垂直面から成る第1の側面と、湾曲面から成り前記第1の側面に平行する第2の側面とを有する第1の直線パターンが対を成す第1のマスクと、
前記第1の直線パターンの前記第2の側面に対向しつつ平行する湾曲面からなる第3の側面と、垂直面からなり前記第3の側面に平行する第4の側面を有する第2の直線パターンが対を成す第2のマスクと、
を具備することを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007050436A JP2008218516A (ja) | 2007-02-28 | 2007-02-28 | パターン評価方法、評価マーク、それを用いた半導体装置の製造方法 |
US12/037,757 US8072601B2 (en) | 2007-02-28 | 2008-02-26 | Pattern monitor mark and monitoring method suitable for micropattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007050436A JP2008218516A (ja) | 2007-02-28 | 2007-02-28 | パターン評価方法、評価マーク、それを用いた半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008218516A true JP2008218516A (ja) | 2008-09-18 |
Family
ID=39838248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007050436A Pending JP2008218516A (ja) | 2007-02-28 | 2007-02-28 | パターン評価方法、評価マーク、それを用いた半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008218516A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010060388A (ja) * | 2008-09-02 | 2010-03-18 | Tokyo Electron Ltd | パターン形状検査方法及び半導体装置の製造方法 |
JP2013195912A (ja) * | 2012-03-22 | 2013-09-30 | Toshiba Corp | マスクおよび半導体装置の製造方法 |
JP2015532733A (ja) * | 2012-09-06 | 2015-11-12 | ケーエルエー−テンカー コーポレイション | 埋設sem構造オーバーレイ標的を用いたovlのためのデバイス相関計測法(dcm) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280388A (ja) * | 2001-03-15 | 2002-09-27 | Toshiba Corp | 半導体装置の製造方法 |
JP2003282663A (ja) * | 2002-03-26 | 2003-10-03 | Toshiba Corp | モニタ方法、露光方法、半導体デバイスの製造方法、エッチング方法及び露光処理装置 |
WO2006101695A1 (en) * | 2005-03-15 | 2006-09-28 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
JP2007005367A (ja) * | 2005-06-21 | 2007-01-11 | Toshiba Corp | 工程制御システム、工程制御方法及び電子装置の製造方法 |
-
2007
- 2007-02-28 JP JP2007050436A patent/JP2008218516A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280388A (ja) * | 2001-03-15 | 2002-09-27 | Toshiba Corp | 半導体装置の製造方法 |
JP2003282663A (ja) * | 2002-03-26 | 2003-10-03 | Toshiba Corp | モニタ方法、露光方法、半導体デバイスの製造方法、エッチング方法及び露光処理装置 |
WO2006101695A1 (en) * | 2005-03-15 | 2006-09-28 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
JP2007005367A (ja) * | 2005-06-21 | 2007-01-11 | Toshiba Corp | 工程制御システム、工程制御方法及び電子装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010060388A (ja) * | 2008-09-02 | 2010-03-18 | Tokyo Electron Ltd | パターン形状検査方法及び半導体装置の製造方法 |
JP2013195912A (ja) * | 2012-03-22 | 2013-09-30 | Toshiba Corp | マスクおよび半導体装置の製造方法 |
JP2015532733A (ja) * | 2012-09-06 | 2015-11-12 | ケーエルエー−テンカー コーポレイション | 埋設sem構造オーバーレイ標的を用いたovlのためのデバイス相関計測法(dcm) |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8072601B2 (en) | Pattern monitor mark and monitoring method suitable for micropattern | |
US7666559B2 (en) | Structure and method for determining an overlay accuracy | |
TWI520172B (zh) | 用於晶圓遮罩臨界尺寸、圖案位移及覆層測量與控制之標靶與方法 | |
US7368208B1 (en) | Measuring phase errors on phase shift masks | |
JP2009510770A (ja) | オーバーレイ精度とパターン配置誤差とを同時に測定する方法 | |
JP4971050B2 (ja) | 半導体装置の寸法測定装置 | |
JP4511582B2 (ja) | マスクパターンの補正方法、フォトマスク、および半導体装置の製造方法 | |
KR20160145637A (ko) | 웨이퍼의 휨의 평가방법 및 웨이퍼의 선별방법 | |
US7865866B2 (en) | Method of inspecting mask using aerial image inspection apparatus | |
KR101107354B1 (ko) | 패턴 형성 방법, 패턴 설계 방법 및 마스크 세트 | |
CN112882346B (zh) | 套刻补偿的方法及其系统 | |
JP2008218516A (ja) | パターン評価方法、評価マーク、それを用いた半導体装置の製造方法 | |
TWI804708B (zh) | 偏移度量衡系統,製造半導體裝置晶圓之方法,及用於在半導體裝置之製造中之偏移之量測中使用之目標 | |
JP5136745B2 (ja) | 多重露光技術におけるマスク製造誤差検証方法 | |
JP5356089B2 (ja) | エッチング近接効果補正モデルの作成方法、エッチング近接効果補正モデル、マスクパターンの補正方法、フォトマスク、半導体装置の製造方法、および半導体装置 | |
JP4961750B2 (ja) | 半導体装置の製造方法及び露光方法 | |
US20050048654A1 (en) | Method of evaluating reticle pattern overlay registration | |
JP4525067B2 (ja) | 位置ずれ検出用マーク | |
JP2007206333A (ja) | フレア測定用マスク及びフレア測定方法 | |
JP2010113195A (ja) | 露光用マスク及び半導体装置の製造方法 | |
JP2004273612A (ja) | 半導体装置及びその製造方法、フォトマスク | |
JP2009076863A (ja) | 半導体装置の製造方法 | |
TWI743792B (zh) | 半導體製程用游標尺及使用其進行的微影製程檢測方法 | |
KR100687398B1 (ko) | 반도체 장치의 오버레이 측정 방법 | |
KR100769148B1 (ko) | 패턴크기 모니터링을 동시에 수행하기 위한 오버레이 마크 및 그 이용방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120201 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20120529 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A02 | Decision of refusal |
Effective date: 20120605 Free format text: JAPANESE INTERMEDIATE CODE: A02 |