JP4961750B2 - 半導体装置の製造方法及び露光方法 - Google Patents

半導体装置の製造方法及び露光方法 Download PDF

Info

Publication number
JP4961750B2
JP4961750B2 JP2006007327A JP2006007327A JP4961750B2 JP 4961750 B2 JP4961750 B2 JP 4961750B2 JP 2006007327 A JP2006007327 A JP 2006007327A JP 2006007327 A JP2006007327 A JP 2006007327A JP 4961750 B2 JP4961750 B2 JP 4961750B2
Authority
JP
Japan
Prior art keywords
pattern
mask
exposure
transfer
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006007327A
Other languages
English (en)
Other versions
JP2007189140A (ja
Inventor
文利 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006007327A priority Critical patent/JP4961750B2/ja
Priority to US11/411,019 priority patent/US7820364B2/en
Publication of JP2007189140A publication Critical patent/JP2007189140A/ja
Application granted granted Critical
Publication of JP4961750B2 publication Critical patent/JP4961750B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、フォトリソグラフィ工程において用いて好適の露光方法、及び、この露光方法を用いる半導体装置の製造方法、及び、この露光方法に用いるマスク(露光用マスク)の製造方法に関する。
近年、半導体デバイスの高速化,高密度化の要求に応えるため、半導体基板上に非常に小さいサイズのデバイスパターンを形成することが必要になってきている。
デバイスパターンの微細化は、フォトリソグラフィ工程において用いられる露光装置の光源波長を短波長化することにより実現されている。現在、半導体デバイスのルールは100nm以下のレベルにまで達している。これは、フォトリソグラフィ工程においてマスクパターンを転写するのに用いられる露光装置の光源波長よりも短い。例えば、光源として使用されるフッ化アルゴン(ArF)エキシマレーザの波長は193nmである。
このように、フォトリソグラフィによってマスクパターンを基板上に転写する際に、解像限界を超えていると、回折等による光近接効果の影響によって、基板に転写されたパターンの突端位置などの形状が変化してしまい、マスクパターンの寸法と基板上に転写されたパターンの寸法との間に差が生じてしまうことになる。
例えば半導体デバイスを製造する際の配線工程では、図15に示すような細幅部位100(例えば幅100nm)と太幅部位101(例えば幅550nm)とが混在するマスクパターン102を、基板上に転写する場合がある。なお、図15中、黒く塗りつぶしてある部分は光が透過する部分である。
ここで、図14は、半導体デバイスの配線構造を示す模式的断面図である。
図14に示すように、配線層111は、下層112、中間層113、上層114を含むものとして構成される。なお、図14では層間膜は図示を省略している。また、図14中、符号115は半導体基板、符号116はゲートパターンをそれぞれ示している。
なお、ここでは、配線層を、中間層113を含むものとして構成しているが、中間層113がなく、下層112と上層114とが直接接続されているものであっても良い。
ここで、配線層111を構成する各層112,113,114に形成される配線の幅(最小配線幅)は互いに異なっているのが一般的である。
例えば、下層112に形成される配線の最小線幅は100nm、中間層113に形成される配線の最小線幅は200nm、上層114に形成される配線の最小線幅は400nmになっている場合がある。
この場合、下層112と中間層113とを接続する層では、100nmの線幅を有する配線と200nmの線幅を有する配線とを含むマスクパターンを基板上に転写することになる。また、下層112と上層114とを接続する層では、100nmの線幅を有する配線と400nmの線幅を有する配線とを含むマスクパターンを基板上に転写することになる。
例えば図15に示すような細幅部位100と太幅部位101とが混在するマスクパターン102(異なる線幅を有する配線を含むマスクパターン)を基板上に転写すると、マスクパターン102の角部103や細幅部位100は解像限界を超えてしまうため、図16に示すように、基板上に転写されたパターン(転写パターン)104は、細幅部位105がマスクパターン102の細幅部位100に応じた所望の寸法よりも太くなってしまい、また、角部106がマスクパターン102の角部103に応じた所望の寸法よりも小さくなってしまうことになる。
このため、このような光近接効果による影響を抑制する方法が種々提案されている。例えば、図15に示すようなマスクパターン102と図16に示すような転写パターン104との差を補正する方法として、光近接効果補正(OPC:Optical Proximity Correction)技術が提案されている。
OPCとは、マスクパターンを基板上に転写した際に生じるパターンの変形とは逆に予め部分的に形状を変化させたり(例えばマスクパターン102の角部103を大きくしたり、細幅部位100をさらに細くしたり)、又は、ダミーパターンを設けたりして、基板上に転写されたパターンの形状や寸法の変化を補正するものである。
例えば、図15に示すようなマスクパターン102を基板上に転写する場合、図16に示すように転写パターン104の形状や寸法が変化してしまうのを防ぐため、OPCによって、図17に示すように、図15に示すマスクパターン102の細幅部位100をさらに意図的に細くして補正細幅部位(補正パターン)107を形成するとともに、図15に示すマスクパターン102の太幅部位101の角部103にハンマーヘッドと呼ばれる補助パターン108を付加して太幅部位101の角部103を意図的に大きくするようにしている。つまり、図15に示すようなマスクパターン3にOPCを適用すると、OPC後のマスクパターン102Aは図17に示すような形状になる。
このようなOPC後のマスクパターン102Aを基板上に転写することで、転写パターンの形状や寸法の変化を抑制している。
なお、先行技術調査を行なった結果、以下の特許文献1が得られた。
この特許文献1には、レベンソン型位相シフトマスクにおいて、U字状のマスクパターンを転写する場合、位相が変化するところで位相矛盾が生じ、転写パターンが切れてしまうため、これを解決すべく、マスクを2つに分割し、これらのマスクを用いて多重露光する技術が開示されている。
国際公開第01/063653号パンフレット
ところで、例えば図17に示すように、OPCによって、所望の寸法が得られるように、元々細い細幅部位をさらに細くして補正パターン107とすると、例えば図18に示すように、転写パターン104Aの細幅部位105Aが非常に細くなってしまい、断線しやすくなるという課題がある。
特に、例えば図17に示すように、密に配列されていないパターンの場合、密に配列されているパターンと比べて、露光余裕度が小さいため、非常に細い細幅部位は実際のプロセスでは容易に断線してしまうことになる。
この場合、例えば図19に示すように、図17に示すようなOPC後のマスクパターン102Aの周りに、ダミーパターン117を形成し、密に配列されているパターンにすることで、露光余裕度を大きくすることが考えられる。しかしながら、ダミーパターン117を形成して露光余裕度を大きくしたとしても、図20に示すように、転写パターン104Bの細幅部位105Bは依然として非常に細くなってしまう。つまり、ダミーパターン117を形成したとしても、上記課題、即ち、転写パターン104Bの細幅部位105Bが非常に細くなってしまい、断線しやいという課題を解決するのは難しい。
また、図15に示すように、細幅部位100が太幅部位101の間に挟まれている場合、細幅部位100と太幅部位101との境界部分は、僅かなプロセスの揺らぎで形状が変化してしまうため、OPCをかける際に寸法の予測が非常に難しいという課題もある。
さらに、所望の転写パターンとしてホール状パターンを確実に形成するのは難しい。
本発明は、このような課題に鑑み創案されたもので、所望寸法の転写パターンを精度良く形成できるようにした、半導体装置の製造方法及び露光方法を提供することを目的とする。
このため、本発明の半導体装置の製造方法は、異なるマスク基板上に異なるパターンを有する複数のマスクを用いて多重露光を行なって、幅又は角度が変化するラインを含む転写パターンを形成する工程を含み、複数のマスクとして、ラインの幅が変化する部位を含む転写パターンを形成するために最初に転写される転写パターンに対応する形状の基本パターンを有するマスクと、基本パターンに次いで転写される転写パターンの細幅部位に対応する位置にのみ細幅部位に対応する形状の補正パターンを有するマスクとを用いることを特徴としている。
また、本発明の半導体装置の製造方法は、異なるマスク基板上に異なるパターンを有する複数のマスクを用いて多重露光を行なって、幅又は角度が変化するラインを含む転写パターンを形成する工程を含み、複数のマスクとして、ラインの角度が変化するコーナー部位を含む転写パターンを形成するために最初に転写される転写パターンに対応する形状の基本パターンを有するマスクと、基本パターンに次いで転写される転写パターンのコーナー部位近傍の部位に対応する位置にのみコーナー部位近傍の部位に対応する形状の補正パターンを有するマスクとを用いることを特徴としている。
本発明の露光方法は、一のマスク基板上に一のパターンを有する一のマスクを用いて露光を行ない、他のマスク基板上に他のパターンを有する他のマスクを用いて露光を行なって、幅又は角度が変化するラインを含む転写パターンを形成する工程を含み、一のマスクが、ラインの幅が変化する部位を含む転写パターンを形成するために最初に転写される転写パターンに対応する形状の基本パターンを有するマスクであり、他のマスクが、基本パターンに次いで転写される転写パターンの細幅部位に対応する位置にのみ細幅部位に対応する形状の補正パターンを有するマスクであることを特徴としている。
また、本発明の露光方法は、一のマスク基板上に一のパターンを有する一のマスクを用いて露光を行ない、他のマスク基板上に他のパターンを有する他のマスクを用いて露光を行なって、幅又は角度が変化するラインを含む転写パターンを形成する工程を含み、一のマスクが、ラインの角度が変化するコーナー部位を含む転写パターンを形成するために最初に転写される転写パターンに対応する形状の基本パターンを有するマスクであり、他のマスクが、基本パターンに次いで転写される転写パターンのコーナー部位近傍の部位に対応する位置にのみコーナー部位近傍の部位に対応する形状の補正パターンを有するマスクであることを特徴としている。
したがって、本発明の半導体装置の製造方法及び露光方法によれば、所望寸法の転写パターンを精度良く形成できるという利点がある。
以下、図面により、本発明の実施の形態にかかる半導体装置の製造方法、マスクの製造方法、露光方法について説明する。
[第1実施形態]
まず、本発明の第1実施形態にかかる半導体装置の製造方法、マスクの製造方法、露光方法について、図1〜図4を参照しながら説明する。
本発明は、所望寸法の転写パターン(所望のレジスト寸法)が得られるように、複数のマスクを用いて多重露光するようにしたものである。
本実施形態にかかる露光方法では、一のマスク基板上に例えば図1(A)に示すような一のマスクパターン1Aを有する一のマスクを用いて露光を行ない、その後、他のマスク基板上に例えば図1(B)に示すような他のマスクパターン1Bを有する他のマスクを用いて露光を行なう。
このように、一のマスク及び他のマスクを用いて2重露光(多重露光)を行なうことで、一のマスクパターン1A及び他のマスクパターン1Bが基板(ウェーハ)上に転写されて、図2に示すように、所望の転写パターン3が基板上に形成されることになる。
なお、ここでは、一のマスクを透過する光の位相と他のマスクを透過する光の位相とが同じになるようにして露光を行なっている。
本実施形態では、太幅部位と細幅部位とを含むOPC後のマスクパターンを、ダミーパターン2はそのままで、太幅部位と細幅部位との境界で分割して、図1(A)に示すような一のパターン1Aとして太幅部位を有する一のマスクと、図1(B)に示すような他のパターン1Bとして細幅部位を有する他のマスクとの2つのマスクを形成している。つまり、所望のパターンを構成するラインの幅が変化する部位で所望のパターンを分割することによって、一のマスク及び他のマスクを形成している。
このようにして形成されるマスクを用いて露光を行なう場合、露光装置として、例えば開口率0.80のレンズを有するArFエキシマレーザ(例えば波長193nm)を光源とし、縮小率1/4倍(マスクパターン寸法:転写した結像面上のパターン寸法=4:1)の縮小投影系を備えるものを用いれば良い。
そして、フォトリソグラフィによって、まず、例えば太幅部位をマスクパターン1Aとして有する一のマスクを用いて基板(ウェーハ)上に塗布されたレジストに太幅部位を転写し、次いで、細幅部位をマスクパターン1Bとして有する他のマスクを用いて基板(ウェーハ)上に塗布されたレジストに細幅部位を転写する。この結果、図2に示すように、所望の転写パターン3(例えば幅550nmの太幅部位3A,例えば幅100nmの細幅部位3B,ダミーパターン3Cを含む)が基板上に塗布されたレジストに形成されることになる。なお、上記の各寸法は結像面上に形成されたパターンの寸法である。
このようにしてマスクパターンを転写すれば、図2に示すように、転写パターン3の細幅部位3Aの中央部は細くならず、転写パターン3の細幅部位3Aの幅は所望の幅(例えば100nm程度)になり、所望寸法の転写パターンが精度良く形成される。特に、本発明は、太幅部位の幅が細幅部位の幅の2倍以上になるような転写パターン3を形成する場合に有効である。
特に、本実施形態では、細幅部位1Bの周辺にダミーパターン2が存在し、密配列のパターンになっているため、細幅部位1Bも露光余裕度を持って転写されることになる。
なお、本実施形態では、フォトリソグラフィ工程において幅又は角度が変化するラインを含む所望の転写パターンを形成するのに用いられるマスク(例えばOPC後のマスクパターンを有するマスク)を分割し、それぞれのパターンを異なるマスク基板上に形成して、所望の転写パターンを形成するためのマスクパターンの一部を含む2つのマスクを製造している(マスクの製造方法)が、これに限られるものではなく、例えば、所望のパターンを3つ以上のパターンに分割して複数のマスクを形成するようにしても良い。この場合、他のマスクとして、異なるパターンを有する複数のマスクを用いて多重露光を行なうことになる。
また、本実施形態では、それぞれのマスクパターンの周辺にダミーパターンを設けているが、マスクパターンが密に配列されているのであれば(例えば線幅とピッチとの比が1:4程度になっていれば)、ダミーパターンは設けなくても良い。なお、ここでは、それぞれのマスクに設けるダミーパターンを同じにしているが、ダミーパターン同士がつながってしまわなければ、異なるダミーパターンを設けても良い。また、ダミーパターンを設けなくても、本発明によれば、所望のパターンを精度良く転写することができる。
次に、本実施形態の半導体装置の製造方法について説明する。
本半導体装置の製造方法は、異なるマスク基板上に異なるパターンを有する複数のマスクを用いて多重露光を行なって、幅又は角度が変化するラインを含む所望の転写パターンを形成する工程を含む。
つまり、一のマスク基板上に一のパターンを有する一のマスクを用いて露光を行ない、他のマスク基板上に他のパターンを有する他のマスクを用いて露光を行なって、幅又は角度が変化するラインを含む所望の転写パターンを形成する工程を含む。
以下、本半導体装置の製造方法について、図3(A)〜図3(J)を参照しながら、具体的に説明する。
本実施形態では、半導体基板上に形成されている下層配線と上層配線とを接続する配線(配線パターン)を形成するのに本発明を適用している。
まず、図3(A)に示すように、トランジスタ11及び下層配線12が予め形成されている半導体基板10を用意する。
次いで、図3(B)に示すように、下層配線12上に例えば酸化シリコン炭素膜からなる層間膜13(例えば厚さ300nm)を形成する。次に、層間膜13上に、エッチング時にマスクとなる薄膜14を例えばシリコン窒化膜(例えば厚さ150nm)によって形成する。
次に、図3(C)に示すように、例えばノボラック樹脂等からなる有機系の反射防止膜15(例えば厚さ80nm)を塗布し、さらに、例えば有機系のポジ型化学増幅型のレジスト16(例えば厚さ250nm)を塗布する。
そして、図1(A)に示すマスクパターンを有するマスク(即ち、太幅部位1Aをマスクパターンとして有するマスク)を用いて露光し、図3(D)に示すように、太幅部位1Aをレジストに転写して、図2の太幅部位3A及びダミーパターン3Cからなるレジストパターン(転写パターン)を形成する。なお、図3(D)は、図1(A)に示すマスクパターンを転写した場合のマスクパターンのA−A′線に沿う模式的断面図である。
次に、図1(B)に示すマスクパターンを有するマスク(即ち、細幅部位1Bをマスクパターンとして有するマスク)を用いて露光し、図3(E)に示すように、細幅部位1Bをレジストに転写して、図2の細幅部位3B及びダミーパターン3Cからなるレジストパターン(転写パターン)を形成する。なお、図3(E)は、図1(B)に示すマスクパターンを転写した場合のマスクパターンのB−B′線に沿う模式的断面図である。
ここで、図1(B)に示すマスクパターンを有するマスクは、図1(A)に示すマスクパターンのA−A′線と図1(B)に示すマスクパターンのB−B′線とが重なり合うような位置関係で配置される。このため、太幅部位3Aと細幅部位3Bとが組み合わされて、図2に示すような所望のレジストパターン3が形成されることになる。
次に、図3(F)に示すように、レジストパターン3をマスクにして、例えばフルオロカーボンのエッチングガスを用いて反射防止膜15をエッチングする。
次いで、図3(G)に示すように、例えばフルオロカーボンに酸素を添加したエッチングガスを用いてマスク薄膜14をエッチングする。そして、図3(H)に示すように、例えば窒素あるいはアルゴンを用いたアッシングによってレジスト16及び反射防止膜15を除去する。
そして、図3(I)に示すように、マスク薄膜14に形成されたパターンをマスクとして、例えばフルオロカーボンに酸素、一酸化炭素を添加したエッチングガスを用いて層間膜13をエッチングする。
その結果、層間膜13に所望のパターン17が形成される。
そして、図3(J)に示すように、所望のパターン17に例えば銅やアルミなどの金属を埋め込むことで、所望の配線パターン18を形成する。
なお、上述のように、本実施形態では、細幅部位1Bをマスクパターンとして有するマスクと、太幅部位1Aをマスクパターンとして有するマスクとの異なるパターンを有するマスクを用いて別々に露光するため、細幅部位1Bを有するマスクを用いる場合の露光量を調整することで、転写パターン3の細幅部位3Bの線幅を容易に調整することができる。
したがって、本実施形態にかかる半導体装置の製造方法、マスクの製造方法、露光方法によれば、転写パターンの幅を精密に制御することができ、所望寸法の転写パターンを精度良く形成できるという利点がある。特に、マスクパターンに細幅部位が含まれている場合であっても、非常に細くなってしまったり、断線してしまったりすることなく、所望寸法の転写パターンが得られるという利点がある。
なお、本実施形態では、本発明を、図2に示すように、細幅部位1Bが太幅部位1Aの間に挟まれたマスクパターンを転写するのに適用した例を説明しているが、これに限られるものではない。例えば図4に示すように、本発明は、太幅部位1Aの一端に細幅部位1Bが接続されているマスクパターンを転写するのに適用することもできる。この場合、マスクパターンを太幅部位1Aと細幅部位1Bとに分割し、太幅部位1Aをマスクパターンとして有するマスクを用いて露光した後、細幅部位1Bをマスクパターンとして有するマスクを用いて2重露光(多重露光)すれば良い。
[第2実施形態]
次に、本発明の第2実施形態にかかる半導体装置の製造方法、マスクの製造方法、露光方法について、図5〜図7を参照しながら説明する。
本実施形態にかかる露光方法は、上述の第1実施形態のものに対し、フォトリソグラフィ工程において幅又は角度が変化するラインを含む所望の転写パターンを形成するのに用いられるマスク(例えばOPC後のマスクパターンを有するマスク)を分割せずに一のマスクとしてそのまま用い、細幅部位のみを2重露光(ここでは2重露光)する点が異なる。
つまり、本露光方法では、一のマスクを、ラインの幅が変化する部位を含む所望のパターン(ここでは細幅部位と太幅部位とを有する所望のパターン;基本パターン)を有するマスク(例えばOPC後のマスクパターンを有するマスク;例えば図19参照)とし、他のマスクを、図5に示すように、所望のパターンの細幅部位に対応する位置に微小パターン(細幅部位と同程度又はそれよりも小さい幅を有するパターン;補正パターン)20を有するマスク(ここではダミーパターン2も有する)として、細幅部位のみを2重露光(多重露光)する点が異なる。
本実施形態では、OPC後のマスクパターン(基本パターン)にダミーパターンを設けたマスク(図19参照)と、図5に示すように、OPC後のマスクパターンの細幅部位に対応する位置に微小パターン(微小パターン)20を有するマスク(ここではダミーパターン2も有する)との複数(ここでは2つ)のマスクを用いる。なお、ここでは、微小パターン20の大きさは例えば80×80nmである。
そして、フォトリソグラフィによって、まず、OPC後のマスクパターンを有するマスク(図19参照)を用いて基板(ウェーハ)上に塗布されたレジストにOPC後のマスクパターンを転写し、次いで、微小パターン20を有するマスク(ここではダミーパターン2も有する)を用いて基板(ウェーハ)上に塗布されたレジストに微小パターン20を転写することで、基板(ウェーハ)上に転写された細幅部位のみを2重露光(多重露光)する。この結果、図6に示すように、所望のパターン3′(太幅部位3A′,細幅部位3B′,ダミーパターン3C′を含む)が基板上に塗布されたレジストに形成されることになる。
このようにしてマスクパターンを転写したところ、図6に示すように、転写パターン3′の細幅部位3A′の中央部は細くならず、転写パターン3の細幅部位3A′の幅が所望の幅(例えば100nm程度)になり、所望寸法の転写パターンが精度良く形成された。
上述のように、本実施形態では、太幅部位1Aと細幅部位1Bとをマスクパターンとして有するマスクと、微小パターン20をマスクパターンとして有するマスクという、異なるパターンを有するマスクを用いて別々に露光するため、微小パターン20を有するマスクを用いる場合の露光量を調整することで、転写パターン3′の細幅部位3B′の線幅を容易に調整することができる。
ここで、図7は、微小パターン20の露光量(適正露光量を100としたときの割合)を変化させて細幅部位3B′の線幅を測定した結果を示している。なお、ここでは、微小パターン20の露光量は、適正露光量に対して0−50%アンダー露光にした場合の測定結果を示している。
図7に示すように、適正露光量(100%)で微小パターン20を露光すると、所望の線幅寸法100nmを有する細幅部位3B′が得られる。また、露光量を下げて、適正露光量の75%で露光すると、線幅寸法は90nmとなり、より細い幅を有する細幅部位3B′が得られる。このように、露光量を調整することで、細幅部位3B′の線幅を容易に調整できることがわかる。
なお、その他の詳細は、上述の第1実施形態のものと同じであるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体装置の製造方法、マスクの製造方法、露光方法によれば、上述の第1実施形態のものと同様に、マスクの製造方法、露光方法によれば、転写パターンの幅を精密に制御することができ、所望寸法の転写パターンを精度良く形成できるという利点がある。特に、マスクパターンに細幅部位が含まれている場合であっても、非常に細くなってしまったり、断線してしまったりすることなく、所望寸法の転写パターンが得られるという利点がある。
なお、本実施形態では、所望の転写パターンが、細幅部位と太幅部位とからなるライン状パターンである場合を例に説明しているが、これに限られるものではない。例えば、所望の転写パターンが、所望寸法のホールを含むパターンである場合にも、本発明を適用することができる。この場合、所望寸法のホールを含むパターン(基本パターン)を有するマスクを用いて露光した後、所望寸法よりも小さい寸法のホールを含むパターン(補正パターン)を有するマスクを用いて2重露光(多重露光)すれば良い。これにより、所望寸法のホールを含む転写パターンを確実に形成できるようになる。
また、上述の第1実施形態の変形例(図4参照)のように、太幅部位1Aの一端に細幅部位1Bが接続されているマスクパターンを転写する場合は、太幅部位1Aの一端に細幅部位1Bが接続されているマスクパターンを有するマスクを用いて露光した後、細幅部位1Bに対応する位置に微小パターンを有するマスクを用いて細幅部位1Bに対応する部分のみを2重露光(多重露光)すれば良い。
[第3実施形態]
次に、本発明の第3実施形態にかかる半導体装置の製造方法、マスクの製造方法、露光方法について、図8〜図13を参照しながら説明する。
本実施形態にかかる露光方法は、上述の第2実施形態のものに対し、所望のパターンの形状が異なり、2重露光(多重露光)する部位も異なる。つまり、本露光方法では、一のマスクを、コーナー部位(ラインの角度が変化する部位)を含む所望の転写パターンを形成するためのマスクパターン(例えばL字形状やU字形状を含む所望のマスクパターン)を有するマスクとし、他のマスクを、所望のパターンのコーナー部位近傍の部位に対応する位置にパターンを有するマスクとして、コーナー部位のみを2重露光(多重露光)する。
例えば、コーナー部位を含む所望のパターンが、L字形状を含む所望のパターンである場合、図8(A)に示すようなL字形状を含む所望の転写パターンを形成するためのマスクパターン(OPC後のマスクパターン;基本パターン)30を有するマスクと、図8(B)に示すように、L字形状を含む所望のパターン30のコーナー部位近傍の部位31に対応する位置に微小パターン(コーナー部位近傍の部位よりも小さいパターン;補正パターン)32を有するマスクとを用いる。なお、OPC前のL字形状のコーナー部位近傍の部位(L字根元部位)31の幅は例えば100nmである。また、ここでは、微小パターン32の大きさは例えば80×250nmである。なお、図8(A),(B)ではダミーパターンは省略している。
そして、フォトリソグラフィによって、まず、図8(A)に示すようなOPC後のマスクパターン30を有するマスクを用いて基板(ウェーハ)上に塗布されたレジストにOPC後のマスクパターン30を転写し、次いで、図8(B)に示すような微小パターン32を有するマスクを用いて基板(ウェーハ)上に塗布されたレジストに微小パターン32を転写することで、基板(ウェーハ)上に転写されたコーナー部位近傍の部位のみを2重露光(多重露光)する。この結果、図10に示すように、所望の転写パターン33(コーナー部位33Aを含む)が基板上に塗布されたレジストに形成されることになる。
この場合、図8(A)に示すようなOPC後のマスクパターン30を有するマスクを用いて、基板上に塗布されたレジストにOPC後のマスクパターン30を転写した段階では、図9に示すように、転写パターン33′のL字形状のコーナー部位近傍の部位(L字根元部位)33B′の幅は非常に細くなっていたが、上述のようにして微小パターン32を転写したところ、図10に示すように、転写パターン33のL字形状のコーナー部位近傍の部位(L字根元部位)33Bの幅が所望の幅(例えば100nm程度)になり、所望寸法の転写パターンが精度良く形成された。特に、本発明は、L字形状の一方の辺の幅が他方の辺の幅の2倍以上になるような転写パターンを形成する場合に有効である。なお、ここでは、L字形状の各辺の幅が異なる場合について説明しているが、各辺の幅が同じ場合であっても本発明を適用しうる。
なお、ここでは、L字形状を含む所望のパターンの場合を例に説明しているが、いずれか一方の辺を長くすることによって形成されるT字形状を含む所望のパターンの場合も同様である。
また、例えば、コーナー部位を含む所望のパターンが、U字形状を含む所望のパターンである場合、図11(A)に示すようなU字形状を含む所望の転写パターンを形成するためのマスクパターン(OPC後のマスクパターン;基本パターン)40を有するマスクと、図11(B)に示すように、U字形状を含む所望のパターン40のコーナー部位近傍の部位41に対応する位置に微小パターン(コーナー部位近傍の部位よりも小さいパターン;補正パターン)42を有するマスクとを用いる。なお、OPC前のU字形状のコーナー部位近傍の部位(U字底部位)41の幅は例えば100nmである。また、ここでは、微小パターン42の大きさは例えば70×250nmである。なお、図11(A),(B)ではダミーパターンは省略している。
そして、フォトリソグラフィによって、まず、図11(A)に示すようなOPC後のマスクパターン40を有するマスクを用いて基板(ウェーハ)上に塗布されたレジストにOPC後のマスクパターン40を転写し、次いで、図11(B)に示すような微小パターン42を有するマスクを用いて基板(ウェーハ)上に塗布されたレジストに微小パターン42を転写することで、基板(ウェーハ)上に転写されたコーナー部位近傍の部位のみを2重露光(多重露光)する。この結果、図13に示すように、所望の転写パターン43(コーナー部位43Aを含む)が基板上に塗布されたレジストに形成されることになる。
この場合、図11(A)に示すようなOPC後のマスクパターン40を有するマスクを用いて、基板上に塗布されたレジストにOPC後のマスクパターン40を転写した段階では、図12に示すように、転写パターン43′のU字形状のコーナー部位近傍の部位(U字底部位)43B′の幅は非常に細くなっていたが、上述のようにして微小パターン42を転写したところ、図13に示すように、転写パターン43のU字形状のコーナー部位近傍の部位(U字底部位)43Bの幅が所望の幅(例えば100nm程度)になり、所望寸法の転写パターンが精度良く形成された。特に、本発明は、U字形状のコーナー部位を形成する一方の辺の幅が他方の辺の幅の2倍以上になるような転写パターンを形成する場合に有効である。
なお、その他の詳細は、上述の第2実施形態のものと同じであるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体装置の製造方法、マスクの製造方法、露光方法によれば、上述の第2実施形態のものと同様に、マスクの製造方法、露光方法によれば、転写パターンの幅を精密に制御することができ、所望寸法の転写パターンを精度良く形成できるという利点がある。特に、マスクパターンにコーナー部位が含まれている場合であっても、非常に細くなってしまったり、断線してしまったりすることなく、所望寸法の転写パターンが得られるという利点がある。
なお、本実施形態は、上述の第1実施形態の変形例として構成することもできる。つまり、所望のパターンを構成するコーナー部位で所望のパターンを分割して、一のマスク及び他のマスクを形成し、コーナー部位近傍の部位を多重露光するように構成することもできる。
[その他]
なお、本発明は、上述した各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することができる。例えば、上述の各実施形態のもの又はその変形例のものを任意に組み合わせても良い。
(付記1)
異なるマスク基板上に異なるパターンを有する複数のマスクを用いて多重露光を行なって、幅又は角度が変化するラインを含む転写パターンを形成する工程を含むことを特徴とする、半導体装置の製造方法。
(付記2)
前記複数の異なるパターンが、前記ラインの幅が変化する部位で前記転写パターンを形成するためのマスクパターンを分割して形成され、
前記複数のマスクを用いて露光を行なって、前記複数の異なるパターンを組み合わせたものとして前記転写パターンが形成されることを特徴とする、付記1記載の半導体装置の製造方法。
(付記3)
前記複数の異なるパターンが、前記ラインの角度が変化するコーナー部位で前記転写パターンを形成するためのマスクパターンを分割して形成され、
前記複数のマスクを用いて露光を行なって、前記複数の異なるパターンを組み合わせたものとして前記パターンが形成されることを特徴とする、付記1又は2記載の半導体装置の製造方法。
(付記4)
前記複数のマスクとして、前記ラインの幅が変化する部位を含む前記転写パターンを形成するための基本パターンを有するマスクと、前記転写パターンの細幅部位に対応する位置に補正パターンを有するマスクとを用いることを特徴とする、付記1記載の半導体装置の製造方法。
(付記5)
前記複数のマスクとして、前記ラインの角度が変化するコーナー部位を含む前記転写パターンを形成するための基本パターンを有するマスクと、前記転写パターンのコーナー部位近傍の部位に対応する位置に補正パターンを有するマスクとを用いることを特徴とする、付記1又は4記載の半導体装置の製造方法。
(付記6)
前記基本パターンを有するマスクが、L字形状、T字形状、U字形状のいずれかの形状を含むパターンを有するマスクであることを特徴とする、付記5記載の半導体装置の製造方法。
(付記7)
前記マスクが、前記パターンの周辺にダミーパターンを有することを特徴とする、付記1〜6のいずれか1項に記載の半導体装置の製造方法。
(付記8)
異なるマスク基板上に異なるパターンを有する複数のマスクを用いて多重露光を行なって、所望寸法のホールを含む転写パターンを形成する工程を含み、
前記複数のマスクとして、所望寸法のホールを含むパターンを有するマスクと、前記所望寸法よりも小さい寸法のホールを含むパターンを有するマスクとを用いることを特徴とする、半導体装置の製造方法。
(付記9)
フォトリソグラフィ工程において幅又は角度が変化するラインを含む転写パターンを形成するのに用いられるマスクの製造方法であって、
前記転写パターンを形成するためのマスクパターンを分割し、それぞれのパターンを異なるマスク基板上に形成して複数のマスクを製造することを特徴とする、マスクの製造方法。
(付記10)
前記ラインの幅が変化する部位で前記マスクパターンを分割して前記複数のマスクを製造することを特徴とする、付記9記載のマスクの製造方法。
(付記11)
前記ラインの角度が変化するコーナー部位で前記マスクパターンを分割して前記複数のマスクを製造することを特徴とする、付記9又は10記載のマスクの製造方法。
(付記12)
前記マスクパターンを3つ以上のパターンに分割して前記複数のマスクを製造することを特徴とする、付記9〜11のいずれか1項に記載のマスクの製造方法。
(付記13)
一のマスク基板上に一のパターンを有する一のマスクを用いて露光を行ない、他のマスク基板上に他のパターンを有する他のマスクを用いて露光を行なって、幅又は角度が変化するラインを含む転写パターンを形成することを特徴とする、露光方法。
(付記14)
前記一のマスクが、前記ラインの幅が変化する部位を含む前記転写パターンを形成するための基本パターンを有するマスクであり、
前記他のマスクが、前記転写パターンの細幅部位に対応する位置に補正パターンを有するマスクであることを特徴とする、付記13記載の露光方法。
(付記15)
前記一のマスクが、前記ラインの角度が変化するコーナー部位を含む前記転写パターンを形成するための基本パターンを有するマスクであり、
前記他のマスクが、前記転写パターンのコーナー部位近傍の部位に対応する位置に補正パターンを有するマスクであることを特徴とする、付記13記載の露光方法。
(付記16)
前記基本パターンを有するマスクが、L字形状、T字形状、U字形状のいずれかの形状を含むパターンを有するマスクであることを特徴とする、付記15記載の露光方法。
(付記17)
前記他のマスクとして、異なるパターンを有する複数のマスクを用いて多重露光を行なうことを特徴とする、付記13〜16のいずれか1項に記載の露光方法。
本発明の第1実施形態において用いられる2つのマスクパターンを示す模式図であって、(A)は太幅部位を有するマスクパターンを示しており、(B)は細幅部位を有するマスクパターンを示している。 本発明の第1実施形態において用いられる2つのマスクパターンを転写して得られたパターンを示す模式図である。 (A)〜(J)は、本発明の第1実施形態にかかる半導体デバイスの製造方法を説明するための模式的断面図である。 本発明の第1実施形態にかかるマスクパターンの変形例を示す模式図である。 本発明の第2実施形態において用いられる微小パターンを有するマスクパターンを示す模式図である。 本発明の第2実施形態において用いられる2つのマスクパターンを転写して得られたパターンを示す模式図である。 本発明の第2実施形態にかかるマスクパターンを転写して得られる細幅部位の線幅と露光量との関係を示す図である。 本発明の第3実施形態において用いられる2つのマスクパターンを示す模式図であって、(A)はOPC後のL字形状パターンを示しており、(B)は微小パターンを示している。 本発明の第3実施形態において用いられるOPC後のL字形状パターンを転写して得られたパターンを示す模式図である。 本発明の第3実施形態において用いられる2つのマスクパターンを転写して得られたパターンを示す模式図である。 本発明の第3実施形態において用いられる2つのマスクパターンを示す模式図であって、(A)はOPC後のU字形状パターンを示しており、(B)は微小パターンを示している。 本発明の第3実施形態において用いられるOPC後のU字形状パターンを転写して得られたパターンを示す模式図である。 本発明の第3実施形態において用いられる2つのマスクパターンを転写して得られたパターンを示す模式図である。 一般的な半導体デバイスの積層構造を示す模式的断面図である。 一般的なマスクパターンを示す模式図である。 図15に示すマスクパターンを転写して得られたパターンを示す模式図である。 OPC後のマスクパターンを示す模式図である。 図17に示すOPC後のマスクパターンを転写して得られたパターンを示す模式図である。 図17に示すOPC後のパターンにダミーパターンを設けたマスクパターンを示す模式図である。 図19に示すマスクパターンを転写して得られたパターンを示す模式図である。
符号の説明
1A 太幅部位(一のマスクパターン)
1B 細幅部位(他のマスクパターン)
2 ダミーパターン
3,3′ 所望のパターン
3A,3A′ 転写パターンの太幅部位
3B,3B′ 転写パターンの細幅部位
3C,3C′ 転写パターンのダミーパターン
11 トランジスタ
12 下層配線
13 層間膜
14 マスク薄膜
15 反射防止膜
16 レジスト
17 層間膜に形成される所望のパターン
18 所望の配線パターン
20 微小パターン
30 L字形状を含む所望のパターン(マスクパターン)
31 コーナー部位近傍の部位
32 微小パターン
33,33′ 所望のパターン(転写パターン)
33A 転写パターンのコーナー部位
33B,33B′ 転写パターンのL字形状のコーナー部位近傍の部位
40 U字形状を含む所望のパターン(マスクパターン)
41 コーナー部位近傍の部位
42 微小パターン
43,43′ 所望のパターン(転写パターン)
43A 転写パターンのコーナー部位
43B,43B′ 転写パターンのU字形状のコーナー部位近傍の部位(U字底部位)

Claims (8)

  1. 異なるマスク基板上に異なるパターンを有する複数のマスクを用いて多重露光を行なって、幅又は角度が変化するラインを含む転写パターンを形成する工程を含み、
    前記複数のマスクとして、前記ラインの幅が変化する部位を含む前記転写パターンを形成するために最初に転写される前記転写パターンに対応する形状の基本パターンを有するマスクと、前記基本パターンに次いで転写される前記転写パターンの細幅部位に対応する位置にのみ前記細幅部位に対応する形状の補正パターンを有するマスクとを用いることを特徴とする、半導体装置の製造方法。
  2. 異なるマスク基板上に異なるパターンを有する複数のマスクを用いて多重露光を行なって、幅又は角度が変化するラインを含む転写パターンを形成する工程を含み、
    前記複数のマスクとして、前記ラインの角度が変化するコーナー部位を含む前記転写パターンを形成するために最初に転写される前記転写パターンに対応する形状の基本パターンを有するマスクと、前記基本パターンに次いで転写される前記転写パターンのコーナー部位近傍の部位に対応する位置にのみ前記コーナー部位近傍の部位に対応する形状の補正パターンを有するマスクとを用いることを特徴とする、半導体装置の製造方法。
  3. 前記基本パターンを有するマスクが、L字形状、T字形状、U字形状のいずれかの形状を含むパターンを有するマスクであることを特徴とする、請求項2に記載の半導体装置の製造方法。
  4. 前記マスクが、前記パターンの周辺にダミーパターンを有することを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
  5. 一のマスク基板上に一のパターンを有する一のマスクを用いて露光を行ない、他のマスク基板上に他のパターンを有する他のマスクを用いて露光を行なって、幅又は角度が変化するラインを含む転写パターンを形成する工程を含み、
    前記一のマスクが、前記ラインの幅が変化する部位を含む前記転写パターンを形成するために最初に転写される前記転写パターンに対応する形状の基本パターンを有するマスクであり、
    前記他のマスクが、前記基本パターンに次いで転写される前記転写パターンの細幅部位に対応する位置にのみ前記細幅部位に対応する形状の補正パターンを有するマスクであることを特徴とする、露光方法。
  6. 一のマスク基板上に一のパターンを有する一のマスクを用いて露光を行ない、他のマスク基板上に他のパターンを有する他のマスクを用いて露光を行なって、幅又は角度が変化するラインを含む転写パターンを形成する工程を含み、
    前記一のマスクが、前記ラインの角度が変化するコーナー部位を含む前記転写パターンを形成するために最初に転写される前記転写パターンに対応する形状の基本パターンを有するマスクであり、
    前記他のマスクが、前記基本パターンに次いで転写される前記転写パターンのコーナー部位近傍の部位に対応する位置にのみ前記コーナー部位近傍の部位に対応する形状の補正パターンを有するマスクであることを特徴とする、露光方法。
  7. 前記基本パターンを有するマスクが、L字形状、T字形状、U字形状のいずれかの形状を含むパターンを有するマスクであることを特徴とする、請求項6に記載の露光方法。
  8. 前記他のマスクとして、異なるパターンを有する複数のマスクを用いて多重露光を行なうことを特徴とする、請求項5〜7のいずれか1項に記載の露光方法。
JP2006007327A 2006-01-16 2006-01-16 半導体装置の製造方法及び露光方法 Active JP4961750B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006007327A JP4961750B2 (ja) 2006-01-16 2006-01-16 半導体装置の製造方法及び露光方法
US11/411,019 US7820364B2 (en) 2006-01-16 2006-04-26 Semiconductor device manufacturing method, mask manufacturing method, and exposure method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006007327A JP4961750B2 (ja) 2006-01-16 2006-01-16 半導体装置の製造方法及び露光方法

Publications (2)

Publication Number Publication Date
JP2007189140A JP2007189140A (ja) 2007-07-26
JP4961750B2 true JP4961750B2 (ja) 2012-06-27

Family

ID=38263558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006007327A Active JP4961750B2 (ja) 2006-01-16 2006-01-16 半導体装置の製造方法及び露光方法

Country Status (2)

Country Link
US (1) US7820364B2 (ja)
JP (1) JP4961750B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817064B1 (ko) * 2006-10-02 2008-03-27 삼성전자주식회사 미세패턴을 형성하기 위한 마스크 및 그 형성방법
JP5138496B2 (ja) * 2008-08-05 2013-02-06 ラピスセミコンダクタ株式会社 フォトマスク、及びフォトレジストパターンの形成方法
US8423923B2 (en) 2011-07-20 2013-04-16 United Microelectronics Corp. Optical proximity correction method
JP6197283B2 (ja) * 2012-07-11 2017-09-20 大日本印刷株式会社 ナノインプリントリソグラフィ用マスクおよびその製造方法
KR102345078B1 (ko) * 2017-03-31 2021-12-29 가부시키가이샤 니콘 패턴 산출 장치, 패턴 산출 방법, 마스크, 노광 장치, 디바이스 제조 방법, 컴퓨터 프로그램, 및, 기록 매체

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03201422A (ja) * 1989-12-28 1991-09-03 Oki Electric Ind Co Ltd 回路パターン形成方法およびそれに用いるマスク
JP3179520B2 (ja) * 1991-07-11 2001-06-25 株式会社日立製作所 半導体装置の製造方法
US5523186A (en) * 1994-12-16 1996-06-04 International Business Machines Corporation Split and cover technique for phase shifting photolithography
US6228539B1 (en) * 1996-09-18 2001-05-08 Numerical Technologies, Inc. Phase shifting circuit manufacture method and apparatus
JPH11121342A (ja) * 1997-10-21 1999-04-30 Matsushita Electron Corp 部分一括露光マスク、およびこのマスクを使用した部分一括露光方法
JP2000112114A (ja) * 1998-10-08 2000-04-21 Hitachi Ltd 半導体装置及び半導体装置の製造方法
US6351304B1 (en) * 1999-06-04 2002-02-26 Canon Kabushiki Kaisha Multiple exposure method
WO2001063653A1 (fr) 2000-02-25 2001-08-30 Hitachi, Ltd. Dispositif de circuit integre a semi-conducteurs et procede de production, et procede de production de masques
JP2002055432A (ja) * 2000-08-10 2002-02-20 Matsushita Electric Ind Co Ltd フォトマスク装置及びパターン形成方法
JP2003168640A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体装置の製造方法
US7045255B2 (en) * 2002-04-30 2006-05-16 Matsushita Electric Industrial Co., Ltd. Photomask and method for producing the same
KR100529619B1 (ko) * 2003-12-27 2005-11-17 동부아남반도체 주식회사 반도체 소자의 마스크 및 그 패턴 형성 방법

Also Published As

Publication number Publication date
US20070166627A1 (en) 2007-07-19
JP2007189140A (ja) 2007-07-26
US7820364B2 (en) 2010-10-26

Similar Documents

Publication Publication Date Title
US8158306B2 (en) Method and system for combining photomasks to form semiconductor devices
TWI512391B (zh) A manufacturing method of an electronic device, a manufacturing method of a display device, a method of manufacturing a mask, and a mask
JP5635577B2 (ja) フォトマスクの製造方法、フォトマスク、パターン転写方法、及びフラットパネルディスプレイの製造方法
JP2009238777A (ja) 半導体装置の製造方法
JP4961750B2 (ja) 半導体装置の製造方法及び露光方法
JP5792431B2 (ja) 半導体装置の製造方法
JP2014066863A5 (ja)
JP5067313B2 (ja) ハーフトーン位相シフトマスクの製造方法及び半導体装置の製造方法
JP2009076677A (ja) 半導体装置の製造方法及びフォトマスクの設計方法
JP2006018001A (ja) 階調フォトマスクおよびその製造方法
JP4340319B2 (ja) 露光用マスク及びパターン転写方法
JP2006030320A (ja) グレートーンマスク及びグレートーンマスクの製造方法
JP3454970B2 (ja) マスクパターン補正方法、パターン形成方法及びフォトマスク
JP2003318128A (ja) 半導体装置の製造方法
US20140220482A1 (en) Method for forming patterns
JP2007123342A (ja) 半導体装置の製造方法。
TW201415159A (zh) 形成光罩的方法
US6638664B2 (en) Optical mask correction method
US20080076047A1 (en) Method of forming image contour for predicting semiconductor device pattern
JP2010008921A (ja) マスクパターンデータの生成方法およびマスクの製造方法
US6767672B2 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
US20170005015A1 (en) Monitor process for lithography and etching processes
JP2010113195A (ja) 露光用マスク及び半導体装置の製造方法
JP2007233138A (ja) マスク、マスクの製造方法およびそのマスクを用いた半導体装置の製造方法
JP2006189749A (ja) 多重透過位相マスクおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080605

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20081030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120312

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350