KR100817064B1 - 미세패턴을 형성하기 위한 마스크 및 그 형성방법 - Google Patents

미세패턴을 형성하기 위한 마스크 및 그 형성방법 Download PDF

Info

Publication number
KR100817064B1
KR100817064B1 KR1020060097408A KR20060097408A KR100817064B1 KR 100817064 B1 KR100817064 B1 KR 100817064B1 KR 1020060097408 A KR1020060097408 A KR 1020060097408A KR 20060097408 A KR20060097408 A KR 20060097408A KR 100817064 B1 KR100817064 B1 KR 100817064B1
Authority
KR
South Korea
Prior art keywords
pattern
forming
mask
auxiliary
width
Prior art date
Application number
KR1020060097408A
Other languages
English (en)
Inventor
신재필
김영일
유문현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060097408A priority Critical patent/KR100817064B1/ko
Priority to US11/590,352 priority patent/US7536671B2/en
Priority to CN2007100057156A priority patent/CN101158804B/zh
Priority to TW096126067A priority patent/TW200817831A/zh
Priority to JP2007214022A priority patent/JP5580510B2/ja
Application granted granted Critical
Publication of KR100817064B1 publication Critical patent/KR100817064B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

이중 패터닝 공정에서 마스크 상의 제1 및 제2 패턴이 그대로 하부의 피전사물에 전사되도록 하는 미세패턴을 형성하기 위한 마스크 및 그 형성방법을 제공한다. 그 마스크 및 방법은 제1 방향으로 반복되는 제1 패턴 및 제1 패턴 사이에 위치하며, 제1 패턴과 나란하게 배열되는 제1 폭(W1)의 제2 패턴을 포함한다. 또한, 제1 패턴과 상기 제2 패턴 사이에 배치되며, 제2 패턴과 제1 간격(D1)을 유지하도록 하는 보조패턴을 포함한다.
이중 패터닝, 미세패턴, 보조패턴, 제1 간격

Description

미세패턴을 형성하기 위한 마스크 및 그 형성방법{Mask for forming fine pattern and method of forming the same}
도 1a 및 도 1b는 종래의 이중 패터닝의 하나의 사례인 자기정합 방식에 의한 미세패턴의 형성방법을 나타낸 단면도들이다.
도 2는 정상으로 미세패턴이 형성된 마스크를 나타내는 평면도이다.
도 3은 본 발명의 제1 실시예에서의 제1 결함을 내포한 영역에서 미세패턴이 형성된 마스크를 개념적으로 설명하기 위한 평면도이다.
도 4는 본 발명의 제1 실시예에 의한 제1 보조패턴을 형성하는 방법을 나타낸 흐름도이고, 도 5a 내지 도 5e는 도 4를 보충적으로 설명하기 위한 평면도들이다.
도 6은 본 발명의 제2 실시예에서의 제2 결함을 내포한 영역에서 미세패턴이 형성된 마스크를 개념적으로 설명하기 위한 평면도이다.
도 7은 본 발명의 제2 실시예에 의한 제2 보조패턴을 형성하는 방법을 나타낸 흐름도이고, 도 8a 내지 도 8e는 도 7을 보충적으로 설명하기 위한 평면도들이다.
도 9a 및 도 9b는 본 발명의 실시예들에 의한 이중 패터닝의 하나의 사례인 자기정합 방식에 의한 미세패턴의 형성방법을 나타낸 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
100, 400; 기판 102, 202, 302; 제2 패턴
104; 210, 304; 제1 패턴 208; 제1 보조패턴
310; 제2 보조패턴 W1; 제2 패턴의 폭
W2; 제1 보조패턴의 폭 W3; 제2 보조패턴의 폭
본 발명은 반도체소자의 제조를 위한 마스크 및 그 형성방법에 관한 것으로, 특히 미세패턴을 가진 반도체소자를 제조하기 위한 마스크 및 그 형성방법에 관한 것이다.
최근, 고집적화의 추세에 따라, 반도체소자를 형성하기 위한 패턴이 점차로 미세해지고 있다. 미세한 패턴을 포함한 개별소자의 크기가 줄어들므로, 원하는 패턴의 폭 및 간격의 합인 피치(pitch)를 작게 하여야 한다. 그런데, 소자의 디자인 룰(design rule)의 감소가 급격하게 진행됨에 따라 반도체소자의 구현에 필요한 패턴, 예컨대 라인 앤드 스페이스 패턴(line and space 패턴, 이하, 라인 패턴이라 함)을 형성하기 위한 포토리소그래피의 공정의 해상도 한계로 인하여 미세패턴을 형성하는 데 한계가 있다.
포토리소그래피의 해상도 한계를 극복하기 위하여, 소위 이중(double) 패터닝 방법이 제안되었다. 이중 패터닝은 다양한 방법으로 구현될 수 있으나, 작은 피쳐사이즈(feature size)의 스페이서를 형성하는 방법(예를 들면, 미국등록특허 6,603,688 참조) 및 자기정합(Self-align) 방식(예를 들면, 한국출원특허 2005-0032297) 등에 상세하게 개시되어 있다.
이중 패터닝은 포토리소그래피에 의해 제1 방향으로 반복되는 제1 패턴을 형성하고, 제1 패턴 사이에 제1 패턴과 소정의 간격만큼 이격되어 배치된 제2 패턴을 포토리소그래피 이외의 방식, 예컨대 스페이서나 자기정합 방식으로 형성하는 것이다. 그런데, 상기 제1 및 제2 패턴을 전사하기 위한 마스크 상의 상기 패턴, 특히 제2 패턴이 실질적으로 피전사물에 전사되어야 한다.
도 1a 및 도 1b는 종래의 이중 패터닝의 하나의 사례인 자기정합 방식에 의한 미세패턴의 형성방법을 나타낸 단면도들이다. 이때, a 및 b영역은 제2 패턴의 결함이 발생할 수 있는 영역이고, c영역은 정상적인 제2 패턴이 형성된 영역이다. 여기서, 결함이란 제2 패턴이 실질적으로 피전사물에 전사되지 않을 경우를 말한다.
도 1a 및 도 1b를 참조하면, 피식각막(12)이 형성되어 있는 반도체기판(10) 상에 포토리소그래피에 의해 형성된 제1 마스크 패턴(14)이 반복적으로 형성되어 있다. 여기서, 제1 마스크 패턴(14)은 앞에서 설명한 제1 패턴(도 1b의 12a)을 형성하기 위한 것이다. 제1 마스크 패턴(14)이 형성된 반도체기판(10) 위에 제1 마스크층(18) 및 제2 마스크층(20)을 형성한다. 제1 마스크층(18)은 제1 마스크 패턴(14)의 상면 및 측벽을 균일한 두께, 바람직하게는 c 영역의 제1 간격(D1)의 두께만큼 덮도록 형성된다. 제2 마스크층(20)은 제1 마스크층(18)을 균일한 두 께로 덮는다. 이때, 제2 마스크층(20)은 제1 마스크 패턴(14)와 유사한 식각특성을 가지는 물질로 이루어질 수 있다.
다음에, 습식식각을 이용하여 제2 마스크층(20)의 일부를 제거한다. 정상영역인 c 영역에는 리세스된 영역에 제2 마스크 패턴(20a)이 잔존한다. 이때, 제2 마스크 패턴(20a)은 이중 패터닝의 제2 패턴을 형성하기 위한 마스크이다. 하지만, 결함영역인 a 영역 및 b 영역에는 제2 마스크 패턴(20a)이 형성되지 않고 제거된다. 그 이유는 결함영역의 제2 마스크층(20)이 습식식각에 의해 제거되어 제2 마스크 패턴(20a)이 형성되지 않기 때문이다.
제2 마스크 패턴(20a)이 형성된 상태에서 이방성 식각을 진행하면, 제1 마스크 패턴(14)의 하부에는 제1 패턴(12a), 그리고 정상영역인 c 영역의 제2 마스크 패턴(20a)의 하부에는 제2 패턴(16c)이 형성된다. 하지만, 결함영역인 a 영역과 b 영역에는 제2 마스크 패턴(20a)이 형성되지 않으므로, 마스크 상에 존재하는 제2 패턴(16a, 16b)이 반도체 기판(10) 상에 전사되지 않는다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 이중 패터닝 공정에서 마스크 상의 제1 및 제2 패턴이 그대로 하부의 피전사물에 전사되도록 하는 미세패턴을 형성하기 위한 마스크를 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기 마스크를 이용하여 미세패턴을 형성하기 위한 마스크의 형성방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 마스크는 제1 방향으로 반복되는 제1 패턴 및 상기 제1 패턴 사이에 위치하며, 상기 제1 패턴과 나란하게 배열되는 제1 폭(W1)의 제2 패턴을 포함한다. 또한, 상기 제1 패턴과 상기 제2 패턴 사이에 배치되며, 상기 제2 패턴과 제1 간격(D1)을 유지하도록 하는 보조패턴을 포함한다.
본 발명의 상기 보조패턴 사이의 간격(D2)은 (W1 + 2*D1)일 수 있다. 또한, 상기 보조패턴은 상기 제2 패턴과 제1 간격(D1)을 유지하면서 독립적으로 배치된 제1 보조패턴일 수 있으며, 상기 제1 패턴과 상기 제1 간격(D1)을 유지하도록 상기 제1 패턴에 부착된 제2 보조패턴일 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 마스크의 형성방법은 먼저 마스크 상에 제1 방향으로 반복되는 제1 패턴을 형성한다. 그후, 상기 제1 패턴 사이에 위치하며, 상기 제1 패턴과 나란하게 배열되는 제1 폭(W1)의 제2 패턴을 형성한다. 상기 제1 패턴과 상기 제2 패턴 사이에 배치되며, 상기 제2 패턴과 제1 간격(D1)을 유지하도록 하는 보조패턴을 형성한다.
상기 보조패턴은 상기 제2 패턴과 제1 간격(D1)을 유지하면서 독립적으로 배치된 제1 보조패턴일 수 있다. 이때, 상기 제1 보조패턴을 형성하는 단계는 제1 결함을 갖는 제1 폭(W1)의 상기 제2 패턴을 선택하는 단계와, 상기 제2 패턴의 적어도 일측에 상기 제1 간격(D1)만큼 물질막을 형성하는 단계와, 상기 물질막의 적어도 일측에 상기 제1 폭(W1)만큼의 물질막을 더 형성하는 단계 및 상기 제1 간격(D1)의 물질막 및 상기 제2 패턴을 제거하는 단계를 포함할 수 있다.
상기 보조패턴은 상기 제1 패턴과 제1 간격(D1)을 유지하도록 상기 제1 패턴에 부착된 제2 보조패턴일 수 있다. 이때, 상기 제2 보조패턴을 형성하는 단계는 제2 결함을 갖는 제1 폭(W1)의 제2 패턴을 선택하는 단계와, 상기 제2 패턴의 적어도 일측과 상기 제1 패턴 사이를 물질막으로 채우는 단계와, 상기 제1 패턴을 제거하는 단계 및 상기 제1 간격(D1)의 물질막 및 상기 제2 패턴을 제거하는 단계를 포함할 수 있다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 실시예 전체에 걸쳐서 동일한 참조부호는 동일한 구성요소를 나타낸다.
본 발명의 실시예들은 이중 패터닝에 의한 미세패턴을 형성하기 위한 마스크 및 그 형성방법을 제공할 것이다. 상기 미세패턴은 포토리소그래피 방식에 의해 형성될 제1 패턴과 포토리소그래피의 해상도를 극복하기 위하여 상기 제1 패턴 사이에 배치되는 제2 패턴으로 구분된다. 마스크 상의 미세패턴을 피전사물에 전사하면, 도 1a에서와 같이 결함영역(a, b)과 정상영역(c)이 발생할 수 있다. 본 발명의 실시예는 상기 결함영역(a, b)을 방지하기 위한 마스크와 그 형성방법에 관한 것이다.
본 발명의 실시예들을 설명하기 이전에, 정상영역(c)을 위한 마스크에 대 하여 살펴보기로 한다. 도 2는 정상영역(c)을 위한 미세패턴이 형성된 마스크(100)를 나타내는 평면도이다.
도 2를 참조하면, 정상영역(c)의 미세패턴은 일정한 피치(pitch)로 제1 방향으로 반복되는 제1 패턴(104)과 제1 패턴(104) 사이에 위치하는 제2 패턴(102)을 포함한다. 제1 패턴(104)은 피전사물에 포토리소그래피에 의해 형성되는 패턴이다. 제2 패턴(102)는 제1 패턴(104)을 형성한 이후에, 이중 패터닝에 의해 전사되기 위한 것이다. 제2 패턴(102)은 제1 폭(W1)을 가지면서 제1 패턴(104)과 제1 간격(D1)을 유지하면서 나란하게 배열된다. 이에 따라, 제2 패턴(102) 양측의 제1 패턴(104)의 간격은 (W1 + 2*D1)이 바람직하다.
이하에서는 결함영역(a, b)의 미세패턴을 형성하기 위한 마스크를 중심으로 살펴보기로 한다. 결함영역(a)에서의 경우(이하, 제1 결함)는 제1 실시예, 그리고 결함영역(b)의 경우(이하, 제2 결함)는 제2 실시예로 구분하여 설명하기로 한다.
(제1 실시예)
도 3은 본 발명의 제1 실시예에서의 제1 결함을 내포한 영역에서 미세패턴이 형성된 마스크(200)를 개념적으로 설명하기 위한 평면도이다.
도 3을 참조하면, 마스크 상에는 존재하나 피전사물에는 전사되지 않은 제1 결함을 가진 제2 패턴(202) 일측의 (W2 + 2*D1)의 거리에는 제1 패턴(210)이 배치되어 있지 않다. 이때, W2는 이후에 설명될 제1 보조패턴(208)의 폭이다. 즉, 제1 결함은 제1 패턴(210) 및 제2 패턴(202) 사이의 간격이 제1 보조패턴의 폭(W2)과 제1 간격(D1)*2를 합한 (W2 + 2*D1)과 같거나 큰 경우이다.
제2 패턴(202)의 폭(W1)은 포토리소그래피에 의해 형성할 수 있는 최소 폭일 수 있다. 또한, 제2 패턴의 폭(W1)과 제1 보조패턴(208)의 폭(W2)은 동일할 수 있다. 제1 보조패턴(208)은 제2 패턴(202)와 제1 간격(D1)만큼 이격되어 독립적으로 분리되어 배치된다. 제1 보조패턴(208)을 형성하는 방법은 이하에서 상세하게 설명하기로 한다.
도 4는 본 발명의 제1 실시예에 의한 제1 보조패턴(208)을 형성하는 방법을 나타낸 흐름도이고, 도 5a 내지 도 5e는 도 4를 보충적으로 설명하기 위한 평면도들이다. 여기서, 제2 패턴(202)은 라인 형태의 패턴을 중심으로 살펴보기로 한다.
도 4 및 도 5a를 참조하면, 제1 결함을 가진 제1 폭(W1)의 제2 패턴(202)을 마스크 상에서 선택한다(S10). 제1 결함은 도 3을 참조하여 설명한 바와 같다. 제1 결함이 존재하면, 마스크 상의 제2 패턴(202)은 피전사물에 전사되지 않는다. 제2 패턴(202)은 다양한 경우로 존재할 수 있다. 즉, 제2 패턴(202)이 단독으로 존재할 수 있고, 일부는 제1 패턴(도 2의 104)과 제1 간격(D1)으로 떨어져 있으나 나머지는 제1 결함을 이루면서 돌출되어 있을 수도 있다.
도 4 및 도 5b를 참조하면, 제2 패턴(202)의 적어도 일측에 제1 간격(D1)만큼의 폭으로 물질막(204)을 형성한다(S12). 또한, 물질막(204)은 도시된 바와 같이 제2 패턴(202)의 둘레를 따라서 제1 간격(D1)만큼의 폭으로 형성할 수 있다. 물질막(204)은 통상의 차광을 위한 물질, 예컨대 크롬(Cr)로 이루어질 수 있다.
도 4 및 도 5c를 참조하면, 물질막(204)의 적어도 일측에 임의의 폭, 예컨대 제1 폭(W1)만큼의 물질막(206)을 더 형성한다(S14). 또한, 물질막(206)은 도시된 바와 같이 물질막(204)의 둘레를 따라서 제1 폭(W1)만큼의 폭으로 형성할 수 있다.
도 4 및 도 5d를 참조하면, 제2 패턴(202)과 제1 간격(D1)의 물질막(204)을 제거하여 제2 폭(W2)의 제1 보조패턴(208)을 형성한다(S16). 이에 따라, 물질막(206)은 제1 보조패턴(208)이 될 수 있다. 즉, 제1 보조패턴의 폭(W2)은 제2 패턴의 폭(W1)과 같을 수 있다. 제1 보조패턴(208)은 제1 결함을 가진 제2 패턴(202)과 제1 간격(D1)을 유지하면서 독립적으로 배치된다. 다시 말해, 제1 보조패턴(208)은 다른 패턴에 부착되지 않고, 자체적으로 분리되어 배치된다.
제1 보조패턴(208) 사이의 간격(D2)는 (W1 + 2*D1)일 수 있다. 제1 보조패턴(208)은 내부에 홈이 형성되도록 일측이 개방된 직사각형의 둘레를 따라서 배치될 수 있다. 이때, 제1 보조패턴(208)의 폭(W2)은 제1 폭(W1)과 동일할 수 있다.
도 4 및 도 5e를 참조하면, 제1 보조패턴(208)을 형성한 이후에, 제거된 제2 패턴(202)을 원래의 위치에 형성한다. 이에 따라, 제1 보조패턴(208)은 제2 패턴(202)와 제1 간격(D1)만큼 이격되어 독립적으로 분리되어 배치된다.
(제2 실시예)
도 6은 본 발명의 제2 실시예에서의 제2 결함을 내포한 영역에서 미세패턴이 형성된 마스크(300)를 개념적으로 설명하기 위한 평면도이다.
도 6을 참조하면, 마스크 상에는 존재하나 피전사물에는 전사되지 않은 제 2 결함을 가진 제2 패턴(302)의 적어도 일측에는 제1 패턴(304)이 배치되어 있다. 여기서, 제2 결함은 제1 패턴(304) 및 제2 패턴(302) 사이의 간격이 제1 간격(D1)보다 크고 제1 폭(W1)과 제1 간격(D1)*2이 합인 (W1 + 2*D1)보다 작은 경우를 말한다. 제2 패턴(302)과 제1 간격(D1)을 유지하기 위하여, 제2 보조패턴(310)은 제1 패턴(304)에 부착되어 있다. 제2 패턴(302)의 폭(W1)은 포토리소그래피에 의해 형성할 수 있는 최소 폭일 수 있다. 제2 보조패턴(310)을 형성하는 방법은 이하에서 상세하게 설명하기로 한다.
도 7은 본 발명의 제2 실시예에 의한 제2 보조패턴(310)을 형성하는 방법을 나타낸 흐름도이고, 도 8a 내지 도 8e는 도 7을 보충적으로 설명하기 위한 평면도들이다. 여기서, 제2 패턴(310)은 라인 형태의 패턴을 중심으로 살펴보기로 한다.
도 7 및 도 8a를 참조하면, 제2 결함을 가진 제1 폭(W1)의 제2 패턴(302)을 마스크 상에서 선택한다(S20). 제2 결함은 도 6을 참조하여 설명한 바와 같다. 제2 결함이 존재하면, 마스크 상의 제2 패턴(302)이 피전사물로 전사되지 않는다. 제2 패턴(302)은 다양한 형태로 존재할 수 있다. 즉, 제2 패턴(202)이 단독으로 있을 수도 있고, 일부는 제1 패턴(도 2의 104)과 제1 간격(D1)으로 떨어져 있으나 나머지는 제2 결함을 이루면서 형성될 수도 있다. 이때, 제1 패턴(304)과 제2 패턴(302) 사이의 간격(D3)은 제1 간격(D1)보다 크다. 구체적으로, 간격(D3)은 제1 간격(D1)보다 크고 (W1 + 2*D1)보다 작을 수 있다.
도 7 및 도 8b를 참조하면, 제2 패턴(302)의 적어도 일측과 인접하는 제1 패턴(304) 사이를 물질막(306)으로 채운다(S22). 또한, 물질막(306)은 도시된 바와 같이 제2 패턴(302)의 양측에 채워질 수 있다. 물질막(306)의 폭은 제1 패턴(304)과 제2 패턴(302) 사이의 간격(D3)과 같을 수 있다.
도 7 및 도 8c를 참조하면, 제1 패턴(304)을 제거한다(S24). 이에 따라, 마스크 상에는 제2 패턴(302)와 물질막(306)이 남는다. 제2 패턴(302)의 일측의 물질막(306)의 폭은 제1 간격(D1)과 이후에 형성될 제2 보조패턴의 폭(W3)과 같다.
도 7 및 도 8d를 참조하면, 제2 패턴(302)과 제1 간격(D1)만큼의 물질막(306)을 제거하여 제3 폭(W3)의 제2 보조패턴(310)을 형성한다(S26). 이에 따라, 제2 보조패턴(310)은 라인 형태의 제2 패턴(302)의 적어도 일측에 제1 간격(D1)을 유지하도록 이격된다. 제2 보조패턴(310)의 폭(W3)은 제1 간격(304)과 제2 패턴(302)과의 간격(D3)에 의해 결정될 수 있다. 즉, D1<D3<(D1 + W1)이면 폭(W3)은 제1 간격(D1)보다 작고, (D1 + W1)<D3<(W1 + 2*D1)이면 제1 간격(D1)보다 크다. 한편, 제2 보조패턴(310) 사이의 간격(D2)는 (W1 + 2*D1)일 수 있다.
도 7 및 도 8e를 참조하면, 제2 보조패턴(310)을 형성한 이후에, 제거된 제2 패턴(302)을 원래의 위치에 다시 형성한다. 이에 따라, 제2 보조패턴(310)은 제2 패턴(302)와 제1 간격(D1)만큼 이격되어 제1 패턴(304)에 부착되어 있다.
도 9a 및 도 9b는 본 발명의 실시예들에 의한 이중 패터닝의 하나의 사례인 자기정합 방식에 의한 미세패턴의 형성방법을 나타낸 단면도들이다. 이때, a 및 b 영역은 각각 제1 보조패턴(208) 및 제2 보조패턴(310)이 전사될 영역이고, c 영역은 정상적인 제2 패턴이 형성된 영역이다.
도 9a 및 도 9b를 참조하면, 피식각막(402)이 형성되어 있는 반도체기판(400) 상에 포토리소그래피에 의해 형성된 제1 마스크 패턴(404)이 반복적으로 형성되어 있다. 여기서, 제1 마스크 패턴(404)은 앞에서 설명한 이중 패터닝의 제1 패턴(도 9b의 410)을 형성하기 위한 것이다. 제1 마스크 패턴(404)이 형성된 반도체기판(400) 위에 제1 마스크층(406) 및 제2 마스크층(408)을 형성한다. 제1 마스크층(406)은 제1 패턴의 상면 및 측벽을 균일한 두께, 제1 간격(D1)만큼의 두께로 덮도록 형성된다. 제2 마스크층(408)은 제1 마스크층(406)을 균일한 두께로 덮는다. 이때, 제2 마스크층(408)은 제1 마스크 패턴(404)와 유사한 식각특성을 가지는 물질로 이루어질 수 있다.
다음에, 습식식각을 이용하여 제2 마스크층(408)의 일부를 제거한다. 정상영역이 c 영역에는 제2 마스크층(408)의 리세스된 영역에 제2 마스크 패턴(408a)이 잔존한다. 이때, 제2 마스크 패턴(408a)는 이중 패터닝의 제2 패턴을 형성하기 위한 마스크로써, 정상적인 c 영역에는 도 2에서 설명한 바와 같은 정상적인 제2 패턴(412c)이 형성된다.
또한, 결함영역인 a 영역에는 제1 보조패턴(208)이 제2 패턴(412)과 제1 간격(D1)을 이루면서 인접한다. 이에 따라, 습식식각에 의해 제2 마스크층(408)의 리세스 영역에 제2 마스크 패턴(408a)이 형성된다. 결함영역인 b 영역에는 제2 보조패턴(310)이 제2 패턴(412)와 제1 간격(D1)을 이루면서 인접한다. 이에 따라, 습식식각에 의해 제2 마스크층(408)의 리세스 영역에 제2 마스크 패턴(408a)이 형성된다.
제2 마스크 패턴(408a)이 형성된 상태에서 이방성 식각을 진행하면, 제1 마스크 패턴(404)의 하부에는 제1 패턴(410), 그리고 제2 마스크 패턴(408a)의 하부에는 제2 패턴(412a, 412b, 412c)이 형성된다. 이에 따라, 결함영역(a, b)을 포함한 반도체 기판(400)의 전 영역에는 원하는 제2 패턴이 형성된다.
이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
상술한 본 발명에 따른 미세패턴을 형성하기 위한 마스크 및 형성방법에 의하면, 제1 패턴과 제2 패턴 사이를 제1 간격(D1)을 유지할 수 있는 보조패턴을 형성함으로써, 이중 패터닝 공정에서 마스크 상의 제1 및 제2 패턴이 정상적으로 하부의 피전사물에 전사할 수 있다.

Claims (28)

  1. 제1 방향으로 반복되는 제1 패턴;
    상기 제1 패턴 사이에 위치하며, 상기 제1 패턴과 나란하게 배열되는 제1 폭(W1)의 제2 패턴; 및
    상기 제1 패턴과 상기 제2 패턴 사이에 배치되며, 상기 제2 패턴과 제1 간격(D1)을 유지하도록 하는 보조패턴을 포함하는 미세패턴을 형성하기 위한 마스크.
  2. 제1항에 있어서, 상기 보조패턴 사이의 간격(D2)은 (W1 + 2*D1)인 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크.
  3. 제1항에 있어서, 상기 보조패턴은 상기 제2 패턴과 제1 간격(D1)을 유지하면서 독립적으로 배치된 제1 보조패턴인 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크.
  4. 제3항에 있어서, 상기 제2 패턴의 영역 중 제1 패턴이 이격되어 배치되지 않은 영역은 제1 보조패턴이 제1 간격(D1)만큼 이격되어 배치되는 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크.
  5. 제3항에 있어서, 상기 제1 보조패턴의 폭(W2)은 상기 제2 패턴의 폭(W1)과 동일한 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크.
  6. 제3항에 있어서, 상기 제1 보조패턴은 내부에 홈이 형성되도록 일측이 개방된 직사각형의 외측 둘레를 따라서 배치된 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크.
  7. 제6항에 있어서, 상기 제1 보조패턴의 폭(W2)은 상기 제2 패턴의 폭(W1)과 동일한 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크.
  8. 제1항에 있어서, 상기 보조패턴은 상기 제1 패턴과 상기 제1 간격(D1)을 유지하도록 상기 제1 패턴에 부착된 제2 보조패턴인 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크.
  9. 제8항에 있어서, 상기 제1 패턴과 상기 제2 패턴 사이의 간격은 상기 제1 간격(D1)보다 크고 (W2 + 2*D1)보다 작은 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크.
  10. 제8항에 있어서, 상기 제2 보조패턴의 폭(W3)은 상기 제1 패턴과 제2 패턴 사이의 간격(D3)이 D1보다 크고 (D1 + W1)보다 작으면 상기 제1 간격(D1)보다 작은 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크.
  11. 제8항에 있어서, 상기 제2 보조패턴의 폭(W3)은 상기 제1 패턴과 제2 패턴 사이의 간격(D3)이 (D1 + W1)보다 크고 (W1 + 2*D1)보다 작으면 상기 제1 간격(D1)보다 큰 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크.
  12. 마스크 상에 제1 방향으로 반복되는 제1 패턴을 형성하는 단계;
    상기 제1 패턴 사이에 위치하며, 상기 제1 패턴과 나란하게 배열되는 제1 폭(W1)의 제2 패턴을 형성하는 단계; 및
    상기 제1 패턴과 상기 제2 패턴 사이에 배치되며, 상기 제2 패턴과 제1 간격(D1)을 유지하도록 하는 보조패턴을 형성하는 단계를 포함하는 미세패턴을 형성하기 위한 마스크의 형성방법.
  13. 제12항에 있어서, 상기 보조패턴 사이의 간격(D2)은 (W1 + 2*D1)인 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크의 형성방법.
  14. 제12항에 있어서, 상기 보조패턴은 상기 제2 패턴과 제1 간격(D1)을 유지하면서 독립적으로 배치된 제1 보조패턴인 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크의 형성방법.
  15. 제14항에 있어서, 상기 제1 보조패턴을 형성하는 단계는
    제1 결함을 갖는 제1 폭(W1)의 상기 제2 패턴을 선택하는 단계;
    상기 제2 패턴의 적어도 일측에 상기 제1 간격(D1)만큼 물질막을 형성하는 단계;
    상기 물질막의 적어도 일측에 상기 제1 폭(W1)만큼의 물질막을 더 형성하는 단계; 및
    상기 제1 간격(D1)의 물질막 및 상기 제2 패턴을 제거하여 제1 보조패턴을 형성하는 단계를 포함하는 것을 특징으로 미세패턴을 형성하기 위한 마스크의 형성방법.
  16. 제15항에 있어서, 상기 제1 결함은 상기 제2 패턴과 상기 제1 패턴 사이의 간격이 상기 제1 보조패턴의 폭(W2)과 상기 제1 간격(D1)*2를 합인 (W2 + 2*D1)보다 크거나 같은 것을 지칭하는 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크의 형성방법.
  17. 제15항에 있어서, 상기 제1 보조패턴은 라인 형태의 상기 제2 패턴의 둘레를 따라서 상기 제1 간격(D1)이 유지하도록 이격되어 있는 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크의 형성방법.
  18. 제15항에 있어서, 상기 제1 보조패턴은 내부에 홈이 형성되도록 일측이 개방된 직사각형의 외측 둘레를 따라서 배치된 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크의 형성방법.
  19. 제15항에 있어서, 제거된 상기 제2 패턴을 상기 제1 보조패턴을 형성하는 단계 이후에, 원래의 위치에 다시 형성하는 단계를 더 포함하는 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크의 형성방법.
  20. 제15항에 있어서, 상기 제1 보조패턴의 폭(W2)은 상기 제2 패턴의 폭(W1)과 동일한 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크의 형성방법.
  21. 제20항에 있어서, 상기 제1 결함은 상기 제2 패턴과 상기 제1 패턴 사이의 간격이 상기 제2 패턴의 폭(W2)과 상기 제1 간격(D1)*2를 합한 (W1 + 2*D1)보다 크거나 같은 것을 지칭하는 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크의 형성방법.
  22. 제12항에 있어서, 상기 보조패턴은 상기 제1 패턴과 제1 간격(D1)을 유지하도록 상기 제1 패턴에 부착된 제2 보조패턴인 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크의 형성방법.
  23. 제22항에 있어서, 상기 제2 보조패턴을 형성하는 단계는,
    제2 결함을 갖는 제1 폭(W1)의 제2 패턴을 선택하는 단계;
    상기 제2 패턴의 적어도 일측과 상기 제1 패턴 사이를 물질막으로 채우는 단계;
    상기 제1 패턴을 제거하는 단계; 및
    상기 제1 간격(D1)의 물질막 및 상기 제2 패턴을 제거하여 제2 보조패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크의 형성방법.
  24. 제23항에 있어서, 상기 제2 결함은 상기 제1 패턴과 상기 제2 패턴 사이의 간격이 상기 제1 간격(D1)보다 크고 상기 제1 패턴과 상기 제2 패턴 사이의 간격이 상기 제1 폭(W1)과 제1 간격(D1)*2의 합인 (W1 + 2*D1)보다 작은 것을 지칭하는 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크의 형성방법.
  25. 제22항에 있어서, 상기 제2 보조패턴은 라인 형태의 상기 제2 패턴의 양측에 상기 제1 간격(D1)이 유지하도록 이격되어 있는 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크의 형성방법.
  26. 제23항에 있어서, 상기 제2 보조패턴의 폭(W3)은 상기 제1 패턴과 제2 패턴 사이의 간격(D3)이 D1보다 크고 (D1 + W1)보다 작으면 상기 제1 간격(D1)보다 작은 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크의 형성방법.
  27. 제23항에 있어서, 상기 제2 보조패턴의 폭(W3)은 상기 제1 패턴과 제2 패턴 사이의 간격(D3)이 (D1 + W1)보다 크고 (W1 + 2*D1)보다 작으면 상기 제1 간 격(D1)보다 큰 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크의 형성방법.
  28. 제23항에 있어서, 제거된 상기 제2 패턴을 상기 제2 보조패턴을 형성하는 단계 이후에, 원래의 위치에 다시 형성하는 단계를 더 포함하는 것을 특징으로 하는 미세패턴을 형성하기 위한 마스크의 형성방법.
KR1020060097408A 2006-10-02 2006-10-02 미세패턴을 형성하기 위한 마스크 및 그 형성방법 KR100817064B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060097408A KR100817064B1 (ko) 2006-10-02 2006-10-02 미세패턴을 형성하기 위한 마스크 및 그 형성방법
US11/590,352 US7536671B2 (en) 2006-10-02 2006-10-31 Mask for forming fine pattern and method of forming the same
CN2007100057156A CN101158804B (zh) 2006-10-02 2007-02-13 用于形成精细图案的掩模及形成掩模的方法
TW096126067A TW200817831A (en) 2006-10-02 2007-07-17 Mask for forming fine pattern and method of forming the same
JP2007214022A JP5580510B2 (ja) 2006-10-02 2007-08-20 エッチングマスク及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097408A KR100817064B1 (ko) 2006-10-02 2006-10-02 미세패턴을 형성하기 위한 마스크 및 그 형성방법

Publications (1)

Publication Number Publication Date
KR100817064B1 true KR100817064B1 (ko) 2008-03-27

Family

ID=39262492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097408A KR100817064B1 (ko) 2006-10-02 2006-10-02 미세패턴을 형성하기 위한 마스크 및 그 형성방법

Country Status (5)

Country Link
US (1) US7536671B2 (ko)
JP (1) JP5580510B2 (ko)
KR (1) KR100817064B1 (ko)
CN (1) CN101158804B (ko)
TW (1) TW200817831A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934836B1 (ko) 2008-06-19 2009-12-31 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2006655A (en) 2010-06-28 2011-12-29 Asml Netherlands Bv Multiple patterning lithography using spacer and self-aligned assist patterns.
US9153478B2 (en) * 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design
KR102185281B1 (ko) * 2014-01-09 2020-12-01 삼성전자 주식회사 자기 정렬 더블 패터닝 공정을 이용하여 반도체 소자의 패턴을 형성하는 방법
CN105573045B (zh) * 2014-10-17 2020-03-06 中芯国际集成电路制造(上海)有限公司 光掩膜、半导体器件的制作方法及半导体器件
CN113064321B (zh) * 2021-03-26 2023-06-02 福建省晋华集成电路有限公司 一种掩模板的制备方法、存储介质以及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312994A (ja) * 1997-05-12 1998-11-24 Sony Corp 半導体装置の製造方法
JPH10326006A (ja) * 1997-05-26 1998-12-08 Sony Corp パターンの形成方法
KR20050071006A (ko) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 반도체 미세 패턴 형성 방법
KR100586549B1 (ko) 2004-12-02 2006-06-08 주식회사 하이닉스반도체 포토 마스크 및 이를 이용한 패턴 제조 방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3249317B2 (ja) * 1994-12-12 2002-01-21 富士通株式会社 パターン作成方法
JP2877200B2 (ja) * 1995-06-29 1999-03-31 日本電気株式会社 露光用フォトマスクおよびその製造方法
US6467076B1 (en) * 1999-04-30 2002-10-15 Nicolas Bailey Cobb Method and apparatus for submicron IC design
JP2001273788A (ja) 2000-03-29 2001-10-05 Hitachi Ltd 半導体記憶装置
JP2001312045A (ja) * 2000-05-02 2001-11-09 Sharp Corp マスクの形成方法
KR100354440B1 (ko) 2000-12-04 2002-09-28 삼성전자 주식회사 반도체 장치의 패턴 형성 방법
JP2002203905A (ja) * 2000-12-28 2002-07-19 Mitsubishi Electric Corp レイアウト設計装置、レイアウト設計方法および半導体装置
JP3406302B2 (ja) 2001-01-16 2003-05-12 株式会社半導体先端テクノロジーズ 微細パターンの形成方法、半導体装置の製造方法および半導体装置
JP2002324743A (ja) * 2001-04-24 2002-11-08 Canon Inc 露光方法及び装置
JP2003017390A (ja) * 2001-06-29 2003-01-17 Toshiba Corp パターン形成方法及びパターン形成に用いるマスク
JP2003168640A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体装置の製造方法
JP4472232B2 (ja) * 2002-06-03 2010-06-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
AU2003274370A1 (en) * 2002-06-07 2003-12-22 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
JP4182199B2 (ja) * 2002-06-28 2008-11-19 富士通マイクロエレクトロニクス株式会社 半導体装置の設計方法、半導体装置の設計プログラム及び半導体設計装置
JP2004341064A (ja) * 2003-05-13 2004-12-02 Sharp Corp 露光用マスクパターンの作成方法および露光用マスクと、それを用いた半導体装置の製造方法
JP4620942B2 (ja) * 2003-08-21 2011-01-26 川崎マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク
JP3993545B2 (ja) * 2003-09-04 2007-10-17 株式会社東芝 パターンの作製方法、半導体装置の製造方法、パターンの作製システム、セルライブラリ、フォトマスクの製造方法
JP4599048B2 (ja) * 2003-10-02 2010-12-15 川崎マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト構造、半導体集積回路のレイアウト方法、およびフォトマスク
TWI235415B (en) * 2003-12-17 2005-07-01 Macronix Int Co Ltd Method and device for improving uniformity of critical dimension between different patterns of semiconductor devices
KR100598497B1 (ko) * 2003-12-31 2006-07-10 동부일렉트로닉스 주식회사 이중 노광 패턴 형성 방법
JP4229857B2 (ja) * 2004-02-26 2009-02-25 株式会社ルネサステクノロジ 半導体装置の製造方法
CN1673867A (zh) * 2004-03-26 2005-09-28 南亚科技股份有限公司 提高曝光直线的标准影像对数斜率的方法
JP4248451B2 (ja) * 2004-06-11 2009-04-02 パナソニック株式会社 半導体装置およびそのレイアウト設計方法
US8304180B2 (en) * 2004-09-14 2012-11-06 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
KR100672998B1 (ko) * 2005-02-14 2007-01-24 삼성전자주식회사 불휘발성 메모리 소자, 그 구동 방법 및 형성 방법
JP4634849B2 (ja) * 2005-04-12 2011-02-16 株式会社東芝 集積回路のパターンレイアウト、フォトマスク、半導体装置の製造方法、及びデータ作成方法
JP4389222B2 (ja) * 2005-05-02 2009-12-24 エルピーダメモリ株式会社 マスクデータ作成方法
JP4961750B2 (ja) * 2006-01-16 2012-06-27 富士通セミコンダクター株式会社 半導体装置の製造方法及び露光方法
JP4791198B2 (ja) * 2006-02-03 2011-10-12 パナソニック株式会社 フォトマスク、そのフォトマスクを用いたパターン形成方法及びマスクデータ作成方法
JP4817912B2 (ja) * 2006-03-23 2011-11-16 富士通セミコンダクター株式会社 レイアウト決定方法、半導体装置の製造方法、プログラム及び記憶媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312994A (ja) * 1997-05-12 1998-11-24 Sony Corp 半導体装置の製造方法
JPH10326006A (ja) * 1997-05-26 1998-12-08 Sony Corp パターンの形成方法
KR20050071006A (ko) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 반도체 미세 패턴 형성 방법
KR100586549B1 (ko) 2004-12-02 2006-06-08 주식회사 하이닉스반도체 포토 마스크 및 이를 이용한 패턴 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934836B1 (ko) 2008-06-19 2009-12-31 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법

Also Published As

Publication number Publication date
US20080082953A1 (en) 2008-04-03
JP2008090286A (ja) 2008-04-17
TW200817831A (en) 2008-04-16
CN101158804B (zh) 2013-01-02
US7536671B2 (en) 2009-05-19
JP5580510B2 (ja) 2014-08-27
CN101158804A (zh) 2008-04-09

Similar Documents

Publication Publication Date Title
KR100817089B1 (ko) 이중 패터닝 기술을 이용한 반도체 소자의 미세 패턴 형성방법
KR100914289B1 (ko) 스페이서를 이용한 반도체 메모리소자의 패턴 형성방법
KR100817064B1 (ko) 미세패턴을 형성하기 위한 마스크 및 그 형성방법
KR100842753B1 (ko) 스페이서를 이용한 반도체소자의 패턴 형성방법
JP2007081403A (ja) 半導体素子の微細パターン形成方法
US8105757B2 (en) Method of making a semiconductor device
KR20070032852A (ko) 패턴더미를 갖는 반도체소자 및 패턴더미를 이용한반도체소자의 제조방법
US5888678A (en) Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate
US7939225B2 (en) Mask for controlling line end shortening and corner rounding arising from proximity effects
KR20090047001A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성방법
US9075317B2 (en) Photomasks, methods of forming a photomask, and methods of photolithographically patterning a substrate
KR100945921B1 (ko) 반도체 소자의 포토마스크 형성방법
CN107507822B (zh) 一种阵列基板及其制备方法、显示装置
KR100755074B1 (ko) 포토마스크 및 제조 방법
KR101069435B1 (ko) 반도체소자의 컨택홀 형성을 위한 포토마스크
US8057987B2 (en) Patterning method of semiconductor device
TWI552197B (zh) 光罩與半導體結構
KR100532382B1 (ko) 반도체장치 제조용 림형 위상 반전 마스크 및그 제조방법
KR101051175B1 (ko) 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
KR20080000977A (ko) 포토마스크 및 그 형성방법
KR20090044409A (ko) 스페이서 패터닝을 이용한 패턴 형성방법
KR20080022951A (ko) 반도체 소자의 위상 반전 마스크 제조방법
KR100861377B1 (ko) 도트 타입의 어시스트 패턴을 갖는 포토마스크
KR20080100682A (ko) 중첩 마크용 노광 마스크 및 이를 이용한 중첩 마크 형성방법
KR20090002474A (ko) 포토마스크 및 포토마스크의 레이아웃 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 13