TWI552197B

TWI552197B - 光罩與半導體結構

Info

Publication number: TWI552197B
Application number: TW103145438A
Authority: TW
Inventors: 蔡豐年
Original assignee: 旺宏電子股份有限公司
Priority date: 2014-12-25
Filing date: 2014-12-25
Publication date: 2016-10-01
Also published as: TW201624537A

Description

光罩與半導體結構

本發明是有關於一種光罩與半導體結構。

隨著半導體結構的臨界尺寸(Critical Dimension，CD)日漸縮小，對微影製程之解析度(Resolution)的要求也愈來愈高。一般而言，在同一半導體結構上，通常會具有高圖案密度元件區(如記憶胞區或陣列區)與低圖案密度元件區(如周邊區)。在高圖案密度元件區接近低圖案密度元件區的邊界區(Boundary Region)，容易因為圖案密度的差異過大，而導致半導體結構上的不均勻孔洞，甚至是盲孔(Blind Hole)缺陷的產生，使得產品的可靠度(Reliability)降低。因此，如何改善上述邊界區的臨界尺寸的均勻度，降低半導體結構上的缺陷以及盲孔，進而提高產品的可靠度將成為一門重要的課題。

本發明提供一種光罩與半導體結構，其可改善光罩與半導體結構的臨界尺寸的均勻性。

本發明提供一種半導體結構，其可減少上述邊界區中不均勻孔洞以及盲孔的問題。

本發明提供一種半導體結構，其可應用在接觸孔(Contact Hole，C/H)、線與間隙(Line/Space，L/S)、單一溝渠(ISO Trench)以及單一線(ISO Line)的結構。

本發明提供一種半導體結構，其形成於基底上。上述半導體結構包括第一區與第二區。第一區具有第一圖案密度。第二區具有第二圖案密度，第一區包圍第二區，且第一圖案密度小於第二圖案密度。第二區包括中央區與邊界區。中央區具有第一臨界尺寸。邊界區具有第二臨界尺寸，其中第一臨界尺寸與第二臨界尺寸之間的變異量小於6.5%。

在本發明的一實施例中，上述第一區的寬度至少為350μm。

在本發明的一實施例中，上述第二區為記憶胞陣列區、記憶胞區或陣列區。上述記憶胞陣列區中每一圖案的長度為36nm至120nm，寬度為36nm至120nm，每一圖案的間距(Pitch)為76nm至240nm。

在本發明的一實施例中，上述第二區包括至少一種圖案，上述至少一種圖案包括開口、線、片或其組合。

本發明提供一種光罩包括透明基板與遮蔽層。上述遮蔽層位於透明基板上。遮蔽層包括第一區與第二區。第一區具有多數個次解析輔助圖案(Sub-Resolution Assist Features，SRAF)。第二區具有多數個主圖案。第一區包圍第二區，且第一區的寬度至少為1400μm。

在本發明的一實施例中，上述第二區包括中央區與邊界區。中央區具有第一臨界尺寸。邊界區具有第二臨界尺寸。第一臨界尺寸與第二臨界尺寸之間的變異量小於1.7%。

在本發明的一實施例中，上述第一區與第二區相距0.048μm至0.48μm的距離。

在本發明的一實施例中，上述第二區為記憶胞陣列區、記憶胞區或陣列區。

在本發明的一實施例中，上述主圖案包括至少一種圖案，上述至少一種圖案包括方形、矩形、線形或其組合，上述次解析輔助圖案包括方形、矩形、或線形。

在本發明的一實施例中，上述次解析輔助圖案在經過曝光製程與顯影製程後，不會成像於基底上。

在本發明的一實施例中，上述每一次解析輔助圖案的線寬為60nm至200nm。

在本發明的一實施例中，上述次解析輔助圖案的排列方向與主圖案的排列方向的夾角為0度至180度。

基於上述，本發明之光罩可利用具有多數個次解析輔助圖案包圍在多數個主圖案的周圍，以改善在多數個主圖案的中央區與邊界區之間的臨界尺寸的均勻度，並減少邊界區中缺陷與盲孔的產生。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10‧‧‧光罩

20‧‧‧半導體結構

100‧‧‧透明基板

102‧‧‧遮蔽層

104‧‧‧次解析輔助圖案

106、206‧‧‧主圖案

110、210‧‧‧第一區

120、220‧‧‧第二區

130、230‧‧‧中央區

140、240‧‧‧邊界區

200‧‧‧基底

CD1、CD2、CD3、CD4‧‧‧臨界尺寸

D1、D2‧‧‧距離

L‧‧‧長度

LW‧‧‧線寬

P‧‧‧間距

R_w1、R_w2、W‧‧‧寬度

圖1A是依照本發明之實施例所繪示的光罩示意圖。

圖1B是圖1A中第二區之主圖案的局部放大示意圖。

圖1C是圖1A中第一區之次解析輔助圖案的局部放大示意圖。

圖2是依照本發明之實施例應用圖1A之光罩所形成之半導體結構的上視圖。

圖3為比較例1之光罩自邊界區的角落到中央區之間的主圖案的臨界尺寸值。

圖4為本發明之實驗例1之光罩自邊界區的角落到中央區之間的主圖案的臨界尺寸值。

圖5為比較例2自基底邊界區的角落到中央區之間的半導體結構的臨界尺寸值。

圖6為本發明之實驗例2自基底邊界區的角落到中央區之間的半導體結構的臨界尺寸值。

圖1A是依照本發明之實施例所繪示的光罩示意圖。圖2 是依照本發明之實施例應用圖1A之光罩所形成之半導體結構的上視圖。

請參照圖1A，本發明之實施例的光罩10包括透明基板100與遮蔽層102。透明基板100可例如是玻璃、聚合物或其他合適的透明材料。在本實施例中，光罩10的圖案比例為欲轉移圖案的4倍，因此，相較於圖2之半導體結構20的距離、圖案以及尺寸，以下所述光罩10的距離、圖案以及尺寸為放大4倍。但本發明不限於此，在其他實施例中，光罩10的距離、圖案以及尺寸亦可放大1倍、5倍或10倍不等。

遮蔽層102位於透明基板100上。在一實施例中，遮蔽層102的材料可以是金屬，例如是鉻(Chrome，Cr)或其他合適的材料。遮蔽層102的形成方法可以是化學氣相沉積或物理氣相沉積來沉積遮蔽材料層，之後再圖案化。化學氣相沉積例如是電漿輔助化學氣相沉積、低壓力化學氣相沉積等；物理氣相沉積例如是蒸鍍、濺鍍、離子束沉積等。

遮蔽層102包括第一區110以及被第一區110包圍的第二區120。第二區120例如是記憶胞陣列區、記憶胞區或陣列區。在一實施例中，第一區110與第二區120的距離D1例如是0.048μm至0.48μm。在第一區110中，遮蔽層102具有多數個次解析輔助圖案104；在第二區120中，遮蔽層102具有多數個主圖案106。

第二區120包括中央區130與在中央區130周圍的邊界區140。在中央區130的主圖案106的臨界尺寸為CD1；在邊界區 140的主圖案106的臨界尺寸為CD2。倘若第二區120為記憶胞陣列區時，理論上，其臨界尺寸CD1與臨界尺寸CD2的大小應該相近。然而，當第一區110與第二區120的圖案密度差異過大而產生負載效應(Loading Effect)時，在中央區130的主圖案106的臨界尺寸CD1與在邊界區140的主圖案106的臨界尺寸CD2之間的變異量增加。

本發明實施例之光罩10，在第一區110中設置多數個次解析輔助圖案104，以降低在第一區110與第二區120的負載效應，藉提升微影製程與蝕刻製程之後在基底200(圖2)上形成之圖案的臨界尺寸的均勻度。舉例來說，當第一區110未設置多數個次解析輔助圖案104時，中央區130的主圖案106的臨界尺寸CD1與邊界區140的主圖案106的臨界尺寸CD2之間的變異量為2.5%。而在第一區110中設置多數個次解析輔助圖案104以及第一區110的寬度R_w1至少為1400μm時，中央區130的主圖案106的臨界尺寸CD1與邊界區140的主圖案106的臨界尺寸CD2之間的變異量可小於1.7%。於此所描述的變異量是將中央區130的每一主圖案106之間的製程規格(Process Specification)考慮在內。倘若不考慮上述製程規格，基本上，本實施例之中央區130的主圖案106的臨界尺寸CD1與邊界區140的主圖案106的臨界尺寸CD2可完全相同。

請同時參照圖1A與圖2，在第一區110中的次解析輔助圖案104經過後續的曝光製程與顯影製程後，不會成像於基底200 上。反之，在第二區120的主圖案106則可成像於基底200上。在一實施例中，次解析輔助圖案104與主圖案106內的區域為透光區域，而光罩10之其他部分皆為非透光區域。但本發明實施例不以此為限，在另一實施例中，次解析輔助圖案104與主圖案106內的區域為非透光區域，而光罩10之其他部分皆為透光區域亦可成立。次解析輔助圖案104所設計的線寬足夠小，因此在經過後續的曝光製程與顯影製程後，不會成像於基底200上。

圖1B是圖1A中第二區之主圖案的局部放大示意圖。圖1C是圖1A中第一區之次解析輔助圖案的局部放大示意圖。

請參照圖1B，第二區120中的主圖案106可包括至少一種圖案。上述至少一種圖案可例如是線、片、或是開口。開口可以是溝渠或是接觸窗開口或介層窗開口。上述至少一種圖案的形狀可以是方形、矩形、線形或其組合。在一實施例中，第二區120例如是記憶胞陣列區，主圖案106例如是開口，其每一個開口圖案的長度L為144nm至480nm，寬度W為144nm至480nm，間距P為304nm至960nm。但本發明實施例不以此為限。

同上述，由於本實施例之光罩10的圖案比例為欲轉移圖案的4倍，因此，當光罩10之主圖案106轉移至圖2之半導體結構20後，其每一主圖案206的長度為36nm至120nm，寬度為36nm至120nm，每一圖案的間距為76nm至240nm。

請參照圖1C，在一實施例中，第一區110的次解析輔助圖案104可包括至少一種圖案。上述至少一種圖案可例如是線或是開口。上述至少一種圖案的形狀可以是方形、矩形、線形、或其組合。圖1C中的次解析輔助圖案104為開口，每一開口的線寬LW可為60nm至200nm。此外，在一實施例中，上述次解析輔助圖案104的排列方向與上述主圖案106的排列方向的夾角可為0度至180度之間的任意角度。舉例來說，在一實施例中，主圖案106為矩形或方形開口，次解析輔助圖案104為線形開口。當沿著主圖案106的矩形開口的長邊的第一方向與沿著次解析輔助圖案104的線長開口之長邊的第二方向為平行時，則表示次解析輔助圖案104的排列方向與主圖案106的排列方向的夾角為0度。另一方面，當主圖案106的矩形開口的長邊的第一方向與沿著次解析輔助圖案104的線形開口之長邊的第二方向為垂直時，則表示次解析輔助圖案104的排列方向與主圖案106的排列方向的夾角為90度。

圖2是依照本發明之實施例所繪示的應用圖1A之光罩所形成之半導體結構的上視圖。

請參照圖2，以本發明上述之光罩10(圖1A)為罩幕，對基底200進行微影製程與蝕刻製程，可於基底200上形成半導體結構20。基底200例如為半導體基底、半導體化合物基底或是絕緣層上有半導體基底(Semiconductor Over Insulator，SOI)。半導體例如是IVA族的原子，例如矽或鍺。半導體化合物例如是IVA族的原子所形成之半導體化合物，例如是碳化矽或是矽化鍺，或是IIIA族原子與VA族原子所形成之半導體化合物，例如是砷化鎵。

半導體結構20包括第一區210與第二區220。第一區210包圍在第二區220周圍。在一實施例中，第一區210與第二區220的距離D2為0.012μm至0.12μm。第一區210具有第一圖案密度；第二區220具有第二圖案密度。第一圖案密度小於第二圖案密度。第二區220包括中央區230與邊界區240。中央區230的構件具有臨界尺寸CD3。邊界區240的構件具有臨界尺寸CD4。第二區220例如是記憶胞陣列區、記憶胞區或陣列區。第二區220中的圖案可包括至少一種圖案。上述至少一種圖案可包括開口、線、片、或其組合。

習知第一區210的第一圖案密度小於第二區220的第二圖案密度，通常會造成中央區230的臨界尺寸CD3與邊界區240的臨界尺寸CD4之間具有較大的變異量。然而，請參照圖1A與圖2，在本發明實施例中，利用圖1A之光罩10(在多數個主圖案106周圍設置多數個次解析輔助圖案104)為罩幕，在對基底200進行微影製程與蝕刻製程之後，可以降低第一區210與第二區220之間的負載效應，改善第二區220之中央區230的臨界尺寸CD3與邊界區240的臨界尺寸CD4的均勻度。在一示範例中，本發明圖1A之光罩10的第一區110的寬度R_w1為1400μm時，在對基底200進行微影製程與蝕刻製程之後，在中央區230的臨界尺寸CD3與在邊界區240的臨界尺寸CD4之間的變異量可小於6.5%。相較於習知中未設置次解析輔助圖案所形成的半導體結構，其中央區的臨界尺寸與其邊界區的臨界尺寸之間的變異量約為20%。而在本發明實施例中，半導體結構20之中央區230的臨界尺寸CD3與其邊界區240的臨界尺寸CD4之間的變異量可小於6.5%。因此，本發明實施例具有更佳的半導體結構20之圖案的臨界尺寸的均勻度。在一實施例中，本發明圖2之半導體結構20的第一區210的寬度R_w2為350μm。於此所描述的變異量是將製程規格考慮在內。倘若不考慮上述製程規格，基本上，本實施例之半導體結構20的中央區230的主圖案206的臨界尺寸CD3與邊界區240的主圖案206的臨界尺寸CD4可完全相同。

另一方面，當本發明實施例之光罩10的臨界尺寸CD1與臨界尺寸CD2之間的變異量減少，則本發明實施例之半導體結構20的臨界尺寸CD3與臨界尺寸CD4之間的變異量也隨之減少。如此一來，便可改善中央區230的臨界尺寸CD3與邊界區240的臨界尺寸CD4的均勻度，進而降低第一區210與第二區220之間的邊界區240中缺陷與盲孔的產生。

圖3為比較例1之光罩自邊界區的角落到中央區之間的主圖案的臨界尺寸的變異量。在比較例1中僅第二區中具有多數個主圖案，在第一區中並不設置次解析輔助圖案。圖4為本發明之實驗例1之光罩自邊界區的角落到中央區之間的主圖案的臨界尺寸的變異量。實驗例1之光罩的第二區中具有多數個主圖案；而在第二區周圍的第一區中，則設置多數個次解析輔助圖案，且設置多數個次解析輔助圖案的第一區的寬度為500μm。

依據圖3的結果顯示，在比較例1中，當第二區為記憶胞陣列區，每一圖案的臨界尺寸為244×232nm時，靠近邊界區的曲線較為傾斜且光罩的邊界區的臨界尺寸與光罩的中央區的臨界尺寸的變異量約為2nm至3nm。另一方面，依據圖4的結果，實驗例1之光罩的邊界區的臨界尺寸與光罩的中央區的臨界尺寸的曲線較為平坦，顯示邊界區的臨界尺寸與光罩的中央區的臨界尺寸大致無差異。顯然，在比較例1中，光罩的邊界區與中央區的臨界尺寸兩者之間的臨界尺寸的變異量大；而本發明實驗例1中，光罩的邊界區與中央區之間的臨界尺寸的均勻度較佳。

在另一實驗例中，光罩中橫軸(X方向)的預設臨界尺寸(Target MCD)為244nm，而縱軸(Y方向)的預設臨界尺寸為232nm。當光罩的第一區中並未設置多數個次解析輔助圖案時，其第二區中橫軸(X方向)的實際臨界尺寸為246.6nm至242.1nm(即預設臨界尺寸與實際臨界尺寸之間的變異範圍為4.5nm)；而縱軸(Y方向)的實際臨界尺寸為234.5nm至229.3nm(即預設臨界尺寸與實際臨界尺寸的變異範圍為5.2nm)；且其圖案密度為23.2%。然而，當光罩的第一區中設置多數個次解析輔助圖案之後，其第二區中橫軸(X方向)的實際臨界尺寸則為247.2nm至243.7nm(即預設臨界尺寸與實際臨界尺寸的變異範圍為3.5nm)；而縱軸(Y方向)的實際臨界尺寸則為235.3nm至231.7nm(即預設臨界尺寸與實際臨界尺寸的變異範圍為3.6nm)；且其圖案密度為30.4%。由此可知，本發明之光罩在多數個主圖案的周圍設置多數個次解析輔助圖案，當第二區中光罩之圖案密度從23.2%增加至30.4%時，第二區中光罩之臨界尺寸範圍從5.2nm改善至3.6nm。如此一來，本發明之光罩不僅能改善其臨界尺寸的均勻度，而且還可增加其圖案密度，以提高元件積集度。

圖5為比較例2自基底邊界區的角落到中央區之間的半導體結構的臨界尺寸的變異量。半導體結構為利用比較例1的光罩為罩幕，進行微影製程與蝕刻製程後，於基底上形成者。圖6為本發明之實驗例2自基底邊界區的角落到中央區之間的半導體結構的臨界尺寸的變異量。半導體結構為利用實驗例1的光罩為罩幕，進行微影製程與蝕刻製程，於基底上形成者。

依據圖5的結果顯示，在比較例2中，當第二區為記憶胞陣列區，每一圖案的臨界尺寸為46×43nm時，半導體結構的邊界區的臨界尺寸與半導體結構的中央區的臨界尺寸的變異量約為4nm至6nm。很明顯地，邊界區的曲線較為傾斜，變異量相當大。另一方面，實驗例2之半導體結構的邊界區的臨界尺寸與半導體結構的中央區的臨界尺寸的曲線較為平坦，顯示邊界區的臨界尺寸與中央區的臨界尺寸大致無差異。顯然，在比較例2中，邊界區與中央區的構件的臨界尺寸兩者之間的臨界尺寸的變異量大；而本發明實驗例2中，邊界區與中央區之間的構件的臨界尺寸的均勻度較佳。

綜上所述，本發明之光罩在多數個主圖案的周圍設置多數個次解析輔助圖案，可以降低第一區與第二區之間的負載效應，藉此改善第二區中的中央區與邊界區之間的臨界尺寸的變異量。然後利用本發明實施例的光罩為罩幕，進行微影製程與蝕刻製程，使得半導體結構之第二區中的中央區與邊界區之間的臨界尺寸的變異量小於6.5%。如此一來，本發明不但可改善光罩與半導體結構的臨界尺寸的均勻性，更可進一步降低本發明之半導體結構在上述邊界區中的缺陷與盲孔的產生，以提高產品的可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧光罩

100‧‧‧透明基板

102‧‧‧遮蔽層

104‧‧‧次解析輔助圖案

106‧‧‧主圖案

110‧‧‧第一區

120‧‧‧第二區

130‧‧‧中央區

140‧‧‧邊界區

CD1、CD2‧‧‧臨界尺寸

D1‧‧‧距離

R_w1‧‧‧寬度

Claims

一種半導體結構，形成於一基底上，該半導體結構包括：一第一區，具有一第一圖案密度；以及一第二區，具有一第二圖案密度，其中該第一區包圍該第二區，且該第一圖案密度小於該第二圖案密度，其中該第二區包括：一中央區，具有一第一臨界尺寸；以及一邊界區，具有一第二臨界尺寸，其中該第一臨界尺寸與該第二臨界尺寸之間的變異量小於6.5%，其中該第二區為一記憶胞陣列區，每一圖案的長度為36nm至120nm，寬度為36nm至120nm，每一圖案的間距為76nm至240nm。
如申請專利範圍第1項所述的半導體結構，其中該第一區的寬度至少為350μm。
如申請專利範圍第1項所述的半導體結構，其中該第二區包括至少一種圖案，該至少一種圖案包括開口、線、片、或其組合。
一種光罩，包括：一基板；以及一遮蔽層，位於該基板上，其中該遮蔽層包括：一第一區，具有多數個次解析輔助圖案；以及一第二區，具有多數個主圖案，其中該第一區包圍該第二區，且該第一區的寬度至少為1400μm，且其中該些次解析輔助圖案在經過曝光製程與顯影製程後，不會成像於一基底上。
如申請專利範圍第4項所述的光罩，其中該第二區包括：一中央區，具有一第一臨界尺寸；以及一邊界區，具有一第二臨界尺寸，其中該第一臨界尺寸與該第二臨界尺寸之間的變異量小於1.7%。
如申請專利範圍第4項所述的光罩，其中該第一區與該第二區相距0.048μm至0.48μm的距離。
如申請專利範圍第4項所述的光罩，其中該第二區為一記憶胞陣列區、一記憶胞區或一陣列區。
如申請專利範圍第4項所述的光罩，其中該些主圖案包括至少一種圖案，該至少一種圖案包括方形、矩形、線形或其組合；該些次解析輔助圖案包括方形、矩形、或線形。