CN105573045B

CN105573045B - 光掩膜、半导体器件的制作方法及半导体器件

Info

Publication number: CN105573045B
Application number: CN201410554187.XA
Authority: CN
Inventors: 许志颖; 尹兰; 田艳争
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-10-17
Filing date: 2014-10-17
Publication date: 2020-03-06
Anticipated expiration: 2034-10-17
Also published as: CN105573045A

Abstract

本申请公开了一种光掩膜、半导体器件的制作方法及半导体器件。该光掩膜包括：第一区域，包括交替设置的图形区和第一阻挡区；第二区域，包括伪图形区和设置于伪图形区的两侧的第二阻挡区，第二区域和第一区域通过第二阻挡区和图形区相连。采用该光掩膜对进行曝光和显影时，由于在第二区域中设置有伪图形区，从而减小了所形成光刻胶层中对应于第二区域的部分的宽度，进而减小了对光刻胶层进行硬烘时光刻胶层的侧面的倾斜程度，并进一步提高了所形成半导体器件的性能。

Description

光掩膜、半导体器件的制作方法及半导体器件

技术领域

本申请涉及半导体集成电路的技术领域，具体而言，涉及一种光掩膜、半导体器件的制作方法及半导体器件。

背景技术

光刻是半导体器件的制作过程中最常见的工艺之一。所谓光刻是指光源通过光掩膜将电路图形复制到半导体基体上的光刻胶层的过程。光刻过程中的误差可使得光刻胶层中的电路图形发生歪曲，进而影响所形成半导体器件的性能。因此，光刻工艺是影响半导体器件性能的关键因素之一。

光刻工艺主要包括以下步骤：首先，在半导体基体30′上涂上一层光刻胶层，其中，半导体基体30′包括功能器件区31′和位于功能器件区31′之间的阻挡区33′；然后，采用光掩膜对光刻胶层进行曝光和显影，以将光掩膜中电路图形复制到光刻胶层中(即在光刻胶中形成图形)，其中光掩膜包括由交替设置的图形区11′和第一阻挡区13′组成的第一区域10′以及由第二阻挡区23′组成的第二区域20′(如图1所示)；最后，对显影后的光刻胶层进行硬烘以提高光刻胶层的坚硬度，从而提高光刻胶层在后续离子注入或刻蚀过程中保护半导体基体的能力。在上述光刻步骤之后，还需要沿光刻胶层中的图形对半导体基体进行工艺处理，以在半导体基体中形成功能器件(例如阱结构)，并在功能器件之间形成阻挡区。

在上述曝光和显影的步骤之后，会在半导体基体30′的功能器件区31′中形成多个第一光刻胶图案41′，而在阻挡区33′中形成第二光刻胶图案43′，且各第一光刻胶图案41′的宽度小于第二光刻胶图案43′的宽度，其结构如图2所示。在后续硬烘的步骤中，光刻胶层的底部与半导体基体30′粘合，使得光刻胶层的底部几乎不会收缩，而光刻胶的顶部会发生一定程度收缩，从而导致光刻胶的侧面发生倾斜。由于各第一光刻胶图案41′的收缩程度明显大于第二光刻胶图案43′的收缩程度，使得第一光刻胶图案41′的侧面的倾斜程度明显大于第二光刻胶图案43′的侧面的倾斜程度，从而使得第一光刻胶图案41′的侧面不能有效阻挡后续工艺(例如离子注入或刻蚀)，进而影响所形成半导体器件的性能(例如造成阱漏电流等)，甚至导致半导体器件发生失效。

发明内容

本申请旨在提供一种光掩膜、半导体的制作方法及半导体器件，以降低采用光掩膜进行光刻时光刻胶层侧面的倾斜程度。

为了实现上述目的，本申请提供了一种光掩膜，该光掩膜包括：第一区域，包括交替设置的图形区和第一阻挡区；第二区域，包括伪图形区和设置于伪图形区的两侧的第二阻挡区，第二区域和第一区域通过第二阻挡区和图形区相连。

进一步地，各第一阻挡区的宽度小于第二区域的宽度。

进一步地，各第一阻挡区的宽度相等，与图形区相连的第二阻挡区的宽度与任一第一阻挡区的宽度相等。

进一步地，各图形区的宽度相等，且伪图形区的宽度与任一图形区的宽度相等。

同时，本申请还提供了一种半导体器件的制作方法，该制作方法包括以下步骤：在半导体基体上形成光刻胶层；采用本申请提供的光掩膜对光刻胶层进行光刻以在光刻胶层中形成图形；沿光刻胶层中的图形对半导体基体进行工艺处理，以在半导体基体中形成功能器件。

进一步地，光刻的步骤包括：采用光掩膜对光刻胶层进行曝光和显影，以去除光刻胶层中对应于光掩膜中的图形区和伪图形区的部分；对显影后的光掩膜进行硬烘以形成光刻胶层中的图形。

进一步地，在形成功能器件的步骤中，在半导体基体中对应于光掩膜中的图形区和伪图形区的位置形成功能器件。

进一步地，工艺处理为离子注入工艺，功能器件为阱结构；或工艺处理为刻蚀工艺，功能器件为浅沟槽。

进一步地，在形成功能器件之后，该制作方法还包括去除光刻胶层的步骤。

同时，本申请还提供了一种半导体器件，该半导体器件由本申请提供的半导体器件的制作方法制作而成。

本申请提供了一种包括由交替设置的图形区和第一阻挡区组成的第一区域和由伪图形区和设置于伪图形区的两侧的第二阻挡组成的第二区域的光掩膜。采用该光掩膜对进行曝光和显影时，由于在第二区域中设置有伪图形区，从而减小了所形成光刻胶层中对应于第二区域的部分的宽度，进而减小了对光刻胶层进行硬烘时光刻胶层的侧面的倾斜程度，并进一步提高了所形成半导体器件的性能。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了现有光掩膜的剖面结构示意图；

图2示出了采用现有光掩膜进行光刻所形成半导体器件的剖面结构示意图；

图3示出了本申请实施方式所提供的光掩膜的剖面结构示意图；

图4示出了本申请实施方式所提供的半导体器件的制作方法的流程示意图；

图5示出了在本申请实施方式所提供的半导体器件的制作方法中，在半导体基体上形成光刻胶层后的基体的剖面结构示意图；

图6示出了采用本申请提供的光掩膜对图5所示的光刻胶层进行光刻以在光刻胶层中形成图形后的基体的剖面结构示意图；以及

图7示出了沿图6所示的光刻胶层中的图形对半导体基体进行工艺处理，以在半导体基体中形成功能器件后的基体的剖面结构示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。

正如背景技术中所介绍的，采用现有光掩膜进行光刻时光刻胶层的侧面会发生倾斜。本申请的发明人针对上述问题进行研究，提出了一种光掩膜。如图3所示，该光掩膜包括：第一区域10，包括交替设置的图形区11和第一阻挡区13；第二区域20，包括伪图形区21和设置于伪图形区21的两侧的第二阻挡区23，第二区域20的第二阻挡区23和第一区域10的图形区11相连。

采用上述光掩膜对进行曝光和显影时，由于在第二区域20中设置有伪图形区21，从而减小了所形成光刻胶层40中对应于第二区域20的部分的宽度，进而减小了对光刻胶层40进行硬烘时光刻胶层40的侧面的倾斜程度，并进一步提高了所形成半导体器件的性能。

下面将更详细地描述根据本申请提供的光掩膜的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。

本领域的技术人员可以根据本申请的教导设定上述光掩膜中各区域的尺寸参数。具体地，上述光掩膜中各第一阻挡区13的宽度小于第二区域20的宽度。在一种优选实施方式中，各第一阻挡区13的宽度相等，与图形区11相连的第二阻挡区23的宽度与任一第一阻挡区13的宽度相等；各图形区11的宽度相等，且伪图形区21的宽度与任一图形区11的宽度相等。

上述光掩膜通常由基板和形成于基板上的第一阻挡区23和第二阻挡区23组成。第一阻挡区23和第二阻挡区23的材料和厚度可以根据实际工艺需求进行设定，例如第一阻挡区23和第二阻挡区23可以为0.1～0.5μm厚的铬层。基板通常为高纯度、低反射率和低膨胀系数的石英玻璃，也可以为其他常见的基板材料。

同时，本申请还提供了一种半导体器件的制作方法。如图4所示，该制作方法包括以下步骤：在半导体基体上形成光刻胶层；采用本申请提供的光掩膜对光刻胶层进行光刻以在光刻胶层中形成图形；沿光刻胶层中的图形对半导体基体进行工艺处理，以在半导体基体中形成功能器件。

下面将更详细地描述根据本申请提供的半导体器件的制作方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。

图5至图7示出了本申请提供的半导体器件的制作方法中，经过各个步骤后得到的基体的剖面结构示意图。下面将结合图5至图7，进一步说明本申请所提供的半导体器件的制作方法。

首先，在半导体基体30上形成光刻胶层40，进而形成如图5所示的基体结构。其中，半导体基体30可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)或碳化硅(SiC)，也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)，或者还可以为其它的材料，例如砷化镓等III-V族化合物。同时，半导体基体30中可以预先形成有浅沟槽等器件。在半导体基体30上形成光刻胶层40的工艺可以为旋涂等，其具体工艺参数可以参照现有技术，在此不再赘述。

完成在半导体基体30上形成光刻胶层40的步骤之后，采用本申请提供的光掩膜对光刻胶层40进行光刻以在光刻胶层40中形成图形，进而形成如图6所示的基体结构。具体地，光刻的步骤包括：采用本申请提供的光掩膜对光刻胶层40进行曝光和显影，以去除光刻胶层40中对应于光掩膜中的图形区11和伪图形区21的部分；对显影后的光掩膜进行硬烘以在光刻胶层40中形成图形。

采用本申请提供的光掩膜对进行曝光和显影的步骤中，由于在第二区域20中设置有伪图形区21，从而减小了所形成光刻胶层40中对应于第二区域20的部分的宽度，进而减小了对光刻胶层40进行硬烘时光刻胶层40的侧面的倾斜程度，并进一步提高了所形成半导体器件的性能。曝光和显影的具体工艺参数可以参照现有技术，在此不再赘述。

对显影后的光掩膜进行硬烘的目的是提高光刻胶层40的坚硬度，从而提高光刻胶层40在后续离子注入或刻蚀过程中保护半导体基体30的能力。硬烘的具体工艺参数可以参照现有技术，在此不再赘述。

完成采用本申请提供的光掩膜对光刻胶层40进行光刻以在光刻胶层40中形成图形的步骤之后，沿光刻胶层40中的图形对半导体基体30进行工艺处理，以在半导体基体30中形成功能器件50，进而形成如图7所示的基体结构。由于前一步骤减小了对光刻胶层40进行硬烘时光刻胶层40的侧面的倾斜程度，因此对半导体基体30进行工艺处理时光刻胶层40能够有效阻挡工艺处理(例如离子注入或刻蚀)，从而减少了工艺处理对半导体基体30造成的损害(例如产生漏电流等)，进而提高了所形成半导体器件的性能。

上述工艺处理可以为离子注入工艺或刻蚀工艺。当工艺处理为离子注入工艺时，所形成功能器件50可以为阱结构，例如P阱或N阱。当工艺处理为刻蚀工艺时，所形成功能器件50可以为浅沟槽。同时，在形成功能器件50的步骤中，可以在半导体基体30中对应于光掩膜中的图形区11和伪图形区21的位置形成功能器件50。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：本申请提供了一种包括由交替设置的图形区和第一阻挡区组成的第一区域和由伪图形区和设置于伪图形区的两侧的第二阻挡组成的第二区域的光掩膜。采用该光掩膜对进行曝光和显影时，由于在第二区域中设置有伪图形区，从而减小了所形成光刻胶层中对应于第二区域的部分的宽度，进而减小了对光刻胶层进行硬烘时光刻胶层的侧面的倾斜程度，并进一步提高了所形成半导体器件的性能。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims

1.一种半导体器件的制作方法，其特征在于，所述制作方法包括以下步骤：

在半导体基体上形成光刻胶层；

采用光掩膜对所述光刻胶层进行光刻以在所述光刻胶层中形成图形，所述光掩膜包括：第一区域，包括交替设置的图形区和第一阻挡区；第二区域，包括伪图形区和设置于所述伪图形区的两侧的第二阻挡区，所述第二区域和所述第一区域通过所述第二阻挡区和所述图形区相连；所述伪图形区的宽度与任一所述图形区的宽度相等；

沿所述光刻胶层中的图形对所述半导体基体进行工艺处理，以在所述半导体基体中形成功能器件；所述光刻的步骤包括：

采用所述光掩膜对所述光刻胶层进行曝光和显影，以去除所述光刻胶层中对应于所述光掩膜中的图形区和伪图形区的部分；

对显影后的所述光掩膜进行硬烘以形成所述光刻胶层中的图形。

2.根据权利要求1所述的制作方法，其特征在于，在形成功能器件的步骤中，在所述半导体基体中对应于所述光掩膜中的图形区和伪图形区的位置形成所述功能器件。

3.根据权利要求2所述的制作方法，其特征在于，

所述工艺处理为离子注入工艺，所述功能器件为阱结构；或

所述工艺处理为刻蚀工艺，所述功能器件为浅沟槽。

4.根据权利要求1至3中任一项所述的制作方法，其特征在于，在形成所述功能器件之后，所述制作方法还包括去除所述光刻胶层的步骤。

5.根据权利要求1所述的制作方法，其特征在于，各所述第一阻挡区的宽度小于所述第二区域的宽度。

6.根据权利要求5所述的制作方法，其特征在于，各所述第一阻挡区的宽度相等，与所述图形区相连的所述第二阻挡区的宽度与任一所述第一阻挡区的宽度相等。

7.根据权利要求5或6所述的制作方法，其特征在于，各所述图形区的宽度相等。

8.一种半导体器件，其特征在于，所述半导体器件由权利要求1至7中任一项所述的制作方法制作而成。