KR100669101B1 - 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법 - Google Patents

패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법 Download PDF

Info

Publication number
KR100669101B1
KR100669101B1 KR1020050061028A KR20050061028A KR100669101B1 KR 100669101 B1 KR100669101 B1 KR 100669101B1 KR 1020050061028 A KR1020050061028 A KR 1020050061028A KR 20050061028 A KR20050061028 A KR 20050061028A KR 100669101 B1 KR100669101 B1 KR 100669101B1
Authority
KR
South Korea
Prior art keywords
region
film
photoresist
sidewalls
pattern
Prior art date
Application number
KR1020050061028A
Other languages
English (en)
Other versions
KR20070006044A (ko
Inventor
유지용
서전석
김학
김대중
백경윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050061028A priority Critical patent/KR100669101B1/ko
Priority to US11/475,913 priority patent/US20070009838A1/en
Publication of KR20070006044A publication Critical patent/KR20070006044A/ko
Application granted granted Critical
Publication of KR100669101B1 publication Critical patent/KR100669101B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법에서, 막 상에 서로 이격되는 마스크 패턴들을 포함하고 제1 패턴 밀도를 갖는 제1 영역과 상기 제1 패턴 밀도보다 실질적으로 낮은 제2 패턴 밀도를 갖는 제2 영역으로 구획되는 마스크 패턴 구조물을 형성한다. 마스크 패턴 구조물을 식각 마스크로 사용하여 막을 식각하여 제1 영역의 아래에 위치하는 제1 측벽들 및 제2 영역의 아래에 위치하는 제2 측벽들을 형성한다. 제1 측벽들은 실질적으로 수직인 제1 프로파일을 갖지만 제2 측벽들은 각도 로딩 현상으로 기인하여 하부로 갈수록 선폭들이 작아지는 제2 프로파일을 갖기 때문에 제2 측벽들을 사용하여 임계 치수를 효과적으로 감소시킬 수 있다.

Description

패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법{Method of manufacturing a pattern structure and Method of manufacturing a trench using the same}
도 1 내지 3은 본 발명의 일 실시예에 따른 패턴 구조물의 형성 방법을 설명하기 위한 단면도들이다.
도 4, 9 및 10은 본 발명의 일 실시예에 따른 트렌치 형성 방법을 설명하기 위한 단면도들이다.
도 6은 제1 브리지를 갖는 포토레지스트 패턴 구조물을 나타내는 평면도이다.
도 7은 제2 브리지들을 갖는 포토레지스트 패턴 구조물을 나타내는 평면도이다.
도 5, 8 및 11은 상기 트렌치 형성 방법을 설명하기 위한 평면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
2:마스크 패턴 3:포토레지스트 패턴
10:패턴 구조물 20:마스크 패턴 구조물
30:포토레지스트 패턴 구조물 31:제1 브리지
32:제2 브리지 40:하드마스크 패턴 구조물
100:막 200:마스크 막
300:포토레지스트 막 400:하드마스크 막
500:반도체 기판 510:트렌치
1000:제1 광원 2000:제2 광원
본 발명은 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법에 관한 것으로서, 보다 상세하게는 막을 부분적으로 식각하여 형성되는 패턴 구조물의 형성 방법 및 이를 이용한 트렌치 형성 방법에 관한 것이다.
일반적으로 반도체 장치는 반도체 기판으로 사용되는 실리콘웨이퍼 상에 전기적인 회로를 형성하는 팹(Fab) 공정과, 팹 공정에서 형성된 반도체 장치들의 전기적인 특성을 검사하는 EDS(electrical die sorting)공정과, 반도체 장치들을 각각 에폭시 수지로 봉지하고 개별화시키기 위한 패키지 조립 공정을 통해 제조된다.
팹 공정은 반도체 기판 상에 막을 형성하기 위한 증착 공정과, 막을 평탄화하기 위한 화학적 기계적 연마 공정과, 막 상에 포토레지스트 패턴 구조물을 형성하기 위한 포토리소그래피 공정과, 포토레지스트 패턴 구조물을 식각 마스크로 이용하여 막을 전기적인 특성을 갖는 패턴으로 형성하기 위한 식각 공정과, 반도체 기판의 소정 영역에 이온들을 주입하기 위한 이온 주입 공정과, 반도체 기판 상의 불순물을 제거하기 위한 세정 공정과, 상기 세정된 반도체 기판을 건조시키기 위한 건조 공정과, 반도체 기판 상에 형성된 막 또는 패턴의 결함을 검사하기 위한 검사 공정 등을 포함한다.
포토리소그래피 공정은 막을 포토레지스트 조성물로 코팅하기 위한 코팅 공정과, 막 상에 코팅된 포토레지스트 막에 함유된 용제를 휘발시키기 위한 소프트 베이크 공정과, 포토레지스트 막을 부분적으로 제거하여 막 상에 포토레지스트 패턴 구조물을 형성하기 위한 노광 및 현상 공정과, 포토레지스트 패턴 구조물을 경화시키기 위한 하드 베이크 공정 등을 포함할 수 있다.
포토리소그래피 공정을 통해 막 상에 형성되는 포토레지스트 패턴 구조물은 막을 부분적으로 식각하여 패턴 구조물을 형성하기 위해 사용되는 식각 마스크로 사용된다.
일반적으로 포토레지스트 패턴 구조물은 서로 이격되는 다수의 포토레지스트 패턴들을 포함한다. 포토레지스트 패턴들을 서로 이격되기 때문에 포토레지스트 구조물은 패턴 밀도가 상대적으로 높은 제1 영역과 패턴 밀도가 상대적으로 낮은 제2 영역으로 구획될 수 있다.
노광 공정에서 제1 영역과 제2 영역으로 입사되는 광들의 해상도(contrast)가 실질적으로 동일한 경우 제1 영역이 제2 영역보다 패턴 밀도가 상대적으로 높기 때문에 제1 영역에서는 인접하는 포토레지스트 패턴들을 연결하는 브리지(bridge)가 발생하게 된다.
따라서 최근에는 제1 영역에서 발생하는 브리지를 억제하기 위해서 제2 영역 보다 제1 영역으로 입사되는 광의 해상도를 높일 수 있는 노광 공정을 사용하고 있 다.
그러나 제1 영역과 제2 영역간의 패턴 밀도의 차가 상대적으로 작은 경우에는 오히려 제2 영역에서 브리지가 발생하는 문제점이 있다.
제2 영역에서 발생하는 브리지를 억제하기 위하여 제2 영역에서 포토레지스트 패턴들 사이의 임계 선폭을 증가시켜 제1 영역과 제2 영역간에 패턴 밀도의 차를 크게 할 수 있다.
그러나 제2 영역에서 포토레지스트 패턴들 사이의 임계 선폭을 증가시키는 경우 포토레지스트 패턴 구조물이 패턴을 형성하기 위한 식각 마스크로 사용되기 때문에 제2 영역의 아래에서 패턴의 임계 치수(critical dimension)가 증가하는 문제점이 있다.
따라서 본 발명의 제1 목적은 임계 치수를 효과적으로 감소시킬 수 있는 패턴 구조물의 형성 방법을 제공하는 것이다.
본 발명의 제2 목적은 상기 방법을 사용하여 트렌치를 형성하는 방법을 제공하는 것이다.
상기 제1 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 막 상에 서로 이격되는 마스크 패턴들을 포함하고 제1 패턴 밀도를 갖는 제1 영역과 상기 제1 패턴 밀도보다 실질적으로 낮은 제2 패턴 밀도를 갖는 제2 영역으로 구획되는 마스크 패턴 구조물을 형성한다. 상기 마스크 패턴 구조물을 식각 마스크로 사용하여 상기 막을 식각하여 상기 제1 영역의 아래에 위치하는 제1 측벽들 및 상기 제2 영역의 아래에 위치하는 제2 측벽들을 형성한다. 상기 제1 측벽들은 실질적으로 수직인 제1 프로파일을 갖는다. 상기 제2 측벽들은 하부로 갈수록 선폭들이 작아지는 제2 프로파일을 갖는다.
상기 제1 목적을 달성하기 위한 본 발명의 다른 실시예에 따르면, 막 상에 포토레지스트 막을 형성한다. 상기 포토레지스트 막에 노광 공정을 수행한다. 상기 포토레지스트 막에 현상 공정을 수행하여 서로 이격되는 포토레지스트 패턴을 포함하고 제1 패턴 밀도를 갖는 제1 영역과 상기 제1 패턴 밀도보다 실질적으로 낮은 제2 패턴 밀도를 갖는 제2 영역으로 구획되는 포토레지스트 패턴 구조물을 형성한다. 상기 포토레지스트 패턴 구조물을 식각 마스크로 사용하여 상기 막을 식각하여 상기 제1 영역의 아래에 위치하는 제1 측벽들 및 상기 제2 영역의 아래에 위치하는 제2 측벽들을 갖는 패턴들을 형성한다. 상기 제1 측벽들은 실질적으로 수직인 제1 프로파일을 갖는다. 상기 제2 측벽들은 하부로 갈수록 선폭들이 작아지는 제2 프로파일을 갖는다.
상기 제2 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따르면, 반도체 기판 상에 하드마스크 막을 형성한다. 상기 하드마스크막 상에 포토레지스트 막을 형성한다. 상기 포토레지시트 막에 노광 공정을 수행한다. 상기 포토레지스트 막에 현상 공정을 수행하여 상기 하드마스크막 상에 서로 이격되는 포토레지스트 패턴들을 포함하고 제1 패턴 밀도를 갖는 제1 영역과 상기 제1 패턴 밀도보다 실질적으로 작은 제2 패턴 밀도를 갖는 제2 영역으로 구획되는 포토레지스트 패턴 구조물을 형 성한다. 상기 포토레지스트 패턴 구조물을 제1 식각 마스크로 사용하여 상기 하드마스크 막을 식각하여 상기 제1 영역의 아래에 위치하는 제1 측벽들 및 상기 제2 영역의 아래에 위치하는 제2 측벽들을 갖는 하드마스크 패턴들을 포함하는 하드 마스크 패턴 구조물을 형성한다. 상기 하드마스크 패턴 구조물을 제2 식각 마스크로 사용하여 상기 반도체 기판을 식각한다. 상기 제1 측벽들은 실질적으로 수직인 제1 프로파일을 갖는다. 상기 제2 측벽들은 하부로 갈수록 선폭들이 작아지는 제2 프로파일을 갖는다.
본 발명에 따르면, 포토레지스트 패턴들의 사이에서 형성되는 브리지를 감소시킬 수 있다. 또한, 패턴들 사이의 간격들이 하부로 갈수록 좁아지는 패턴들을 사용하여 임계 치수를 효과적으로 감소시킬 수 있다.
이하, 본 발명에 따른 바람직한 실시예들에 따른 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법을 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 막, 영역, 패턴 또는 구조물의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 막, 영역, 패턴 또는 구조물이 기판, 막, 영역, 패드 또는 패턴들의 "위에", "위쪽에", "상에", "상부에" 또는 "아래에", "아래쪽에","하부에" 형성되는 것으로 언급되는 경우에는 각 막, 영역, 패턴 또는 구조물이 직접 기판, 막, 영역 또는 패턴 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 막, 다른 영역, 다른 패턴 또는 다른 구조물이 기판 상에 추가적으로 형성될 수 있다. 또한, 두께, 폭, 임계 치수, 막, 영역, 패턴 또는 구조물이 "제1", "제2", "제3", "제4" 및/또는 "제5"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 두께, 폭, 임계 치수, 막, 영역, 패턴 또는 구조물을 구분하기 위한 것이다. 따라서 "제1", "제2", "제3". "제4" 및/또는 "제5"는 두께, 폭, 임계 치수, 막, 영역, 패턴 또는 구조물에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
도 1 내지 3은 본 발명의 일 실시예에 따른 패턴 구조물의 형성 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 막(100)상에 마스크 막(200)을 형성한다. 소정의 식각액에 대하여 막(100)이 제1 식각율(etch rate)을 갖는 경우, 마스크 막(200)은 상기 소정의 식각액에 대하여 상기 제1 식각율을 보다 실질적으로 낮은 제2 식각율은 가질 수 있다. 즉, 마스크 막(200)은 막(100)에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다.
도 2를 참조하면, 마스크 막(200)에 포토리소그래피 공정과 같은 패터닝 공정을 수행하여 서로 이격된 다수의 마스크 패턴(2)들로 이루어지고 제1 패턴 밀도를 갖는 제1 영역(A)과 상기 제1 패턴 밀도보다 실질적으로 작은 제2 패턴 밀도를 갖는 제2 영역(B)으로 구획되는 마스크 패턴 구조물(20)을 형성한다.
구체적으로 제1 영역(A)에서 마스크 패턴(2)들은 제1 임계 선폭(CD1)만큼 이격되고 제2 영역(B)에서 마스크 패턴(2)들은 제1 임계 선폭(CD1)보다 실질적으로 큰 제2 임계 선폭(CD2)만큼 이격된다.
도 3을 참조하면, 마스크 패턴 구조물(20)을 식각 마스크로 사용하여 막(100)을 식각하여 패턴 구조물(10)을 형성한다. 이때 제1 영역(A)의 아래에 위치하는 막(100)의 제1 부분에서는 각도 로딩 현상(angular loading effect)이 발생하지 않는다. 따라서 제1 영역(A)의 아래에 위치하는 제1 측벽(11)들은 실질적으로 수직인 제1 프로파일을 갖는다.
그러나 제2 영역(B)의 아래에 위치하는 막(100)의 제2 부분에서는 상기 각도 로딩 현상이 발생한다. 따라서 제2 영역(B)의 아래에 위치하는 제2 측벽(12)들은 양의 기울기를 갖는다. 즉, 제2 측벽(12)들 사이의 간격은 하부로 갈수록 좁아진다.
제2 측벽(12)이 양의 기울기를 갖기 때문에 제2 측벽(12)들의 상부들은 제2 임계 선폭(CD2)만큼 서로 이격되나 제2 측벽(12)들의 하부들은 제2 임계 선폭(CD2)보다 실질적으로 작은 제3 임계 선폭(CD3)만큼 서로 이격된다.
상기 각도 로딩 현상은 반도체 제조 공정에서 빈번히 발생하는 현상으로 식각시 식각 온도, 시각 시간, 식각액의 종류 등에 의해서 발생 빈도와 정도가 변화하나 주로 마스크 패턴 구조물의 패턴 밀도에 따라 변화하는 식각 속도와 밀접한 관련이 있고 추정된다.
즉, 마스크 패턴들 간의 간격이 상대적으로 넓은 경우 식각액에 노출되는 막의 면적이 증가하는 한편 식각 부산물도 효과적으로 제거될 수 있다. 따라서 식각 속도가 상대적으로 빨라지며 상기 각도 로딩 현상이 발생할 수 있다.
반면에 마스크 패턴들 간의 간격이 상대적으로 좁은 경우 식각액에 노출되는 막의 면적이 감소하는 한편 식각 부산물이 용이하게 제거될 수 없다. 따라서 식각 속도가 상대적으로 느려지기 때문에 각도 로딩 현상이 발생하지 않는다.
각도 로딩 현상이 발생하는 경우 불량을 일으키는 경우가 많으나, 본 발명에서는 각도 로딩 현상을 고의로 야기시켜 제2 측벽(12)들 사이의 간격들을 하부로 갈수록 좁힌다.
도 4, 9 및 10은 본 발명의 일 실시예에 따른 트렌치 형성 방법을 설명하기 위한 단면도들이다. 도 5, 8 및 11은 상기 트렌치 형성 방법을 설명하기 위한 평면도들이다.
도 4를 참조하면 반도체 기판(500)상에 하드마스크 막(400)을 형성한다. 후속 하여 수행되는 포토리소그래피 공정의 효율을 증가시키기 위해서 하드마스크 막(400)의 표면부에 평탄화 공정이 수행될 수 있다. 하드마스크 막(400)상에 포토레지스트 막(300)을 형성한다.
반도체 기판(500)은 실리콘 기판 또는 실리콘-온-인슐레이터(silicon-on-insulator : SOI) 기판일 수 있다. 하드마스크 막(400)은 반도체 기판(500)의 식각율(etch rate)보다 실질적으로 낮은 식각율을 갖는 물질을 포함할 수 있다. 즉, 하드마스크 막(400)은 반도체 기판(500)에 대하여 식각 선택비를 갖는 물질을 사용하여 형성할 수 있다. 상기 물질은 실리콘 산질화물(SiON)과 같은 실리콘 질화물일 수 있다.
도 5를 참조하면, 포토레지스트 막(300)에 포토리소그래피 공정을 수행한다. 구체적으로 포토레지스트 패턴(3)들의 상부에 위치하고 포토레지스트 패턴(3)에 대하여 제1 방향으로 서로 대칭되게 위치하는 제1 광원(1000) 및 제2 광원(2000)을 사용하여 포토레지스트 막(300)을 노광시킨다.
이어서 포토레지스트 막(300)에 현상 공정을 수행하여 서로 이격된 다수의 포토레지스트 패턴(3)들로 이루어진 포토레지스트 패턴 구조물(30)을 형성한다. 여기서 포토레지스트 패턴 구조물(30)은 하드마스크 막(400)을 부분적으로 노출시킨다.
포토레지스트 패턴 구조물(30)은 제1 패턴 밀도를 갖는 제1 영역(A)과 제1 패턴 밀도보다 실질적으로 작은 제2 패턴 밀도를 갖는 제2 영역(B)으로 구획될 수 있다.
구체적으로 포토레지스트 패턴(3)들은 제2 방향으로 서로 평행하게 연장되고 실질적으로 막대 형상들을 갖는다. 그리고 제1 영역(A) 내에서 포토레지스트 패턴(3)들은 제1 방향으로 제1 임계 선폭(CD1)만큼 이격되지만 제2 영역(B) 내에서 포토레지스트 패턴(3)들은 1 방향과 실질적으로 직교하는 제2 방향으로는 제1 임계 선폭보다 실질적으로 큰 제2 임계 선폭(CD2)만큼 이격된다.
만약 제1 광원(1000) 및 제2 광원(2000) 대신에 제1 영역(A) 및 제2 영역(B)에 실질적으로 동일한 해상도들을 갖는 광들을 사용하여 포토레지스트 막(300)을 노광시키는 경우, 제1 임계 선폭(CD1)이 제2 임계 선폭(CD2)보다 실질적으로 작기 때문에 제1 영역(A) 내에서 인접하는 포토레지스트 패턴(3)들을 제1 방향을 따라 서로 연결하는 제1 브리지(31: 도 6 참조)가 형성될 수 있다.
도 6은 제1 브리지를 갖는 포토레지스트 패턴 구조물의 평면도이다.
도 6을 참조하면, 제1 방향으로 연장하는 제1 브리지(31)가 제1 영역 내에서 인접하는 포토레지스트 패턴(3)들을 서로 연결한다. 따라서 제1 브리지(31)가 노출되어야할 하드마스크 막(400)의 부분을 덮는 문제점이 있다.
도 5를 다시 참조하면, 본 발명의 일 실시예에서는 제1 광원(1000) 및 제2 광원(2000)을 사용하여 포토레지스트 막(300)에 노광 공정을 수행한다. 제1 광원(1000) 및 제2 광원(2000)을 사용하여 포토레지스트 막(300)에 노광 공정을 수행하는 경우 제1 방향으로 광의 해상도가 상대적으로 증가하여 제1 영역(A)으로는 상대적으로 큰 해상도를 갖는 광들이 입사된다. 따라서 제1 영역(A)에서 제1 브리지(31)가 형성되지 않는다.
그러나 제1 방향으로는 광의 해상도가 상대적으로 증가하지만 동시에 제2 방향으로는 광의 해상도가 상대적으로 감소한다. 따라서 제1 영역(A)으로는 상대적으로 큰 해상도를 갖는 광이 입사되지만 제2 영역(B)으로는 상대적으로 작은 해상도를 갖는 광이 입사된다.
따라서 제1 영역(A)의 제1 패턴 밀도와 제2 영역(B)의 제2 패턴 밀도 간의 차가 비교적 작은 경우 제2 영역(B)에서 인접하는 포토레지스트 패턴(3)들을 제2 방향을 따라 서로 연결하는 제2 브리지(32: 도 7 참조)가 형성될 수 있다.
즉, 제1 임계 선폭(CD1)과 제2 임계 선폭(CD2) 간의 차가 비교적 작은 경우 제2 브리지(32:도 7 참조)가 형성될 수 있다.
도 7은 제2 브리지를 갖는 포토레지스트 패턴 구조물을 나타내는 평면도이다.
도 7을 참조하면, 제1 임계 선폭(CD1)이 60nm 내지 80nm이고 제2 임계 선폭이 80nm 내지 95nm이기 때문에 제1 임계 선폭(CD1)과 제2 임계 선폭(CD2)간의 차가 비교적 작다. 따라서 제2 영역(B)에서 인접하는 포토레지스트 패턴(3)들을 제2 방향을 따라 서로 연결하는 제2 브리지(32)가 형성된다.
제2 브리지(32)가 형성되는 경우, 제2 브리지(32)가 노출되어야할 하드마스크 막(400)의 부분을 덮는 문제점이 있다.
도 5를 다시 참조하면, 본 발명의 일 실시예에서는 제1 임계 선폭(CD1)이 60nm 내지 80nm이고 제2 임계 선폭이 95nm 내지 105nm이기 때문에 제1 임계 선폭(CD1)과 제2 임계 선폭(CD2)간의 차가 비교적 크다. 따라서 제1 영역(A)에서 형성되는 제1 브리지(31)를 억제하기 위해 제1 광원(1000) 및 제2 광원(2000)을 사용하여 포토레지스트 막(300)에 노광 공정을 수행하더라도 제2 영역(B)에서 제2 브리지(32)가 형성되지 않는다.
구체적으로 제1 임계 선폭(CD1)이 약 60nm 미만인 경우 제1 광원(1000) 및 제2 광원(2000)을 사용하여 노광 공정을 수행하더라도 제1 브리지(31)가 발생하는 문제가 있다. 또한, 제1 임계 선폭(CD1)이 약 80nm를 초과하는 경우, 반도체 장치의 크기가 증가하는 문제가 있다. 따라서 제1 임계 선폭(CD1)은 약 60nm 내지 약 80nm일 수 있다. 예를 들어, 제1 임계 선폭(CD1)은 약 70nm이다.
제2 임계 선폭(CD2)이 약 95nm 미만인 경우, 제1 임계 선폭(CD1)과 제2 임계 선폭(CD2)의 차이가 비교적 작기 때문에 제1 광원(1000) 및 제2 광원(2000)을 사용 하여 노광 공정을 수행하는 경우 제2 브리지(32)가 발생하는 문제가 있다. 또한, 제2 임계 선폭(CD2)이 약 105nm를 초과하는 경우, 반도체 장치의 크기가 증가하는 문제가 있다. 따라서 제2 임계 선폭(CD2)은 약 95nm 내지 약 105nm일 수 있다. 예를 들어, 제2 임계 선폭(CD2)은 약 100nm일 수 있다.
도 8을 참조하면, 포토레지스트 패턴 구조물(30)을 제1 식각 마스크로 사용하여 하드마스크 막(400)을 식각한다. 따라서 반도체 기판(500) 상에 서로 이격된 다수의 하드마스크 패턴(4)들로 이루어진 하드마스크 패턴 구조물(40)이 형성된다. 이어서 포토레지스트 패턴 구조물(30)을 애싱(ashing) 공정, 스트리핑(stripping) 공정 또는 이들의 조합된 공정을 사용하여 제거한다.
포토레지스트 패턴 구조물(30)의 제1 영역(A)은 패턴 밀도가 상대적으로 크기 때문에 제1 영역(A)의 아래로는 각도 로딩 현상이 일어나지 않는다. 따라서 제1 영역(A)의 아래에 위치하는 하드마스크 패턴(4)들의 제1 측벽(41: 도 10 참조)들은 실질적으로 수직인 제1 프로파일을 갖는다.
반면에 포토레지스트 패턴 구조물(30)의 제2 영역(B)은 패턴 밀도가 상대적으로 작기 때문에 제2 영역(B)의 아래로는 각도 로딩 현상이 일어난다. 따라서 제2 영역(B)의 아래에 위치하는 하드마스크 패턴(4)들의 제2 측벽(42: 도 9 및 10 참조)들은 양의 기울기를 갖는다. 즉, 제2 측벽(42)들 간의 간격은 하부로 갈수록 좁아진다.
제2 측벽(42)들이 양의 기울기를 갖기 때문에 제2 영역(B)의 아래에 위치한 제2 측벽(42)들의 상부들은 제2 방향으로 제2 임계 선폭(CD2)만큼 이격되지만 제2 측벽(42)들의 하부들은 제2 방향으로 제2 임계 선폭(CD2)보다 실질적으로 작은 제3 선폭(CD3)만큼 이격된다.
따라서 포토레지스트 패턴(3)들을 제2 방향으로 제2 임계 선폭인 약 95nm 내지 약 105nm까지 이격시키는 경우, 제1 광원(1000) 및 제2 광원(2000)으로 기인한 제2 브리지(42)를 효과적으로 감소시킬 수 있으며 이와 동시에 각도 로딩 현상을 이용하여 제2 측벽(42)들의 하부들은 제2 방향으로 제2 임계 선폭(CD2)보다 실질적으로 작은 제3 선폭(CD3)만큼 이격시킬 수 있다.
즉, 포토리소그래피 공정의 마진을 증가시킬 수 있으며 동시에 하드마스크 패턴(4)들의 아래에 형성되는 액티브 영역들 간의 간격을 감소시키는 한편 상기 액티브 영역들의 면적을 실질적으로 증가시킬 수 있다.
도 9는 도 8의 Ⅰ-Ⅰ' 선을 따라 자른 단면도를 나타낸다. 도 10은 도 8의 Ⅱ-Ⅱ' 선을 따라 자른 단면도를 나타낸다.
도 9 및 10을 참조하면, 제1 영역(A)의 아래로는 각도 로딩 현상이 일어나지 않기 때문에 제1 영역(A)의 아래에 위치하는 하드마스크 패턴(4)들의 제1 측벽(41)들은 실질적으로 수직인 제1 프로파일을 갖는다.
반면에 제2 영역(B)의 아래로는 각도 로딩 현상이 일어나기 때문에 제2 영역(B)의 아래에 위치하는 하드마스크 패턴(4)들의 제2 측벽(42)들은 양의 기울기를 갖는다. 즉, 제2 측벽(42)들 간의 간격은 하부로 갈수록 좁아진다.
도 11을 참조하면, 하드마스크 패턴 구조물(40)을 제2 식각 마스크로 사용하여 반도체 기판(500)을 식각한다. 따라서 반도체 기판(500)의 표면부에 트렌치(510)가 형성된다. 트렌치(510)를 형성 한 후 하드마스크 패턴 구조물(40)을 제거한다.
본 발명에 따르면, 포토레지스트 패턴들의 사이에서 형성되는 브리지를 감소시킬 수 있다. 또한, 패턴들 간의 간격들이 하부로 갈수록 좁아지는 패턴들을 사용하여 임계 치수를 효과적으로 감소시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (21)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 막 상에 서로 이격되는 마스크 패턴들을 포함하고 제1 패턴 밀도를 갖는 제1 영역과 상기 제1 패턴 밀도보다 실질적으로 낮은 제2 패턴 밀도를 갖는 제2 영역으로 구획되는 마스크 패턴 구조물을 형성하는 단계; 및
    상기 마스크 패턴 구조물을 식각 마스크로 사용하여 상기 막을 식각하여 상기 제1 영역의 아래에 위치하는 제1 측벽들 및 상기 제2 영역의 아래에 위치하는 제2 측벽들을 형성하는 단계를 포함하고,
    상기 제1 측벽들은 실질적으로 수직인 제1 프로파일을 갖고,
    상기 제2 측벽들은 하부로 갈수록 선폭들이 작아지는 제2 프로파일을 갖고,
    상기 마스크 패턴들은 제1 방향으로 제1 임계 선폭만큼 서로 이격되고 상기 제1 방향과 실질적으로 수직인 제2 방향으로 상기 제1 임계 선폭보다 큰 제2 임계 선폭만큼 서로 이격되고,
    상기 제1 임계 선폭은 60nm 내지 80nm이고, 상기 제2 임계 선폭은 95nm 내지 105nm인 것을 특징으로 하는 패턴 구조물 형성 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 막 상에 포토레지스트 막을 형성하는 단계;
    상기 포토레지스트 막에 노광 공정을 수행하는 단계;
    상기 포토레지스트 막에 현상 공정을 수행하여 서로 이격되는 포토레지스트 패턴을 포함하고 제1 패턴 밀도를 갖는 제1 영역과 상기 제1 패턴 밀도보다 실질적으로 낮은 제2 패턴 밀도를 갖는 제2 영역으로 구획되는 포토레지스트 패턴 구조물을 형성하는 단계; 및
    상기 포토레지스트 패턴 구조물을 식각 마스크로 사용하여 상기 막을 식각하여 상기 제1 영역의 아래에 위치하는 제1 측벽들 및 상기 제2 영역의 아래에 위치하는 제2 측벽들을 갖는 패턴들을 형성하는 단계를 포함하고,
    상기 제1 측벽들은 실질적으로 수직인 제1 프로파일을 갖고,
    상기 제2 측벽들은 하부로 갈수록 선폭들이 작아지는 제2 프로파일을 갖고,
    상기 노광 공정은 상기 제1 영역에 제공되는 제1 광들 및 상기 제2 영역에 제공되고 상기 제1 광들의 해상도보다 실질적으로 낮은 해상도를 갖는 제2 광들을 사용하는 것을 특징으로 하는 패턴 구조물 형성 방법.
  10. 삭제
  11. 막 상에 포토레지스트 막을 형성하는 단계;
    상기 포토레지스트 막에 노광 공정을 수행하는 단계;
    상기 포토레지스트 막에 현상 공정을 수행하여 서로 이격되는 포토레지스트 패턴을 포함하고 제1 패턴 밀도를 갖는 제1 영역과 상기 제1 패턴 밀도보다 실질적으로 낮은 제2 패턴 밀도를 갖는 제2 영역으로 구획되는 포토레지스트 패턴 구조물을 형성하는 단계; 및
    상기 포토레지스트 패턴 구조물을 식각 마스크로 사용하여 상기 막을 식각하여 상기 제1 영역의 아래에 위치하는 제1 측벽들 및 상기 제2 영역의 아래에 위치하는 제2 측벽들을 갖는 패턴들을 형성하는 단계를 포함하고,
    상기 제1 측벽들은 실질적으로 수직인 제1 프로파일을 갖고,
    상기 제2 측벽들은 하부로 갈수록 선폭들이 작아지는 제2 프로파일을 갖고,
    상기 포토레지시트 패턴들은 제1 방향으로 제1 임계 선폭만큼 서로 이격되고 상기 제1 방향과 실질적으로 수직하는 제2 방향으로 상기 제1 임계 선폭보다 큰 제2 임계 선폭만큼 서로 이격되고,
    상기 제1 임계 선폭은 60nm 내지 80nm이고, 상기 제2 임계 선폭은 95nm 내지 105nm인 것을 특징으로 하는 패턴 구조물 형성 방법.
  12. 막 상에 포토레지스트 막을 형성하는 단계;
    상기 포토레지스트 막에 노광 공정을 수행하는 단계;
    상기 포토레지스트 막에 현상 공정을 수행하여 서로 이격되는 포토레지스트 패턴을 포함하고 제1 패턴 밀도를 갖는 제1 영역과 상기 제1 패턴 밀도보다 실질적으로 낮은 제2 패턴 밀도를 갖는 제2 영역으로 구획되는 포토레지스트 패턴 구조물을 형성하는 단계; 및
    상기 포토레지스트 패턴 구조물을 식각 마스크로 사용하여 상기 막을 식각하여 상기 제1 영역의 아래에 위치하는 제1 측벽들 및 상기 제2 영역의 아래에 위치하는 제2 측벽들을 갖는 패턴들을 형성하는 단계를 포함하고,
    상기 제1 측벽들은 실질적으로 수직인 제1 프로파일을 갖고,
    상기 제2 측벽들은 하부로 갈수록 선폭들이 작아지는 제2 프로파일을 갖고,
    상기 포토레지시트 패턴들은 제1 방향으로 제1 임계 선폭만큼 서로 이격되고 상기 제1 방향과 실질적으로 수직하는 제2 방향으로 상기 제1 임계 선폭보다 큰 제2 임계 선폭만큼 서로 이격되고,
    상기 노광 공정은 상기 포토레지스트 막의 위쪽에 위치하고 상기 포토레지스트 막 패턴들에 대하여 상기 제1 방향을 따라 대칭되는 제1 및 제2 위치에서 제공되는 광들을 사용하는 것을 특징으로 하는 패턴 구조물 형성 방법.
  13. 막 상에 포토레지스트 막을 형성하는 단계;
    상기 포토레지스트 막에 노광 공정을 수행하는 단계;
    상기 포토레지스트 막에 현상 공정을 수행하여 서로 이격되는 포토레지스트 패턴을 포함하고 제1 패턴 밀도를 갖는 제1 영역과 상기 제1 패턴 밀도보다 실질적으로 낮은 제2 패턴 밀도를 갖는 제2 영역으로 구획되는 포토레지스트 패턴 구조물을 형성하는 단계; 및
    상기 포토레지스트 패턴 구조물을 식각 마스크로 사용하여 상기 막을 식각하여 상기 제1 영역의 아래에 위치하는 제1 측벽들 및 상기 제2 영역의 아래에 위치하는 제2 측벽들을 갖는 패턴들을 형성하는 단계를 포함하고,
    상기 제1 측벽들은 실질적으로 수직인 제1 프로파일을 갖고,
    상기 제2 측벽들은 하부로 갈수록 선폭들이 작아지는 제2 프로파일을 갖고,
    상기 포토레지시트 패턴들은 제1 방향으로 제1 임계 선폭만큼 서로 이격되고 상기 제1 방향과 실질적으로 수직하는 제2 방향으로 상기 제1 임계 선폭보다 큰 제2 임계 선폭만큼 서로 이격되고,
    상기 노광 공정은 상기 제1 방향으로 제1 해상도를 갖고 제2 방향으로 제1 해상도보다 실질적으로 작은 제2 해상도를 갖는 광들을 사용하는 것을 특징으로 하는 패턴 구조물 형성 방법.
  14. 반도체 기판 상에 하드마스크 막을 형성하는 단계;
    상기 하드마스크막 상에 포토레지스트 막을 형성하는 단계;
    상기 포토레지시트 막에 노광 공정을 수행하는 단계;
    상기 포토레지스트 막에 현상 공정을 수행하여 상기 하드마스크막 상에 서로 이격되는 포토레지스트 패턴들을 포함하고 제1 패턴 밀도를 갖는 제1 영역과 상기 제1 패턴 밀도보다 실질적으로 작은 제2 패턴 밀도를 갖는 제2 영역으로 구획되는 포토레지스트 패턴 구조물을 형성하는 단계;
    상기 포토레지스트 패턴 구조물을 제1 식각 마스크로 사용하여 상기 하드마스크 막을 식각하여 상기 제1 영역의 아래에 위치하는 제1 측벽들 및 상기 제2 영역의 아래에 위치하는 제2 측벽들을 갖는 하드마스크 패턴들을 포함하는 하드 마스크 패턴 구조물을 형성하는 단계; 및
    상기 하드마스크 패턴 구조물을 제2 식각 마스크로 사용하여 상기 반도체 기판을 식각하는 단계를 포함하고,
    상기 제1 측벽들은 실질적으로 수직인 제1 프로파일을 갖고,
    상기 제2 측벽들은 하부로 갈수록 선폭들이 작아지는 제2 프로파일을 갖는 것을 특징으로 하는 트렌치 형성 방법.
  15. 제 14 항에 있어서, 상기 제2 프로파일은 각도 로딩 현상에 기인한 것을 특징으로 하는 패턴 구조물 형성 방법.
  16. 제 14 항에 있어서, 상기 하드마스크 막은 상기 반도체 기판에 대하여 식각 선택비를 갖는 물질을 사용하여 형성하는 것을 특징으로 하는 트렌치 형성 방법.
  17. 제 14 항에 있어서, 상기 하드마스크 막은 실리콘 질화물을 포함하는 것을 특징으로 하는 트렌치 형성 방법.
  18. 제 14 항에 있어서, 상기 포토레지스트 패턴들은 제1 방향으로 제1 임계 선폭만큼 서로 이격되고 상기 제1 방향과 실질적으로 수직인 제2 방향으로 상기 제1 임계 선폭보다 큰 제2 임계 선폭만큼 서로 이격되는 것을 특징으로 하는 트렌치 형성 방법.
  19. 제 18 항에 있어서, 상기 제1 임계 선폭은 60nm 내지 80nm이고, 제2 임계 선폭은 95nm 내지 105nm인 것을 특징으로 하는 트렌치 형성 방법.
  20. 제 18 항에 있어서, 상기 노광 공정은 상기 포토레지스트 막의 위쪽에 위치하고 상기 포토레지스트 막 패턴들에 대하여 상기 제1 방향을 따라 대칭되는 제1 및 제2 위치에서 제공되는 광들을 사용하는 것을 특징으로 하는 트렌치 형성 방법.
  21. 제 18 항에 있어서, 상기 노광 공정은 상기 제1 방향으로 제1 해상도를 갖고 제2 방향으로 제1 해상도보다 실질적으로 작은 제2 해상도를 갖는 광들을 사용하는 것을 특징으로 하는 트렌치 형성 방법.
KR1020050061028A 2005-07-07 2005-07-07 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법 KR100669101B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050061028A KR100669101B1 (ko) 2005-07-07 2005-07-07 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법
US11/475,913 US20070009838A1 (en) 2005-07-07 2006-06-28 Method of manufacturing a pattern structure and method of forming a trench using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050061028A KR100669101B1 (ko) 2005-07-07 2005-07-07 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법

Publications (2)

Publication Number Publication Date
KR20070006044A KR20070006044A (ko) 2007-01-11
KR100669101B1 true KR100669101B1 (ko) 2007-01-16

Family

ID=37618680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050061028A KR100669101B1 (ko) 2005-07-07 2005-07-07 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법

Country Status (2)

Country Link
US (1) US20070009838A1 (ko)
KR (1) KR100669101B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8697537B2 (en) * 2012-02-01 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning for a semiconductor device
US10867840B2 (en) * 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor device
DE102019120765B4 (de) 2018-09-27 2024-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum bilden eines halbleiterbauelements

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3164026B2 (ja) * 1996-08-21 2001-05-08 日本電気株式会社 半導体装置及びその製造方法
US6839126B2 (en) * 2002-01-03 2005-01-04 United Microelectronics Corp. Photolithography process with multiple exposures

Also Published As

Publication number Publication date
KR20070006044A (ko) 2007-01-11
US20070009838A1 (en) 2007-01-11

Similar Documents

Publication Publication Date Title
US10768526B2 (en) Method of forming patterns
US7709275B2 (en) Method of forming a pattern for a semiconductor device and method of forming the related MOS transistor
US7319073B2 (en) Method of reducing silicon damage around laser marking region of wafers in STI CMP process
CN106298500B (zh) 降低微负载效应的蚀刻方法
KR100669101B1 (ko) 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법
US9236240B2 (en) Wafer edge protection
KR20090047001A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성방법
CN109755107B (zh) 自对准双重图案方法
CN107403719B (zh) 在半导体器件中形成图形的方法
US20050158966A1 (en) Method to avoid a laser marked area step height
US20040043590A1 (en) Method for semiconductor gate line dimension reduction
US7645679B2 (en) Method for forming isolation layer in semiconductor devices
KR101614410B1 (ko) 높은 선택비를 갖는 식각방법 및 이를 이용한 패턴 형성방법
CN105573045B (zh) 光掩膜、半导体器件的制作方法及半导体器件
KR20100042423A (ko) 반도체 소자의 패턴 형성 방법
KR100802221B1 (ko) 반도체 소자의 형성 방법
KR100698098B1 (ko) 반도체 소자의 제조방법
TWI704647B (zh) 積體電路及其製程
US8623229B2 (en) Manufacturing techniques to limit damage on workpiece with varying topographies
US20050020019A1 (en) Method for semiconductor gate line dimension reduction
CN107968045B (zh) 蚀刻方法
KR100831676B1 (ko) 반도체 디바이스의 소자 분리막 제조방법
KR19980026846A (ko) 더미패턴을 갖는 마스크
KR20070002594A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR100641572B1 (ko) 웨이퍼 에지 비드 제거 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee