KR100802221B1 - 반도체 소자의 형성 방법 - Google Patents

반도체 소자의 형성 방법 Download PDF

Info

Publication number
KR100802221B1
KR100802221B1 KR1020060057945A KR20060057945A KR100802221B1 KR 100802221 B1 KR100802221 B1 KR 100802221B1 KR 1020060057945 A KR1020060057945 A KR 1020060057945A KR 20060057945 A KR20060057945 A KR 20060057945A KR 100802221 B1 KR100802221 B1 KR 100802221B1
Authority
KR
South Korea
Prior art keywords
forming
semiconductor substrate
layer
semiconductor device
exposure mask
Prior art date
Application number
KR1020060057945A
Other languages
English (en)
Other versions
KR20070072331A (ko
Inventor
한상준
길명군
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/642,598 priority Critical patent/US7485543B2/en
Publication of KR20070072331A publication Critical patent/KR20070072331A/ko
Application granted granted Critical
Publication of KR100802221B1 publication Critical patent/KR100802221B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 소자분리용 산화막의 중앙부를 일부 디싱(Dishing) 시켜 단차가 있는 오버레이 버니어를 형성함으로써 후속 공정인 게이트 폴리실리콘층의 CMP 공정시 어택(Attack)을 방지하고, 오버레이 버니어의 좌우가 대칭되도록 형성하여 오버레이 특성을 향상시키는 기술을 개시한다.

Description

반도체 소자의 형성 방법{METHOD FOR FORMING SEMICONDUCTOR DEVICE}
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 형성 방법을 도시한 단면도.
도 2a 및 도 2b는 종래 기술에 따른 반도체 소자의 오버레이 버니어 형성시 사용되는 노광 마스크를 도시한 평면도.
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도.
도 4a 내지 도 4e는 본 발명에 따른 반도체 소자의 오버레이 버니어 형성시 사용되는 제 1 노광 마스크를 도시한 평면도.
도 5a 및 도 5b는 본 발명에 따른 반도체 소자의 오버레이 버니어 형성시 사용되는 제 2 노광 마스크를 도시한 평면도.
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 소자분리용 산화막의 중앙부를 일부 디싱(Dishing) 시켜 단차가 있는 오버레이 버니어를 형성함으로써 후속 공정인 게이트 폴리실리콘층의 CMP 공정시 어택(Attack)을 방지하고, 오버레이 버니어의 좌우를 대칭되도록 형성하여 오버레이 특성을 향상시키는 기술을 개시한다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 형성 방법을 도시한 단면도이다.
도 1a를 참조하면, 반도체 기판(10) 상부에 소자분리용 산화막(15)을 형성한다.
이때, 소자분리용 마스크(도 2a 참조)를 사용한다.
도 1b 및 도 1c를 참조하면, CMP 공정을 수행하여 스크라이브 레인의 소자분리용 산화막(15)을 제거한 후 반도체 기판(10) 전면에 하드마스크층(20)을 형성한다.
도 1d를 참조하면, 하드마스크층(20) 상부에 감광막(미도시)를 형성한 후 오버레이 버니어용 마스크(도 2b 참조)를 이용한 노광 및 현상 공정을 수행하여 감광막 패턴(미도시)를 형성한다.
다음에, 상기 감광막 패턴(미도시)를 마스크로 하드마스크층(20)을 식각하여 하드마스크층 패턴을 형성하고, 상기 하드마스크층 패턴을 마스크로 반도체 기판(10)을 식각하여 단차를 가지는 오버레이 버니어를 형성한다.
도 1e를 참조하면, 상기 오버레이 버니어를 포함한 반도체 기판(10) 전면에 게이트 산화막(미도시) 및 게이트 폴리실리콘층(30)을 형성한 후 CMP 공정을 수행한다.
이때, 'A'와 같이 오버레이 버니어가 반도체 기판의 높이와 동일하거나 상기 반도체 기판보다 높은 위치에 형성되어 후속 공정인 CMP 공정 시 어택(Attack)을 받아 비대칭 구조를 갖게 된다.
상술한 종래 기술에 따른 반도체 소자의 형성 방법에서, 게이트 폴리실리콘층 형성 후 CMP 공정시 회전 방향이나 균일도가 상이하여 오버레이 버니어의 단차가 좌우 비대칭으로 형성되어 오버레이 특성이 저하되고, 수율이 감소되는 문제점이 발생한다.
상기 문제점을 해결하기 위하여, 소자분리막용 산화막 형성시 실리콘 기판과 산화막의 식각선택비 차이를 이용하여 상기 소자분리용 산화막을 일부 디싱(Dishing)시켜 단차가 있는 오버레이 버니어를 형성함으로써 후속 공정인 게이트 폴리실리콘층의 CMP 공정시 어택(Attack)을 방지하고, 오버레이 버니어가 대칭되도록 형성되어 오버레이 특성을 향상시키는 반도체 소자의 형성 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 형성 방법은
삭제
(a) 제 1 노광 마스크를 이용하여 반도체 기판을 식각하여 트렌치를 형성하는 단계와,
(b) 상기 트렌치를 매립하는 소자 분리용 산화막을 형성하는 단계와,
(c) 상기 트렌치 내에 상기 소자 분리용 산화막이 남겨지도록 CMP 공정을 수행하여 단차를 형성하는 단계와,
(d) 상기 단차를 포함하는 전체 표면에 하드마스크층을 형성하는 단계와,
(e) 제 2 노광 마스크를 이용하여 상기 하드마스크층 및 소자 분리용 산화막의 중앙부를 식각하여 오버레이 버니어의 어미자를 형성하는 단계와,
(f) 상기 하드마스크층을 제거하는 단계
를 포함하는 것을 제 1 특징으로 하며,
(a) 제 1 노광 마스크를 이용하여 반도체 기판을 식각하여 트렌치를 형성하는 단계와,
삭제
(b) 상기 트렌치를 매립하는 소자 분리용 산화막을 형성하는 단계와,
(c) 상기 트렌치 내에 상기 소자 분리용 산화막이 남겨지도록 CMP 공정을 수행하여 단차를 형성하는 단계와,
(d) 상기 단차를 포함하는 반도체 기판 상부에 하드마스크층을 형성하는 단계와,
(e) 제 2 노광 마스크를 이용하여 셀 영역의 하드마스크층 및 반도체 기판을 식각하여 리세스 게이트 영역을 형성하고, 스크라이브 레인의 하드마스크층 및 소자 분리용 산화막 중앙부를 식각하여 오버레이 버니어의 어미자를 형성하는 단계와,
(f) 상기 하드마스크층을 제거하는 단계
를 포함하는 것을 제 2 특징으로 하며,
상기 (c) 단계는 반도체 기판과 산화막의 식각선택비 차이에 의해 상기 소자 분리용 산화막이 반도체 기판에 비해 빠르게 연마되면서 단차가 형성되는 것과,
상기 (f) 단계를 수행한 후 상기 반도체 기판의 전체 표면에 게이트 폴리실리콘층을 형성한 후 CMP 공정을 수행하는 단계를 더 포함하는 것과,
상기 제 1 노광 마스크는 4개의 바아(Bar)형 투광 패턴이 상하, 좌우 대칭의 사각형 구조로 구비된 제 1 형태와,
사각형 구조의 투광 패턴으로 구비된 제 2 형태와,
1개의 사각형 형태의 투광 패턴이 구비된 제 3 형태와,
사각형 구조의 차광 패턴으로 구비된 제 4 형태 중 선택된 어느 하나를 포함하는 것과,
상기 제 2 노광 마스크는 4개의 바아형 투광 패턴이 상하, 좌우 대칭의 사각형 구조로 구비된 형태를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도들이다.
도 3a를 참조하면, 반도체 기판(100) 상부에 제 1 감광막(미도시)을 형성한 후 제 1 노광 마스크인 소자분리용 마스크(도 4a 내지 도 4e 참조)를 이용한 노광 및 현상 공정을 수행하여 제 1 감광막 패턴을 형성하고, 상기 제 1 감광막 패턴을 마스크로 반도체 기판을 식각하여 트렌치를 형성한다.
여기서, 상기 제 1 노광 마스크는 4개의 바아(Bar)형 투광 패턴(210)이 상하, 좌우 대칭의 사각형 구조로 구비된 제 1 형태(도 4a 참조)와, 사각형 구조의 투광 패턴(210)으로 구비된 제 2 형태(도 4b 참조)와, 1개의 사각형 형태의 투광 패턴(210)이 구비된 제 3 형태(도 4c 참조)와, 사각형 구조의 차광 패턴(200)으로 구비된 제 4 형태(도 4d 및 도 4e 참조) 중 선택된 어느 하나를 사용하는 것이 바람직하다.
도 3b를 참조하면, 상기 트렌치를 매립하는 소자분리용 산화막(110)을 형성한다.
도 3c를 참조하면, CMP 공정을 수행하여 상기 트렌치 내에 산화막(110)이 남겨지도록 한다.
이때, 반도체 기판(100)과 산화막(110)의 식각선택비 차이에 의해 산화막(110)이 반도체 기판(100)에 비해 상대적으로 빨리 연마되면서 단차가 형성된다.
도 3d를 참조하면, 상기 단차를 포함하는 반도체 기판(100) 전면에 하드마스크층(120)을 형성한다.
도 3e를 참조하면, 제 2 노광 마스크인 오버레이 버니어용 마스크(도 5a 및 도 5b 참조)를 사용한 노광 및 현상 공정을 수행하여 제 2 감광막 패턴(미도시)을 형성한 후 상기 제 2 감광막 패턴(미도시)를 마스크로 하드마스크층(120) 및 소자분리용 산화막(110)의 중앙부를 식각하여 오버레이 버니어를 형성한다.
여기서, 제 2 노광 마스크는 4개의 바아(Bar)형 투광 패턴(210)을 상하, 좌우 대칭의 사각형 구조로 구비(도 5a 및 도 5b 참조)한다.
다음에, 하드마스크층(120)을 제거한다.
도 3f를 참조하면, 오버레이 버니어가 형성된 반도체 기판(100) 상부에 게이트 폴리실리콘층(140)을 형성한 후 CMP 공정을 수행한다.
이때, 'B'와 같이 오버레이 버니어가 반도체 기판(100)보다 아래에 단차를 가지고 위치함으로써 CMP 공정시 어택(Attack)을 방지할 수 있다.
본 발명에 따른 반도체 소자의 형성 방법은 소자분리용 산화막 CMP 공정시 상기 소자분리용 산화막의 중앙부를 일부 디싱(Dishing) 시켜 단차가 있는 오버레이 버니어를 형성함으로써 후속 공정인 게이트 폴리실리콘층의 CMP 공정시 어택(Attack)을 방지하고, 오버레이 버니어의 좌우를 대칭되도록 형성하여 오버레이 특성을 향상시키는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (10)

  1. (a) 제 1 노광 마스크를 이용하여 반도체 기판을 식각하여 트렌치를 형성하는 단계;
    (b) 상기 트렌치를 매립하는 소자 분리용 산화막을 형성하는 단계;
    (c) 상기 트렌치 내에 상기 소자 분리용 산화막이 남겨지도록 CMP 공정을 수행하여 단차를 형성하는 단계;
    (d) 상기 단차를 포함하는 전체 표면에 하드마스크층을 형성하는 단계; 및
    (e) 제 2 노광 마스크를 이용하여 상기 하드마스크층 및 상기 소자 분리용 산화막의 중앙부를 식각하여 오버레이 버니어의 어미자를 형성하는 단계;
    (f) 하드마스크층을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  2. 제 1 항에 있어서,
    상기 (c) 단계는 반도체 기판과 산화막의 식각선택비 차이에 의해 상기 소자 분리용 산화막이 반도체 기판에 비해 빠르게 연마되면서 단차가 형성되는 것을 특징으로 하는 반도체 소자의 형성 방법.
  3. 제 1 항에 있어서,
    상기 (f) 단계를 수행한 후 상기 반도체 기판의 전체 표면에 게이트 폴리실리콘층을 형성한 후 CMP 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  4. 제 1 항에 있어서,
    상기 제 1 노광 마스크는
    4개의 바아(Bar)형 투광 패턴이 상하, 좌우 대칭의 사각형 구조로 구비된 제 1 형태;
    사각형 구조의 투광 패턴으로 구비된 제 2 형태;
    1개의 사각형 형태의 투광 패턴이 구비된 제 3 형태; 및
    사각형 구조의 차광 패턴으로 구비된 제 4 형태;
    중 선택된 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  5. 제 1 항에 있어서,
    상기 제 2 노광 마스크는 4개의 바아(Bar)형 투광 패턴이 상하, 좌우 대칭의 사각형 구조 구비된 형태를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  6. (a) 제 1 노광 마스크를 이용하여 반도체 기판을 식각하여 트렌치를 형성하는 단계;
    (b) 상기 트렌치를 매립하는 소자 분리용 산화막을 형성하는 단계;
    (c) 상기 트렌치 내에 상기 소자 분리용 산화막이 남겨지도록 CMP 공정을 수행하여 단차를 형성하는 단계;
    (d) 상기 단차를 포함하는 반도체 기판 상부에 하드마스크층을 형성하는 단계; 및
    (e) 제 2 노광 마스크를 이용하여 셀 영역의 하드마스크층 및 반도체 기판을 소정 깊이 식각하여 리세스 게이트 영역을 형성하고, 스크라이브 레인의 하드마스크층 및 소자 분리용 산화막 중앙부를 식각하여 오버레이 버니어의 어미자를 형성하는 단계;
    (f) 상기 하드마스크층을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  7. 제 6 항에 있어서,
    상기 (c) 단계는 반도체 기판과 산화막의 식각선택비 차이에 의해 상기 소자 분리용 산화막이 반도체 기판에 비해 빠르게 연마되면서 단차가 형성되는 것을 특징으로 하는 반도체 소자의 형성 방법.
  8. 제 6 항에 있어서,
    상기 (f) 단계를 수행한 후 상기 반도체 기판의 전체 표면에 게이트 폴리실리콘층을 형성한 후 CMP 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  9. 제 6 항에 있어서,
    상기 제 1 노광 마스크는
    4개의 바아(Bar)형 투광 패턴이 상하, 좌우 대칭의 사각형 구조로 구비된 제 1 형태;
    사각형 구조의 투광 패턴으로 구비된 제 2 형태;
    1개의 사각형 형태의 투광 패턴이 구비된 제 3 형태; 및
    사각형 구조의 차광 패턴으로 구비된 제 4 형태;
    중 선택된 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  10. 제 6 항에 있어서,
    상기 제 2 노광 마스크는 4개의 바아(Bar)형 투광 패턴이 상하, 좌우 대칭의 사각형 구조 구비된 형태를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
KR1020060057945A 2005-12-30 2006-06-27 반도체 소자의 형성 방법 KR100802221B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/642,598 US7485543B2 (en) 2005-12-30 2006-12-21 Method for manufacturing semiconductor device with overlay vernier

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050135239 2005-12-30
KR1020050135239 2005-12-30

Publications (2)

Publication Number Publication Date
KR20070072331A KR20070072331A (ko) 2007-07-04
KR100802221B1 true KR100802221B1 (ko) 2008-02-11

Family

ID=38507358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060057945A KR100802221B1 (ko) 2005-12-30 2006-06-27 반도체 소자의 형성 방법

Country Status (1)

Country Link
KR (1) KR100802221B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825777B2 (en) 2018-05-28 2020-11-03 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor device with an overlay key pattern

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60229334A (ja) 1984-04-26 1985-11-14 Fujitsu Ltd 半導体装置の製造方法
KR0170734B1 (ko) * 1996-01-23 1999-03-30 김광호 반도체 장치의 얼라인 키 형성방법
KR20020043779A (ko) * 2000-12-04 2002-06-12 박종섭 소자분리막 형성 방법
KR20040057634A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 정렬 버니어 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60229334A (ja) 1984-04-26 1985-11-14 Fujitsu Ltd 半導体装置の製造方法
KR0170734B1 (ko) * 1996-01-23 1999-03-30 김광호 반도체 장치의 얼라인 키 형성방법
KR20020043779A (ko) * 2000-12-04 2002-06-12 박종섭 소자분리막 형성 방법
KR20040057634A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 정렬 버니어 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825777B2 (en) 2018-05-28 2020-11-03 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor device with an overlay key pattern

Also Published As

Publication number Publication date
KR20070072331A (ko) 2007-07-04

Similar Documents

Publication Publication Date Title
US7087532B2 (en) Formation of controlled sublithographic structures
KR20000004553A (ko) 반도체 소자의 소자분리방법
CN108666207B (zh) 制作半导体元件的方法
KR20160122695A (ko) 집적 회로 디바이스를 위한 스페이서 인에이블된 활성 분리
CN105226003B (zh) 无深度负载效应的浅沟槽隔离结构的制备方法
CN108666263B (zh) 接触孔的制造方法
KR100620663B1 (ko) 반도체 소자의 제조 방법
CN111640658A (zh) 半导体器件及其形成方法
KR100802221B1 (ko) 반도체 소자의 형성 방법
KR20090047001A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성방법
US7485543B2 (en) Method for manufacturing semiconductor device with overlay vernier
CN111640659A (zh) 半导体器件及其形成方法
TWI447809B (zh) 凸出結構與形成凸出結構的方法
KR100720258B1 (ko) 반도체 소자의 형성 방법
KR100669101B1 (ko) 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법
US8217499B2 (en) Structure to reduce etching residue
KR100417853B1 (ko) Ｓｔｉ 및 ｄｔｉ를 갖는 반도체 장치의 제조방법
JP2010141231A (ja) 半導体装置の製造方法及び半導体装置
KR20140028722A (ko) 반도체 장치의 홀 패턴 제조 방법
KR101178573B1 (ko) 반도체 장치의 캐패시터 형성 방법
KR20070002690A (ko) 웨이퍼 마크 형성 방법
KR100743760B1 (ko) 반도체 소자의 정렬키 형성방법
KR20070002594A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR100342875B1 (ko) 오버레이 버니어 제조 방법
KR100265340B1 (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee