CN111638624B - 一种掩膜版、制备半导体器件的方法和半导体器件 - Google Patents

Abstract

本公开提供一种掩膜版、制备半导体器件的方法和半导体器件，所述掩膜版包括掩膜基板，掩膜基板沿其第一预定方向间隔设置有用以形成目标图形的多个第一区域以及环绕所述多个第一区域设置的第二区域，第一区域和第二区域中的一者为遮光区，所述第一区域和第二区域中的另一者为透光区；其中，多个第一区域中存在至少一个目标第一区域，所述目标第一区域的至少一侧满足在沿所述第一预定方向预设距离阈值内不存在其余所述第一区域。本公开实施例的提供了一种新的掩膜版的结构，将掩膜版中分布不均匀、不紧密的区域的开窗图案进行收缩设计，在烘烤过程中，收缩图形受热向外扩张后的形状与原始设计相同，提高了半导体器件的制备精度，节约了制备成本。

Description

一种掩膜版、制备半导体器件的方法和半导体器件

技术领域

本公开属于半导体技术领域，具体涉及一种掩膜版、制备半导体器件的方法和半导体器件。

背景技术

在现有的半导体器件，如金凸块的工艺制程中，一般通过设计好的掩膜版，对涂覆在晶圆上的光刻胶层进行曝光和显影，获得开口的光刻胶层，之后向该开口内填充金属材料制作金凸块。

如图1所示，为传统的掩膜版结构示意图，掩膜版100包括多个间隔设置的遮光区101以及透光区102，在图1中，最左侧的遮光区101左侧为空旷区(不存在其余的遮光区101)。这样，在利用该结构的掩膜版100对光刻胶层进行图形化时，一并结合图2和图3，在利用图1的掩膜版100对光刻胶层202进行曝光、显影以及后续的烘烤时，左侧第一个遮光区101对应的开口窗201尺寸受温度影响会出现变形，即受热向外扩张，其左侧边203向外扩张变形，掩膜版100其余遮光区101所形成的开口窗201尺寸基本一致。显然，在后续利用图形化后的光刻胶层202制备金凸块时，如图3所示和图4所示，在向各开口窗201内电镀形成金凸块204，并对其余光刻胶层202进行蚀刻后最终得到制作完成的金凸块204时，最左侧的金凸块204尺寸左侧边明显存在偏差，导致金凸块的制备精度受到影响，此外，如果在后期借助填充金属材料以形成预期的金凸块，则最左侧的金凸块需要使用超过设计要求的金属材料进行填充，增加材料的消耗，增加制造成本。

发明内容

本公开旨在至少解决现有技术中存在的技术问题之一，提供一种掩膜版、制备半导体器件的方法和半导体器件。

本公开的一个方面，提供一种掩膜版，包括掩膜基板，所述掩膜基板沿其第一预定方向间隔设置有用以形成目标图形的多个第一区域以及环绕所述多个第一区域设置的第二区域，所述第一区域和所述第二区域中的一者为遮光区，所述第一区域和所述第二区域中的另一者为透光区；其中，

所述多个第一区域中存在至少一个目标第一区域，所述目标第一区域的至少一侧满足在沿所述第一预定方向预设距离阈值内不存在其余所述第一区域，所述目标第一区域的所述至少一侧设置有收缩图形。

在一些可选地实施方式中，所述目标第一区域包括沿所述第一预定方向依次相对间隔设置的第二边和第一边；其中，

所述收缩图形为自其所在的目标第一区域的所述第一边向所述第二边凹陷形成。

在一些可选地实施方式中，所述第一边为所述目标第一区域的长边。

在一些可选地实施方式中，在沿所述掩膜基板的第二预定方向上，所述收缩图形的凹陷深度先增大后减小，所述第二预定方向不同于所述第一预定方向。

在一些可选地实施方式中，所述凹陷深度范围为1um～5um。

在一些可选地实施方式中，所述收缩图形的横截面呈半圆形、三角形和梯形中的任意一者。

在一些可选地实施方式中，所述第一区域的长度与所述第一区域的宽度之间的比例范围为2:1～20:1。

在一些可选地实施方式中，所述第一预定方向为所述掩膜基板的长度方向，所述多个第一区域沿所述长度方向等间隔设置。

本公开的另一个方面，提供了一种制备半导体器件的方法，包括：

提供基底；

在所述基底沿其厚度方向的一侧形成光刻胶层；

以前文记载的所述的掩膜版为掩膜，对所述光刻胶层进行曝光、显影和烘烤处理，以在所述光刻胶层上形成目标图形；

在所述目标图形内形成目标填充材料；

去除所述光刻胶层，以制备获得所述半导体器件。

本公开的另一个方面，提供了一种半导体器件，采用前文记载的方法制作形成。

本公开实施例的一种掩膜版、制备半导体器件的方法和半导体器件中，提供了一种新的掩膜版的结构，将掩膜版中分布不均匀、不紧密的区域的开窗图案进行收缩设计，使得曝光显影后分布不均匀、不紧密的区域的显影图案具有对应的收缩图形，从而在烘烤过程中，收缩图形受热向外扩张后的形状与原始设计相同，弥补了显影图形因受热向外扩张而产生的形变，提高了半导体器件的制备精度，节约了制备成本。

附图说明

图1为传统的掩膜版的结构示意图；

图2为以图1中所示的掩膜版对光刻胶层曝光显影后的光刻胶层俯视图；

图3和图4为金凸块的工艺制程流程图；

图5为本公开一实施例的掩膜版的结构示意图；

图6为本公开另一实施例的掩膜版的结构示意图；

图7为本公开另一实施例的掩膜版的结构示意图；

图8为本公开另一实施例的掩膜版的结构示意图；

图9为本公开另一实施例的掩膜版的结构示意图；

图10为本公开另一实施例的一种制备半导体器件的方法的流程示意图；

图11为本公开另一实施例中基底的示意图；

图12为本公开另一实施例中光刻胶层的示意图；

图13为本公开另一实施例的曝光显影后的光刻胶层正视图；

图14为本公开另一实施例的烘烤后的光刻胶层正视图；

图15为本公开另一实施例的烘烤后的光刻胶层侧视图；

图16为本公开另一实施例的填充材料后的光刻胶层侧视图；

图17为本公开另一实施例的半导体器件的示意图。

具体实施方式

为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开作进一步详细描述。

如图5所示，为本实施例中提出的一种掩膜版300，所述掩膜版300包括掩膜基板307，所述掩膜基板307沿其第一预定方向A，该第一预定方向A可以为掩膜基板307的长度方向或宽度方向等，间隔设置有用以形成目标图形的多个第一区域301以及环绕所述多个第一区域设置301的第二区域302，所述第一区域301和所述第二区域302中的一者为遮光区，所述第一区域301和所述第二区域302中的另一者为透光区，第一区域301和第二区域302的具体类型可以根据实际使用的光刻胶类型进行确定，例如，在光刻胶为正性光刻胶时，第一区域301则为透光区，第二区域302为遮光区。反之，在光刻胶为负性光刻胶时，第一区域301则为遮光区，第二区域302则为透光区。所述多个第一区域301中存在至少一个目标第一区域306，所述目标第一区域306的至少一侧满足在沿所述第一预定方向A预设距离阈值内不存在其余所述第一区域301，所述目标第一区域306的所述至少一侧设置有收缩图形303。

示例性的，如图5所示，在所述掩膜基板307上沿掩膜基板307长度方向间隔设置有三个第一区域301，在这三个第一区域301中，最左侧的第一区域的左侧在沿着掩膜基板307长度方向的预定距离阈值L内，不存在其余的第一区域301，最左侧的第一区域为目标第一区域306，也就是说，图5中目标第一区域306左侧存在空旷区，其余位置以及其余第一区域301均为密集区。在所述目标第一区域306的左侧具有收缩图形303，示例性的，该收缩图形303自目标第一区域306的左侧向右侧凹陷形成。

一并结合图13和图14，在利用图5中所示的掩膜版300对光刻胶层进行曝光和显影后，得到多个显影图案403，显然，目标第一区域306对应的目标显影图案410左侧向右侧收缩，在后续对光刻胶层进行烘干时，由于目标显影图案410左侧存在空旷区，其在受热后向外收缩，而其余显影图案均处于密集区，在受热后平均收缩，最终可以在光刻胶层上形成尺寸一致的目标图形，在后续向目标图形内填充金属材料等制作半导体器件(如金凸块)时，可以得到尺寸一致的半导体器件，提高半导体器件的制作良率。

需要说明的是，掩膜基板上所设置的目标第一区域及收缩图形并不以图5所示为限。示例性的，如图6所示，掩膜基板307中设置有五个间隔设置的第一区域301，其中，图6中自左向右方向上，存在两个目标第一区域306。左侧三个第一区域之间的间隔距离为L，左侧第三个第一区域与左侧第四个第一区域之间的间隔距离为M，左侧第四个第一区域与左侧第五个第一区域之间的间隔距离为L，M大于L，选取L为预设距离阈值。显然，第一个目标第一区域306左侧并不存在其余第一区域，第二个目标第一区域306左侧虽然存在有其余的第一区域，但是两者之间的间隔M相差过大，因此，两个目标第一区域的左侧均存在空旷区，均需要设计收缩图形303。

另一示例性的，如图7所示，所述掩膜基板307上设置有三个第一区域301，所述第一预定方向为沿掩膜基板长度方向水平向右，如图中方向B所示，在该三个第一区域301中，最右侧的第一区域沿着第一预定方向B在预定距离阈值L内，不存在其余的第一区域，因此，最右侧的第一区域为目标第一区域306，所述目标第一区域306中具有收缩图形303。

本实施例中提出的掩膜版，将掩膜版中空旷区域的掩膜图案进行收缩设计，使得使用该掩膜版进行半导体器件的制备时，对光刻胶层进行曝光显影后，光刻胶层上空旷区的显影图案具有对应的收缩图形，该收缩图形在烘烤过程中受热向外扩张，形成的目标图形与原始设计相同，提高了半导体器件的制备精度，节约了制备成本。

下面将结合图5至图9进一步阐述收缩图形的具体设置方式。示例性的，如图5所示，所述目标第一区域306包括沿所述第一预定方向A依次相对间隔设置的第二边305和第一边304，其中，所述收缩图形为自其所在的目标第一区域306的所述第一边304向所述第二边305凹陷形成，第一边凹陷前如304a所示，第一边凹陷后如304b所示。

所述第一边和所述第二边根据第一预定方向得到。图5、图6、图8、图9中，所述第一预定方向为沿掩膜版长度方向水平向左，如图中方向A所示，所述第一边304和所述第二边305分别为目标第一区域306的左侧边和右侧边。图7中，所述第一预定方向为沿掩膜版长度方向水平向右，如图中方向B所示，所述第一边304和所述第二边305分别为目标第一区域306的右侧边和左侧边。

如图5所示，所述第一边304为所述目标第一区域306的长边，所述长边为组成所述目标第一区域的多个边中较长边或最长边。如图5至9所示，目标第一区域均为矩形，所述第一边为矩形中的长边304。若所述目标第一区域为其他多边形，例如梯形且梯形的底边大于腰，则所述第一边为梯形中的底边，可以为上底边也可以为下底边，具体由第一预定方向来确定。若所述目标第一区域为椭圆形，则所述第一边为两个焦点之间较长的弧线。

如图5所示，在沿所述掩膜基板307的第二预定方向C上，所述收缩图形303的凹陷深度先增大后减小，所述第二预定方向C不同于所述第一预定方向A或B。

所述第二预定方向主要为沿掩膜版307宽度方向，优选与所述第一预定方向垂直的方向。如图5至图9所示，所述第二预定方向为沿掩膜版宽度方向垂直向下，如图中方向C所示，所述收缩图形303的凹陷深度沿第二预定方向C先增大后减小。本领域技术人员可根据实际的使用需求设置第二预定方向，例如与第一预定方向成30°夹角、45°夹角、60°夹角等，本实施例中不进行具体限制。

如图5所示，所述收缩图形303的凹陷深度N具有一定的尺寸范围，所述凹陷深度N指的是凹陷后第一边304b与凹陷前第一边304a之间的最大距离。本领域技术人员可根据实际的使用需求设计凹陷深度，示例性的，所述凹陷深度范围为1um～5um。

所述收缩图形303的横截面可以呈弓形、半圆形、三角形和梯形中的任意一者。如图5至图7所示，所述收缩图形303的横截面呈弓形，若所述弓形中弧为半圆时，则所述收缩图形303的横截面呈半圆形。如图8所示，所述收缩图形303的横截面呈三角形，如图9所示，所述收缩图形的横截面304为梯形。收缩图形并不以图5至图9所示为限，还可以为其他图形，本实施例中不进行具体限制。

如图5至图9所示，所述第一区域301为矩形，该矩形的长度与宽度之间的比例具有一定的范围，优选的，所述比例范围为2:1～20:1，也就是说，矩形的长宽比的范围为2:1～20:1。本领域技术人员可以根据实际的使用需求设置所述第一区域的长度与所述第一区域的宽度之间的比例范围，本实施例中不进行具体限制。

如图5所示，所述第一预定方向A为所述掩膜基板307的长度方向，所述多个第一区域301沿所述长度方向按等间隔L设置。除此之外，此外，所述多个第一区域301也可以沿所述长度方向非等间隔设置，即间隔L或M，具体如图6所示。本领域技术人员可以根据实际的使用需求设置多个第一区域的间隔，本实施例中不进行具体限制。

图5至图9中，所述多个第一区域的形状相同且尺寸相同，所述尺寸相同指的是第一区域的每条边的长度相同且没两条边之间的夹角相同，图形完成相同。除此之外，所述多个第一区域还可以为形状相同且尺寸不同，例如，多个第一区域均为矩形，矩形的长边相同但宽边不同。

本实施例中提出的掩膜版，可根据不同的图案设计要求、不同材质光刻胶烘烤受热扩张的不同性质，设置不同形状、不同尺寸的收缩图形，使得通过本实施例中提出的掩膜版对光刻胶层进行曝光显影后的得到的显影图案，经过烘烤后得到与原始设计相同的目标图形，也就是说，使得曝光显影后空旷区的显影图案具有对应的收缩图形，该收缩图形烘烤后受热向外扩张后的形状符合原始设计，提高了半导体器件的制备精度，节约了制备成本。

本实施例的另一个方面，提出了一种制备半导体器件的方法S100，如图10所示，包括：

S110：提供基底。

具体地，在本步骤中，如图11所示，图中401为所述基底，所述基底主要指的是用于制造半导体器件的晶圆。在所述基底401上形成种子层411，本实施例中，使用钛钨合金。

S120：在所述基底沿其厚度方向的一侧形成光刻胶层。

具体地，在本步骤中，如图12所示，图中402为所述光刻胶层。本实施例中，由于所述第一区域301为遮光区，因此光刻胶层402使用负光刻胶。若所述第一区域301为透光区，则光刻胶层402对应使用正光刻胶。

S130：以前文记载的掩膜版为掩膜，对所述光刻胶层进行曝光、显影和烘烤处理，以在所述光刻胶层上形成目标图形。

在本实施例中，由于使用负光刻胶，通过曝光显影后，与第一区域301对应的光刻胶层形成非曝光图案，显影后被溶解，形成显影图案403；与第二区域302对应的光刻胶层形成曝光图案，显影后不被溶解，形成非显影图案404。

如图13所示，由于本实施例中提出的掩膜版的目标第一区域具有收缩图形，因此，光刻胶层通过曝光显影之后具有与所述目标第一区域对应的目标显影图案410，即左侧第一个显影图案，该显影图案中包括与所述收缩图形对应的显影收缩图案，即图13中虚线与凹陷边406组成的图案。

如图14所示，烘烤后，空旷区的显影图案，由于受热后形变不均匀、向外扩张不均匀，烘烤后受热向外扩张，也就是凹陷边406所对应的面向外扩张至407的位置，左侧第一个显影图案形成对应的收缩图形405，该收缩图形405烘烤后受热向外扩张后弥补了烘烤工艺产生的形变，使得所述显影图案经烘烤形变后得到目标图形409，所述目标图形409恢复为矩形，与原设计相符。

对比图15和图3可知，使用本实施例中提出的制备半导体器件的方法，烘烤后光刻胶层中的目标显影图案受热向外扩张后变回矩形，使得得到的目标图形与原设计相符，解决了现有技术中因光刻胶层形变都产生的制备不精确问题。

S140：在所述目标图形内形成目标填充材料。

具体地，在本步骤中，如图16所示，在经过曝光、显影和烘烤的光刻胶层上填充材料，也就是在所述光刻胶层上形成的目标图形上填充材料。本实施例中，由于在非显影图案403显影后被溶解，因此即为在此处填充材料，得到填充层408。所述填充材料主要为金属材料，本实施中使用金。

对比图16和图4可知，使用本实施例中提出的制备半导体器件的方法，由于烘烤后光刻胶层中的目标显影图案受热向外扩张后变回矩形，使得所述目标图形与原设计相符，因此填充材料后得到的填充层408符合原设计要求，在提高制备精度的同时减少了对填充材料的使用。

S150：去除所述光刻胶层，以制备获得所述半导体器件。

具体地，在本步骤中，如图17所示，去除光刻胶后，所述基底401上仅剩余填充层408，形成具有金凸块的半导体器件400。

本实施例中提出的制备半导体器件的方法，使用空旷区掩膜图案具有收缩图形的掩膜版进行半导体器件的制备，使用所述掩膜版对光刻胶层进行曝光显影后，光刻胶层上空旷区的显影图案具有对应的收缩图形，该收缩图形在烘烤过程中受热向外扩张，形成的目标图形与原始设计相同，对该目标图形进行材料填充、光刻胶层去除等工艺制备后，得到的半导体器件的制备精度高，制备成本低。

本实施例的另一个方面，提出了一种半导体器件400，采用前文所述的方法制作形成。

本实施例中提出的半导体器件，使用空旷区掩膜图案具有收缩图形的掩膜版进行半导体器件的制备，使得制备过程中，曝光显影工艺后得到的曝光图案具有对应的收缩图形，该收缩图形在烘烤工艺中受热扩张，形成符合设计要求的目标图形，填充材料、去除光刻胶层后得到的半导体器件符合设计要求，精度较高且制备成本低。

将掩膜版中空旷区域的掩膜图案进行收缩设计，使得使用该掩膜版进行半导体器件的制备时，对光刻胶层进行曝光显影后，光刻胶层上空旷区的显影图案具有对应的收缩图形，该收缩图形在烘烤过程中受热向外扩张，形成的目标图形与原始设计相同，提高了半导体器件的制备精度，节约了制备成本。

可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (9)

1.一种掩膜版，其特征在于，包括掩膜基板，所述掩膜基板沿其第一预定方向间隔设置有用以形成目标图形的多个第一区域以及环绕所述多个第一区域设置的第二区域，所述第一区域和所述第二区域中的一者为遮光区，所述第一区域和所述第二区域中的另一者为透光区；其中，

所述多个第一区域中存在至少一个目标第一区域，所述目标第一区域的至少一侧满足在沿所述第一预定方向预设距离阈值内不存在其余所述第一区域，所述目标第一区域的所述至少一侧设置有收缩图形；

所述目标第一区域包括沿所述第一预定方向依次相对间隔设置的第二边和第一边；其中，

所述收缩图形为自所述目标第一区域的所述第一边向所述第二边凹陷形成。

2.根据权利要求1所述的掩膜版，其特征在于，所述第一边为所述目标第一区域的长边。

3.根据权利要求1所述的掩膜版，其特征在于，在沿所述掩膜基板的第二预定方向上，所述收缩图形的凹陷深度先增大后减小，所述第二预定方向不同于所述第一预定方向。

4.根据权利要求3所述的掩膜版，其特征在于，所述凹陷深度范围为1um～5um。

5.根据权利要求1至4任一项所述的掩膜版，其特征在于，所述收缩图形的横截面呈半圆形、三角形和梯形中的任意一者。

6.根据权利要求1至4任一项所述的掩膜版，其特征在于，所述第一区域的长度与所述第一区域的宽度之间的比例范围为2:1～20:1。

7.根据权利要求1至4任一项所述的掩膜版，其特征在于，所述第一预定方向为所述掩膜基板的长度方向，所述多个第一区域沿所述长度方向等间隔设置。

8.一种制备半导体器件的方法，其特征在于，包括：

提供基底；

在所述基底沿其厚度方向的一侧形成光刻胶层；

以权利要求1至7任一项所述的掩膜版为掩膜，对所述光刻胶层进行曝光、显影和烘烤处理，以在所述光刻胶层上形成目标图形；

在所述目标图形内形成目标填充材料；

去除所述光刻胶层，以制备获得所述半导体器件。

9.一种半导体器件，其特征在于，采用权利要求8所述的方法制作形成。

Images