KR100730282B1 - 패턴 밀도 조절 방법 - Google Patents

패턴 밀도 조절 방법 Download PDF

Info

Publication number
KR100730282B1
KR100730282B1 KR1020060006882A KR20060006882A KR100730282B1 KR 100730282 B1 KR100730282 B1 KR 100730282B1 KR 1020060006882 A KR1020060006882 A KR 1020060006882A KR 20060006882 A KR20060006882 A KR 20060006882A KR 100730282 B1 KR100730282 B1 KR 100730282B1
Authority
KR
South Korea
Prior art keywords
dummy
pattern
density
size
patterns
Prior art date
Application number
KR1020060006882A
Other languages
English (en)
Inventor
신재필
유문현
이종배
최진숙
박승규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060006882A priority Critical patent/KR100730282B1/ko
Priority to US11/625,569 priority patent/US20070174802A1/en
Application granted granted Critical
Publication of KR100730282B1 publication Critical patent/KR100730282B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Abstract

패턴 밀도 조절 방법을 제공한다. 이 방법은 기준 패턴 밀도를 설정하고, 설계 패턴 사이의 빈 공간에 더미 생성 영역을 결정하는 것을 포함한다. 상기 더미 생성 영역에 기본 더미 패턴들을 형성하고, 설계 패턴의 밀도 및 기본 더미 패턴의 밀도의 합으로 전체 패턴 밀도를 계산한다. 상기 기본 더미 패턴의 크기를 조정한다. 더미 패턴의 크기 조정을 통해 상기 전체 패턴 밀도가 상기 기준 패턴 밀도에 도달한다. 상기 조정된 더미 패턴의 데이터를 상기 설계 패턴의 데이터와 결합하여 광역 패턴 밀도를 최적화한다. 본 발명에 따르면 안정된 공정 조건에서 패턴의 변형을 최소화할 수 있는 최적의 광역 패턴 밀도를 가지는 마스크를 제작할 수 있다. 또한, 설계 패턴의 패턴 밀도가 다른 제품에 적용하여, 모든 제품의 포토 마스크가 최적의 광역 패턴 밀도를 가지도록 제작할 수 있다.
GPD, 패턴밀도

Description

패턴 밀도 조절 방법{METHOD OF ADJUSTING PATTERN DENSITY}
도 1은 본 발명의 일 실시예에 따른 패턴 밀도 조절 방법을 설명하기 위한 흐름도.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 패턴 밀도 조절 방법을 설명하기 위한 도면들.
도 6은 본 발명의 변형된 실시예에 따른 패턴 밀도 조절 방법을 설명하기 위한 흐름도.
도 7 및 도 8은 본 발명의 변형된 실시예에 따른 패턴 밀도 조절 방법을 설명하기 위한 도면들.
본 발명은 반도체 제조 기술에 관한 것으로서, 더 구체적으로는 노광 및 식각 공정 시 패턴 변형을 최소화하기 위한 패턴 밀도 조절 방법에 관한 것이다.
반도체 장치를 제조함에 있어서, 회로를 구성하는 패턴의 선폭은 회로의 동작 특성에 영향을 주기 때문에 정확하게 제어될 필요가 있다. 회로의 선폭은 반도체 장치의 제조 공정인 사진 공정과 식각 공정에서 결정된다. 동일한 노광 조건과 식각 조건으로 패턴을 형성할 때, 반도체 장치를 구성하는 패턴의 밀도의 영향으로 패턴의 선폭이 설계된 것과 다르게 변형된다. 예컨대, 칩 영역 전체의 패턴 밀도인 광역 패턴 밀도(GPD; Global Pattern Decnsity)가 1% 변경될 때 사진공정과 식각 공정에서 선폭이 각각 1.6㎚ 및 1.3㎚ 정도 변경되는 것으로 알려져 있다.
일반적으로 회로의 선폭을 정확하게 제어하기 위해서 광역 패턴 밀도가 다른 제품이 공정에 투입될 때마다 공정 조건을 변경하여 최적의 조건으로 사진 공정 및 식각 공정을 실시한다. 이로 인해, 제품에 따라 설비의 공정 조건을 변경하여 최적의 조건을 선정하여야 하고, 최적으로 선정된 조건이 수시로 변경되어야 하기 때문에 공정의 안정성을 낮춰 산포가 증가하거나 공정 마진이 감소하는 문제를 야기한다.
본 발명이 이루고자 하는 기술적 과제는 제품별 광역 패턴 밀도 산포를 최소화하여 제품이 변경되더라도 최적의 공정 조건을 유지하여 공정을 진행할 수 있는 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 최적의 조건 하에서 공정을 진행할 수 있는 광역 패턴 밀도를 제공할 수 있는 패턴 밀도 조절 방법을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 칩 영역의 영역별 설계 패턴 밀도의 차이를 최소화하여 최적의 광역 패턴 밀도를 제공할 수 있는 패턴 밀도 조절 방법을 제공하는데 있다.
상기 기술적 과제들을 달성하기 위하여 본 발명은 적정한 더미 패턴을 형성하여 칩 영역의 광역 패턴 밀도를 최적의 기준 패턴 밀도에 근접시킬 수 있는 패턴 밀도 조절 방법을 제공한다. 이 방법은 기준 패턴 밀도를 설정하고, 설계 패턴 사이의 빈 공간에 더미 생성 영역을 결정하는 것을 포함한다. 상기 더미 생성 영역에 기본 더미 패턴들을 형성하고, 설계 패턴의 밀도 및 기본 더미 패턴의 밀도의 합으로 전체 패턴 밀도를 계산한다. 상기 기본 더미 패턴의 크기를 조정한다. 더미 패턴의 크기 조정을 통해 상기 전체 패턴 밀도가 상기 기준 패턴 밀도에 도달한다. 상기 조정된 더미 패턴의 데이터를 상기 설계 패턴의 데이터와 결합하여 광역 패턴 밀도를 최적화한다.
더미 패턴들로 인해 회로의 동작에 영향을 주는 설계 패턴의 변형을 일으키지 않도록 제한 영역을 설정하고 상기 제한 영역 이외의 칩 영역이 상기 더미 생성 영역이 될 수 있다. 예컨대, 상기 설계 패턴을 소정 비율로 확대하여 상기 확대된 설계 패턴이 점유하는 공간을 제한 영역으로 설정하고, 상기 제한 영역 사이의 빈 공간을 상기 더미 생성 영역으로 결정할 수 있다.
상기 제한 영역은 설계 패턴으로부터 소정의 거리 이내의 영역 뿐만 아니라, 설계자의 요구에 따라 더미 패턴이 생성되지 않도록 미리 결정된 설계 금지 영역을 더 포함할 수 있다.
본 발명에서 상기 기본 더미 패턴의 크기가 확대되거나 축소될 수 있기 때문에, 크기가 조정된 더미 패턴이 상기 더미 생성 영역을 벗어나지 않도록 상기 기본 더미 패턴들은 상기 더미 생성 영역의 경계로부터 소정 거리 이격되도록 형성하는 것이 요구된다. 이 때, 상기 기본 더미 패턴의 크기가 조정된 최대 크기를 설정하고, 상기 최대 크기의 더미 패턴의 경계와 상기 더미 생성 영역의 경계가 교차하지 않도록 상기 기본 더미 패턴들을 형성할 수 있다. 크기가 조정된 더미 패턴이 상기 더미 생성 영역을 벗어나지 않음과 아울러, 이웃한 다른 더미 패턴들과 중첩되지 않도록 상기 기본 더미 패턴들은 소정 거리 이격되도록 형성하는 것이 바람직하다.
상기 기본 더미 패턴의 크기를 조정하는 단계에서, 상기 기본 더미 패턴이 포함된 전체 패턴 밀도를 기준 패턴 밀도와 비교하여 상기 전체 패턴 밀도가 기준 패턴 밀도에 근접하도록 상기 기본 더미 패턴의 크기를 확대하거나 축소할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 패턴 및 영역들의 크기는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 패턴 밀도 조절 방법을 설명하기 위한 흐름이고, 도 2 내지 도 5는 본 발명의 일 실시예에 따른 패턴 밀도 조절 방법을 설명하기 위한 칩 영역의 일부분을 나타낸 도면들이다.
도 1의 S1 단계를 참조하면, 칩 영역에서 더미 생성 영역을 결정한다. 상기 칩 영역은 웨이퍼 상에 형성된 영역을 의미하지 않고, 포토 마스크를 형성하기 위하여 패턴 데이터를 생성하기 위한 가상의 칩 영역을 의미한다. 도 2에 도시된 것과 같이, 가상의 칩 영역(10)에는 회로를 구성하기 위한 설계 패턴들(12)이 배치된다. 상기 설계 패턴은 장치의 성능 구현을 위해 소정의 설계 데이터에 따라 배치된다. 도 3에 도시된 것과 같이, 상기 설계 패턴(12)이 점유하는 영역 사이의 칩 영역(10)에 상기 더미 생성 영역(16)이 설정된다. 상기 더미 생성 영역(16)은 상기 설계 패턴(12)으로부터 소정거리 이격되어 결정된다. 상기 더미 생성 영역(16)에 더미 패턴들이 형성되는데, 상기 더미 패턴들이 상기 설계 패턴 가까이에 형성될 경우 근접효과와 같은 광학 특성에 의해 설계 패턴이 변형될 수 있다. 따라서, 상기 설계 패턴의 변형이 일어나지 않도록 상기 더미 패턴들과 상기 설계 패턴이 이격되도록 상기 설계 패턴(12)로부터 소정거리 이내의 영역은 더미 패턴이 형성되지 않는 제한영역으로 지정될 수도 있다.
도 1의 S2 단계 및 도 4를 참조하면, 상기 더미 생성 영역(16)에 기본 더미 패턴들(18)을 형성한다. 상기 기본 더미 패턴들(18)은 면적의 계산 및 크기 변경이 용이하도록 정방형 패턴으로 형성될 수 있다. 그러나, 상기 기본 더미 패턴들(18)의 형상은 상기 정방형 패턴에 국한되지 않고 다양하게 변형될 수 있다. 상기 더미 생성 영역(16)에 최종적으로 형성될 수 있는 더미 패턴은 다양한 크기를 가질 수 있다. 최종적으로 형성될 더미 패턴의 크기는 사진 공정에서 정의할 수 있는 최소 크기부터 임의의 최대 크기까지 미리 설정해 놓을 수 있다. 상기 기본 더미 패턴 (18)은 상기 미리 설정된 더미 패턴의 크기 가운데 하나를 선택할 수 있고, 이는 패턴 밀도 조절 횟수가 증가함에 따라 가장 사용 빈도가 높은 더미 패턴의 크기로 결정할 수 있다.
상기 기본 더미 패턴들(18)은 상기 더미 생성 영역(16)의 경계로부터 소정 거리(d1)만큼 이격되어 배치되고, 이웃한 다른 더미 패턴들과도 소정의 거리(d2)만큼 이격되어 배치된다. 상기 기본 더미 패턴(18)과 상기 더미 생성 영역의 경계 및 다른 더미 패턴들과의 거리는 최종적으로 형성될 더미 패턴이 상기 더미 생성 영역(16)을 벗어나지 않고 이웃한 다른 더미 패턴과 점유 영역이 중첩되지 않음을 고려한 거리이다. 따라서, 상기 더미 생성 영역(16)에 최종적으로 형성되는 더미 패턴의 크기가 미리 설정된 최대 크기인 경우를 고려하여 상기 거리(d1, d2)를 결정할 수 있다. 상기 기본 더미 패턴(18)은 더미 생성 영역의 경계 및 이웃한 다른 더미 패턴과 소정의 거리(d1, d2)를 유지하여야 하므로, 설계 패턴(12) 사이에 공간이 있더라도, 상기 기본 더미 패턴(18)의 형성 조건에 만족하지 않는 경우 그 공간에는 상기 기본 더미 패턴(18)이 형성되지 않는다.
도 1의 S3 단계를 참조하면, 상기 설계 패턴(12) 및 상기 기본 더미 패턴(18)이 형성된 칩 영역의 패턴 밀도를 계산한다.
상기 설계 패턴(12)의 패턴 밀도는 상기 칩 영역의 면적 대비 상기 설계 패턴(12)의 면적 퍼센트로 계산될 수 있다. 또한, 상기 기본 더미 패턴(18)의 패턴 밀도도 상기 칩 영역이 면적 대비 상기 기본 더미 패턴들(18)의 면적합의 퍼센트로 계산될 수 있다. 상기 기본 더미 패턴(18)의 면적합은 상기 기본 더미 패턴(18)의 면적을 형성된 기본 더미 패턴의 갯수로 곱하여 계산할 수 있다. 따라서, [수학식 1]에서 보여지는 것과 같이, 상기 설계 패턴(12) 및 상기 기본 더미 패턴(18)이 형성된 칩 영역의 전체 패턴 밀도(Dtotal)는 상기 설계 패턴의 패턴 밀도(Ddesign)와 상기 기본 더미 패턴들의 패턴 밀도(Ddummy)의 합으로 나타낼 수 있다.
Figure 112006005043226-pat00001
여기서, 대문자 D는 패턴 밀도를 나타내고, 대문자 A는 면적을 나타낸다.
또한, 첨자 total은 칩 영역 전체, design은 설계 패턴, 그리고 dummy는 더미 패턴을 나타낸다.
도 1의 S4 단계를 참조하면, 전체 패턴 밀도가 기준 패턴 밀도에 도달하도록 하기 위하여 상기 더미 패턴의 패턴 밀도를 보정한다. 상기 기준 패턴 밀도는 사진 공정 및 식각 공정을 진행한 결과, 회로의 선폭 변형이 최소화되어 설계된 회로의 최적 성능을 발휘할 수 있는 광역 패턴 밀도로 설정될 수 있다.
따라서, 보정된 더미 패턴의 패턴 밀도는 [수학식 2]에 보여지는 바와 같이, 기준 패턴 밀도와 전체 패턴 밀도의 차를 상기 기준 더미 패턴의 패턴 밀도에 합한 값으로 계산할 수 있다.
Figure 112006005043226-pat00002
여기서, 첨자 target은 기준 패턴을 나타내고, dummy'는 보정된 더미 패턴의 패턴 밀도를 나타낸다.
도 1의 S5 단계 및 도 5를 참조하면, 상기 보정된 더미 패턴의 패턴 밀도로부터 보정값을 추출하여 상기 기본 더미 패턴의 크기를 조정한다. 상기 기본 더미 패턴(18)이 정방형인 경우, 상기 기본 더미 패턴의 X,Y방향의 크기는 각각 면적의 제곱근에 해당한다. 상기 더미 패턴(18)의 면적은 상기 더미 패턴의 패턴 밀도 및 갯수로부터 계산될 수 있다.
[수학식 3]은 보정된 더미 패턴의 패턴밀도로부터 보정된 더미 패턴(20)의 크기를 구하는 수학식이다. 보정된 더미 패턴의 점유 면적(Adummy')은 전체 면적(Atotal)과 보정된 더미 패턴의 패턴 밀도(Ddummy')의 곱이고, 상기 보정된 더미 패턴의 점유 면적(Adummy')를 더미 패턴의 개수로 나눈 값이 보정된 더미 패턴 1개의 면적(Sdummy')이다.
Figure 112006005043226-pat00003
여기서 대문자 W는 패턴의 폭, S는 각 패턴의 면적, N은 더미패턴의 개수를 나타낸다.
결과적으로, 전체 패턴 밀도가 기준 패턴 밀도에 도달하기 위한 더미 패턴 1개의 크기(Wdummy')는 보정된 더미 패턴 1개의 면적의 제곱근으로 계산될 수 있다. 전체 패턴 밀도가 기준 패턴 밀도보다 낮은 경우, 상기 기본 더미 패턴(18)이 확대되어 도 5에 도시된 것과 같이 상기 보정된 더미 패턴(20)이 구성된다. 이와 반대로, 전체 패턴 밀도가 기준 패턴 밀도보다 높은 경우, 상기 기본 더미 패턴(18)이 축소되어 보정된 더미 패턴이 구성된다.
도 1의 S6 단계를 참조하면, 상기 결과에 따른 보정된 더미 패턴의 데이터를 설계 패턴의 데이터와 결합하여 포토 마스크를 제작한다. 상기 설계 패턴의 데이터와 상기 보정된 더미 패턴의 데이터가 결합되어 제작된 포토 마스크는 기준 패턴 밀도에 근접한 광역 패턴 밀도를 가지게되어, 상기 포토 마스크를 이용한 사진 공정에서 회로 선폭의 변화가 최소화되고, 식각 공정이 진행된 이후의 패턴의 선폭도 설계된 선폭에 비해 변화가 적다.
상술한 것과 같이 본 발명의 일 실시예는, 최적의 공정 결과를 얻을 수 있는 칩 영역의 광역 패턴 밀도를 기준 패턴 밀도로 미리 설정하여, 전체 패턴 밀도가 상기 기준 패턴 밀도에 도달하도록 더미 패턴의 크기를 조절할 수 있다. 따라서, 본 발명의 일 실시예는 칩 영역에서 영역별 패턴 밀도의 산포가 낮은 제품에 본 발명을 적용하는 경우, 또는 광역 패턴 밀도의 영역별 산포에 비해 전체 광역 패턴 밀도를 최적의 기준 패턴 밀도에 근접하도록 하는 것이 더 요구되는 경우에 적용될 수 있다.
본 발명의 일 실시예에 따르면, 칩 영역 전체를 고려하여 더미 패턴을 형성함으로써 기준 패턴 밀도와의 차이가 근소한 패턴 밀도를 얻을 수 있다. 그러나, 전체 칩 영역에 동일한 크기의 더미 패턴들이 배치됨으로써 칩 영역에서 영역별 패턴 밀도의 산포가 크질 수 있다.
도 6은 칩 영역을 복수개의 서브 영역으로 분할하여 각각의 영역에서 패턴 밀도 조절이 가능한 본 발명의 변형된 실시예를 설명하기 위한 흐름도이다.
도 6의 S11 및 S12 단계를 참조하면, 상기 S1단계 및 상기 S2 단계와 동일한 방법으로 더미 생성 영역을 결정하고, 기본 더미 패턴을 상기 더미 생성 영역에 형성한다.
도 6의 S13 단계 및 도 7을 참조하면, 칩 영역(50)을 n개의 서브 영역(52)로 분할한다. 상기 서브 영역(52)은 상기 칩 영역(50)을 행렬로 분할하여 구분할 수도 있고, 패턴 밀도의 차이가 현저한 영역들을 서브 영역으로 분할할 수도 있다. 예컨대, 메모리 장치의 경우 셀 어레이 영역과 주변회로 영역은 패턴 밀도의 현저한 차이를 가진다. 셀 어레이 영역과 주변회로 영역을 구분하여 서브 영역들로 분할함으로써 패턴 밀도에 따른 산포를 줄일 수 있다.
도 6의 S14 내지 S16 단계, 그리고 도 8을 참조하면, 순차적으로 상기 분할된 서브 영역들(52)에서 더미 패턴의 크기를 조정하여 서브 영역의 패턴 밀도가 기준 패턴 밀도에 근접하도록 한다. 도 8을 참조하면, 패턴 밀도가 낮은 제 1 설계 패턴(62a)이 형성된 제 1 서브 영역(52a)과, 상대적으로 패턴 밀도가 높은 제 2 설 계 패턴(62b)이 형성된 제 2 서브 영역(52b)을 비교하였을 때, 상기 제 1 서브 영역(52a)에 형성된 제 1 더미 패턴(68a)의 크기는 상기 제 2 서브 영역(52b)에 형성된 제 2 더미 패턴(68b)의 크기보다 상대적으로 크다. 따라서, 상기 제 1 더미 패턴(68a)의 패턴 밀도가 상기 제 2 더미 패턴(68a)의 패턴 밀도보다 높고, 결과적으로 상기 제 1 서브 영역(52a) 및 상기 제 2 서브 영역(52b)의 전체 패턴 밀도가 거의 일치하게 된다. 만약 제 1 더미 패턴(68a)이 상기 제 2 서브 영역(52b)에 형성된다면, 상기 제 2 서브 영역의 더미 생성 영역의 폭이 좁기 때문에 제 1 더미 패턴(68a)이 형성될 수 없는 영역이 증가하여 제 2 서브 영역(52b)의 전체 패턴 밀도와 상기 제 1 서브 영역(52a)의 전체 패턴 밀도의 차이가 증가할 수 있다.
도 6의 S17 단계를 참조하면, 첫번째 서브 영역부터 순차적으로 더미 패턴의 크기를 조정하여 마지막 n번째 서브 영역의 더미 패턴의 크기가 조정된 이후, 설계 패턴의 데이터와 더미 패턴의 데이터를 결합하여 포토 마스크를 제작할 수 있다.
상술한 것과 같이 본 발명에 따르면 안정된 공정 조건에서 패턴의 변형을 최소화할 수 있는 광역 패턴 밀도를 가지는 마스크를 제작할 수 있다. 또한, 설계 패턴의 패턴 밀도가 다른 제품에 적용하여, 모든 제품의 포토 마스크가 최적의 광역 패턴 밀도를 가지도록 제작할 수 있다. 그 결과, 광역 패턴 밀도가 다른 제품이 공정에 투입될 때마다 공정 조건을 변형할 필요가 없고, 최적으로 선정된 공정 조건에 따라 제품의 변경에 관계없이 사진 공정 및 식각 공정을 실시할 수 있기 때문에 공정의 안정성이 확보될 수 있고 공정 마진이 증가될 수 있다.

Claims (15)

  1. 기준 패턴 밀도를 설정하는 단계;
    설계 패턴 사이의 빈 공간에 더미 생성 영역을 결정하는 단계;
    상기 더미 생성 영역에 기본 더미 패턴들을 형성하는 단계;
    설계 패턴의 밀도 및 기본 더미 패턴의 밀도의 합으로 전체 패턴 밀도를 계산하는 단계;
    상기 기본 더미 패턴의 크기를 조정하여 상기 전체 패턴 밀도가 상기 기준 패턴 밀도에 도달하도록 하는 단계; 및
    조정된 더미 패턴의 데이터를 상기 설계 패턴의 데이터와 결합하는 단계를 포함하되,
    상기 기본 더미 패턴들은 상기 더미 생성 영역의 경계로 부터 소정 거리 이격되도록 생성하는 것을 특징으로 하는 패턴 밀도 조절 방법.
  2. 청구항 1에 있어서,
    상기 더미 생성 영역을 결정하는 단계는,
    상기 설계 패턴을 소정 비율로 확대하여 상기 확대된 설계 패턴이 점유하는 공간을 제한 영역으로 설정하고,
    상기 제한 영역 사이의 빈 공간을 상기 더미 생성 영역으로 결정하는 것을 특징으로 하는 패턴 밀도 조절 방법.
  3. 청구항 2에 있어서,
    상기 제한 영역은 설계 과정에서 미리 결정된 설계 금지 영역을 더 포함하는 것을 특징으로 하는 패턴 밀도 조절 방법.
  4. 삭제
  5. 청구항 4에 있어서,
    상기 기본 더미 패턴의 크기가 조정된 최대 크기를 설정하고,
    상기 최대 크기의 더미 패턴의 경계와 상기 더미 생성 영역의 경계가 교차하지 않도록 상기 기본 더미 패턴들을 상기 더미 생성 영역의 경계로부터 이격시키는 것을 특징으로 하는 패턴 밀도 조절 방법.
  6. 청구항 5에 있어서,
    상기 최대 크기의 더미 패턴들이 이웃한 다른 더미 패턴들과 중첩되지 않도록 이웃한 기본 더미 패턴들을 이격시키는 것을 특징으로 하는 패턴 밀도 조절 방법.
  7. 청구항 1에 있어서,
    상기 기본 더미 패턴의 크기를 조정하는 단계는,
    상기 기준 패턴 밀도에서 상기 설계 패턴의 밀도를 뺀 보정된 더미 패턴의 밀도를 계산하는 단계;
    상기 보정된 더미 패턴의 밀도로부터 보정된 더미 패턴의 크기를 결정하는 단계; 및
    상기 기본 더미 패턴의 크기를 상기 보정된 더미 패턴의 크기로 조정하는 단계를 포함하는 패턴 밀도 조절 방법.
  8. 청구항 7에 있어서,
    상기 보정된 더미 패턴의 크기를 결정하는 단계는,
    보정된 더미 패턴의 밀도로부터 보정된 더미 패턴들의 전체 면적을 계산하는 단계;
    상기 보정된 더미 패턴들의 전체 면적을 더미 패턴의 수로 나누어 더미 패턴의 면적을 계산하는 단계; 및
    상기 더미 패턴의 면적으로부터 상기 보정된 더미 패턴의 2차원적 크기를 결정하는 것을 특징으로 하는 패턴 밀도 조절 방법.
  9. 기준 패턴 밀도를 설정하는 단계;
    설계 패턴 사이의 빈 공간에 더미 생성 영역을 결정하는 단계;
    상기 더미 생성 영역에 기본 더미 패턴들을 형성하는 단계;
    칩 영역을 복수개의 서브 영역들로 분할하는 단계;
    설계 패턴의 밀도 및 기본 더미 패턴의 밀도의 합으로 각 서브 영역의 전체 패턴 밀도를 계산하는 단계;
    상기 기본 더미 패턴의 크기를 조정하여 각 서브 영역의 전체 패턴 밀도가 상기 기준 패턴 밀도에 도달하도록 하는 단계; 및
    조정된 더미 패턴의 데이터를 상기 설계 패턴의 데이터와 결합하는 단계를 포함하는 패턴 밀도 조절 방법.
  10. 청구항 9에 있어서,
    상기 더미 생성 영역을 결정하는 단계는,
    상기 설계 패턴을 소정 비율로 확대하여 상기 확대된 설계 패턴이 점유하는 공간을 제한 영역으로 설정하고,
    상기 제한 영역 사이의 빈 공간을 상기 더미 생성 영역으로 결정하는 것을 특징으로 하는 패턴 밀도 조절 방법.
  11. 청구항 10에 있어서,
    상기 제한 영역은 설계과정에서 미리 결정된 설계 금지 영역을 더 포함하는 것을 특징으로 하는 패턴 밀도 조절 방법.
  12. 청구항 9에 있어서,
    상기 기본 더미 패턴의 크기가 조정된 최대 크기를 설정하고,
    상기 최대 크기의 더미 패턴의 경계와 상기 더미 생성 영역의 경계가 교차하지 않도록 상기 기본 더미 패턴들을 상기 더미 생성 영역의 경계로부터 이격시키는 것을 특징으로 하는 패턴 밀도 조절 방법.
  13. 청구항 12에 있어서,
    상기 최대 크기의 더미 패턴들의 경계가 교차하지 않도록 이웃한 기본 더미 패턴들을 이격시키는 것을 특징으로 하는 패턴 밀도 조절 방법.
  14. 청구항 9에 있어서,
    상기 기본 더미 패턴의 크기를 조정하는 단계는,
    상기 기준 패턴 밀도에서 상기 설계 패턴의 밀도를 뺀 보정된 더미 패턴의 밀도를 계산하는 단계;
    상기 보정된 더미 패턴의 목표 밀도로부터 보정된 더미 패턴의 크기를 결정하는 단계; 및
    상기 기본 더미 패턴의 크기를 상기 보정된 더미 패턴의 크기로 조정하는 단계를 포함하는 패턴 밀도 조절 방법.
  15. 청구항 14에 있어서,
    상기 보정된 더미 패턴의 크기를 결정하는 단계는,
    보정된 더미 패턴의 밀도로부터 보정된 더미 패턴들의 전체 면적을 계산하는 단계;
    상기 보정된 더미 패턴들의 전체 면적을 더미 패턴의 수로 나누어 더미 패턴의 면적을 계산하는 단계; 및
    상기 더미 패턴의 면적으로부터 상기 보정된 더미 패턴의 2차원적 크기를 결정하는 것을 특징으로 하는 패턴 밀도 조절 방법.
KR1020060006882A 2006-01-23 2006-01-23 패턴 밀도 조절 방법 KR100730282B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060006882A KR100730282B1 (ko) 2006-01-23 2006-01-23 패턴 밀도 조절 방법
US11/625,569 US20070174802A1 (en) 2006-01-23 2007-01-22 Method of adjusting pattern density

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060006882A KR100730282B1 (ko) 2006-01-23 2006-01-23 패턴 밀도 조절 방법

Publications (1)

Publication Number Publication Date
KR100730282B1 true KR100730282B1 (ko) 2007-06-19

Family

ID=38287095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060006882A KR100730282B1 (ko) 2006-01-23 2006-01-23 패턴 밀도 조절 방법

Country Status (2)

Country Link
US (1) US20070174802A1 (ko)
KR (1) KR100730282B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150057369A (ko) * 2013-11-19 2015-05-28 삼성전자주식회사 반도체 소자의 패턴을 디자인하는 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7849436B2 (en) * 2006-08-11 2010-12-07 Dongbu Hitek Co., Ltd. Method of forming dummy pattern
US7984393B2 (en) * 2007-11-14 2011-07-19 Texas Instruments Incorporated System and method for making photomasks
KR100972910B1 (ko) * 2007-11-29 2010-07-28 주식회사 하이닉스반도체 노광마스크 및 이를 이용한 반도체소자 형성방법
JP5629114B2 (ja) * 2010-04-13 2014-11-19 ルネサスエレクトロニクス株式会社 半導体集積回路およびそのパターンレイアウト方法
US8597860B2 (en) 2011-05-20 2013-12-03 United Microelectronics Corp. Dummy patterns and method for generating dummy patterns
KR101913316B1 (ko) 2012-06-04 2018-10-31 삼성전자주식회사 디커플링 커패시터 및 더미 트랜지스터를 갖는 반도체 소자
US8719755B2 (en) * 2012-07-31 2014-05-06 Taiwan Semiconductor Manufacturing Company Limited Graded dummy insertion
US9053279B2 (en) * 2013-03-14 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Pattern modification with a preferred position function
US9740092B2 (en) * 2014-08-25 2017-08-22 Globalfoundries Inc. Model-based generation of dummy features
US9589094B2 (en) * 2015-03-31 2017-03-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and layout method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970012976A (ko) * 1995-08-30 1997-03-29 김주용 반도체 소자의 셀 영역과 주변 영역 패턴의 현상률 차이 조정방법
KR980011944A (ko) * 1996-07-13 1998-04-30 김광호 더미 패턴(Dummy Pattern)이 형성된 반도체 칩 구조
KR20050069364A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 반도체 소자의 더미층

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP3806016B2 (ja) * 2000-11-30 2006-08-09 富士通株式会社 半導体集積回路
KR100378195B1 (ko) * 2001-02-21 2003-03-29 삼성전자주식회사 패턴의 밀도에 연속적으로 조절되는 밀도를 갖는 더미패턴군들을 포함하는 마스크용 데이터 생성 방법 및그러한 생성 방법이 저장된 기록매체
JP3454259B2 (ja) * 2001-09-07 2003-10-06 セイコーエプソン株式会社 マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法
JP4307022B2 (ja) * 2002-07-05 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970012976A (ko) * 1995-08-30 1997-03-29 김주용 반도체 소자의 셀 영역과 주변 영역 패턴의 현상률 차이 조정방법
KR980011944A (ko) * 1996-07-13 1998-04-30 김광호 더미 패턴(Dummy Pattern)이 형성된 반도체 칩 구조
KR20050069364A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 반도체 소자의 더미층

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150057369A (ko) * 2013-11-19 2015-05-28 삼성전자주식회사 반도체 소자의 패턴을 디자인하는 방법
KR102122458B1 (ko) * 2013-11-19 2020-06-12 삼성전자주식회사 반도체 소자의 패턴을 디자인하는 방법

Also Published As

Publication number Publication date
US20070174802A1 (en) 2007-07-26

Similar Documents

Publication Publication Date Title
KR100730282B1 (ko) 패턴 밀도 조절 방법
US9857677B2 (en) Dummy patterns
US7900177B2 (en) Method of processing dummy pattern based on boundary length and density of wiring pattern, semiconductor design apparatus and semiconductor device
US6395438B1 (en) Method of etch bias proximity correction
US10012900B2 (en) Method of correcting mask pattern and method of manufacturing reticle
US20070011639A1 (en) Placement methods for standard cell library
JP5491777B2 (ja) フレア補正方法およびフレア補正プログラム
US20080148218A1 (en) Mask data generation method, mask formation method, pattern formation method
US6689625B2 (en) Method for correcting a design data of a layout pattern of a photomask, photomask manufactured by said method, and semiconductor device method using said photomask
KR20090132290A (ko) 피치 변화 구간을 포함하는 레이아웃 보정방법
JP2010016044A (ja) 設計レイアウトデータ作成方法および半導体装置の製造方法
KR101705445B1 (ko) 집적 회로 제조 방법
US8475980B2 (en) Methods of forming semiconductor devices using photolithographic shot grouping
US20170365675A1 (en) Dummy pattern arrangement and method of arranging dummy patterns
JP2010026420A (ja) パターン作成方法
CN108628109B (zh) 光刻曝光设备及光刻曝光方法
US8484585B2 (en) Method for controlling pattern uniformity of semiconductor device
US20110055776A1 (en) Method of designing semiconductor device
CN111025444B (zh) 用于衍射光学器件的栅格结构
CN112882348B (zh) 一种光学临近效应修正方法及装置
KR20130073881A (ko) 대형-메시 셀-투영 전자빔 리소그래피
KR100706813B1 (ko) 반도체 장치의 패턴 배치 방법
JP3443101B2 (ja) イメージを作成するテンプレート及び光近接効果補正方法
US11599017B2 (en) Optical proximity correction method and method of fabricating mask including the same
US7838181B2 (en) Photo mask and method for manufacturing semiconductor device using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee