JP2010016044A - 設計レイアウトデータ作成方法および半導体装置の製造方法 - Google Patents

Abstract

【課題】加工変換差のばらつきを抑えたフォトマスクのレイアウトデータを短時間で作成することができるレイアウトデータ作成方法を得ること。
【解決手段】半導体装置に形成するパターンの設計レイアウトデータを作成する設計レイアウトデータ作成方法において、設計レイアウトデータに対応するパターンをウェハ上に形成した場合にウェハ上に形成されるパターンがウェハ面内で所定範囲内のパターン被覆率となり、かつ設計レイアウトデータに対応するパターンをウェハ上に形成した場合にウェハ上に形成されるパターンの合計周囲長がウェハ面内で所定範囲内のパターン周囲長となるよう、半導体装置の製品パターン以外のダミーパターン領域Ｄ２にダミーパターンｄｙを配置して設計レイアウトデータを作成する。
【選択図】 図４

Description

本発明は、設計レイアウトデータ作成方法および半導体装置の製造方法に関するものである。

近年、半導体製造技術は目覚しく進歩しており、ハーフピッチ５０ｎｍ世代の半導体装置が量産されている。ハーフピッチ５０ｎｍ世代のような半導体装置の微細化は、マスクプロセス技術、リソグラフィプロセス技術、エッチングプロセス技術等の微細パターン形成技術の飛躍的な進歩により実現されている。ウェハに形成するパターンサイズが十分大きかった時代には、設計者が描いたパターンと同じ形状のパターンをマスクパターンとしてマスク上に形成していた。そして、露光装置が、マスクパターンをウェハ上に塗布されたレジストに転写することによって設計通りのパターンをウェハ上に形成していた。ところが近年、パターンサイズの微細化により、露光光の回折がウェハ上での寸法に及ぼす影響が大きくなってきている。また、微細パターンを精度良く形成するためのマスク製造やウェハプロセスが難しくなっている。このため、設計パターンと同じパターン形状のマスクパターンを用いても、設計された通りのパターン形状をウェハ上に形成することが困難となってきている。

設計パターンと同じ形状のパターンを忠実にウェハ上に形成するための方法として、マスクパターン上の設計パターンを光近接効果補正（ＯＰＣ：Optical Proximity Correction）やプロセス近接効果補正（ＰＰＣ：Process Proximity Correction）する方法がある。

ＰＰＣの技術の一つとして、製品毎の加工変換差（現像後のレジスト形状とエッチング後のパターン形状）のばらつきを低減させるために、設計レイアウト上に回路動作とは関係のないダミーパターンを配置する方法が提案されている。このダミーパターンは、ウェハ面内でのパターン被覆率（パターン形成率）が所定の範囲内に入るよう、所定の密度で設計レイアウト上に配置される。

また、特許文献１に記載のパターン設計方法では、ダミーパターン形成領域を複数のダミーパターン形成ユニット領域に分割するとともに、ダミーパターン形成ユニット領域よりも大きな面積を有する検査範囲を、各検査範囲の一部がそれぞれオーバーラップするように複数設定している。そして、検査範囲内のダミーパターン形成ユニット領域内に形成するダミーパターンの仮パターン被覆率を算出し、算出した仮パターン被覆率を平均化処理して最終パターン被覆率を算出している。さらに、最終パターン被覆率に相当する面積を有するダミーパターンをダミーパターン形成ユニット領域内にパターンとして発生させている。

しかしながら、上記従来の技術のようにパターン被覆率の調整だけでは正確な形状のパターンをウェハ上に形成することはできなかった。ウェハ上に形成されるセルの占有率の違いによって、加工工程（エッチング工程）での側壁保護膜の付着量やエッチング時間が異なり加工変換差がばらつくからである。加工変換差のばらつきを抑えるためには、製品毎にＰＰＣデータを取り直してマスクを作成しなければならないので、開発ＴＡＴが増大するといった問題があった。

特開２００６−６００５１号公報

本発明は、加工変換差のばらつきを抑えたフォトマスクのレイアウトデータを短時間で作成することができる設計レイアウトデータ作成方法および半導体装置の製造方法を得ることを目的とする。

本願発明の一態様によれば、半導体装置に形成するパターンの設計レイアウトデータを作成する設計レイアウトデータ作成方法において、前記設計レイアウトデータに対応するパターンをウェハ上に形成した場合に前記ウェハ上に形成されるパターンがウェハ面内で所定範囲内のパターン被覆率となり、かつ前記設計レイアウトデータに対応するパターンをウェハ上に形成した場合に前記ウェハ上に形成されるパターンの合計周囲長がウェハ面内で所定範囲内のパターン周囲長となるよう、前記設計レイアウトデータを作成する設計ステップを含むことを特徴とする設計レイアウトデータ作成方法が提供される。

この発明によれば、加工変換差のばらつきを抑えたフォトマスクの設計レイアウトデータを短時間で作成することが可能になるという効果を奏する。

以下に、本発明に係る設計レイアウトデータ作成方法および半導体装置の製造方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

（実施の形態）
図１は、本発明の実施の形態に係るマスクデータ作成装置の構成を示す図である。マスクデータ作成装置１００は、半導体装置製造工程の露光処理に用いるフォトマスクの設計レイアウトデータ（設計データ）やマスクパターンデータを作成するコンピュータなどの装置であり、ＣＰＵ（Central Processing Unit）１、ＲＯＭ（Read Only Memory）２、ＲＡＭ（Random Access Memory）３、表示部４、入力部５を有している。マスクデータ作成装置１００では、これらのＣＰＵ１、ＲＯＭ２、ＲＡＭ３、表示部４、入力部５がバスラインを介して接続されている。

ＣＰＵ１は、設計レイアウトデータの設計を行うコンピュータプログラムであるレイアウトデータ作成プログラム（パターン設計プログラム）７を用いて設計レイアウトデータを作成する。

表示部４は、液晶モニタなどの表示装置であり、ＣＰＵ１からの指示に基づいて、設計レイアウトデータ、設計図面、リソターゲット、マスクデータなどを表示する。入力部５は、マウスやキーボードを備えて構成され、使用者から外部入力される指示情報（設計レイアウトデータの作成に必要なパラメータ等）を入力する。入力部５へ入力された指示情報は、ＣＰＵ１へ送られる。

レイアウトデータ作成プログラム７は、ＲＯＭ２内に格納されており、バスラインを介してＲＡＭ３へロードされる。ＣＰＵ１はＲＡＭ３内にロードされたレイアウトデータ作成プログラム７を実行する。具体的には、マスクデータ作成装置１００では、使用者による入力部５からの指示入力に従って、ＣＰＵ１がＲＯＭ２内からレイアウトデータ作成プログラム７を読み出してＲＡＭ３内のプログラム格納領域に展開して各種処理を実行する。ＣＰＵ１は、この各種処理に際して生じる各種データをＲＡＭ３内に形成されるデータ格納領域に一時的に記憶させておく。

フォトマスクを作製する際には、まずフォトマスクの試作品（後述のマザー品１０Ｍ）を作製し、このマザー品１０Ｍのパターンに関する情報を用いてフォトマスクの実製品（後述の派生品１０Ｐ）を作製する。したがって、設計レイアウトデータを作成する際にも、まずマザー品１０Ｍの設計レイアウトデータを作成し、このマザー品１０Ｍのパターンに関する情報を用いて派生品１０Ｐの設計レイアウトデータを作成する。マザー品１０Ｍは、半導体デバイスの開発段階で作製される開発品であり、派生品１０Ｐは、半導体デバイスを量産する際に作製される量産品である。半導体デバイスを製造する際には、まずマザー品１０ＭにデバイスＴＥＧ（Test Elementary Group）などを形成しておく。そして、このデバイスＴＥＧなどから得られたパターン被覆率とパターン周囲長を用いて、派生品１０Ｐの設計レイアウトデータの合わせこみを行なう。

図２は、マザー品と派生品を説明するための図である。マザー品１０Ｍのフォトマスク上には、１〜複数のチップが配置され、各チップには製品パターンとして１〜複数のセル（メモリセル）が配置される。図２では、マザー品１０Ｍのフォトマスク上に４つのチップが配置され、各チップにそれぞれ１つのセルＣが配置されている場合を示している。また、各チップ内でのパターン被覆率が所定の範囲内となるよう、各チップ内のうちセルＣなどの製品パターンが配置される以外の領域（例えば環状領域内）にダミーパターンを配置する領域（ダミーパターン領域Ｄ１）が設けられている。

マザー品１０Ｍの設計レイアウトデータを作成する際には、各チップにセルＣなどの所望の回路パターンを配置し、その後所定のダミーパターンをダミーパターン領域Ｄ１に配置する。本実施の形態では、ダミーパターンの配置されたマザー品１０Ｍの設計レイアウトデータから、各チップのパターン被覆率とウェハ面内でのパターン周囲長（パターンの周囲長の合計値）を算出しておく。そして、算出したパターン被覆率とパターン周囲長を用いて派生品１０Ｐ（量産用の製品マスク）の設計レイアウトデータを作成する。本実施の形態におけるパターン被覆率やパターン周囲長は、ウェハに形成されることとなるパターン（エッチング後形状）のパターン被覆率やパターン周囲長である。なお、パターン被覆率やパターン周囲長は、設計レイアウトデータ上、後述のリソターゲット上、マスクデータ上、リソ後パターン上のうちの何れかのパターン被覆率やパターン周囲長であってもよい。

派生品１０Ｐのフォトマスク上には、１〜複数のチップが配置され、各チップには１〜複数のセルが配置される。図２では、派生品１０Ｐのフォトマスク上に９つのチップが配置され、各チップにそれぞれ１つのセルＣが配置されている場合を示している。

派生品１０Ｐの設計レイアウトデータを作成する際には、各チップにセルＣ（セル領域）などの所望の回路パターンを配置する。そして、派生品１０Ｐの各チップ内でのパターン被覆率がマザー品１０Ｍのパターン被覆率と同じになるよう、各チップ内のうちセルＣが配置される以外の領域にダミーパターン領域Ｄ２を設ける。このとき、マザー品１０Ｍの設計レイアウトデータを用いて算出したパターン被覆率およびパターン周囲長に応じたダミーパターンをダミーパターン領域Ｄ２に配置する。これにより、派生品１０Ｐの各チップにおけるパターン被覆率を、マザー品１０Ｍの各チップにおけるパターン被覆率と同じにする。また、派生品１０Ｐによってウェハ全体にパターン形成した場合と、マザー品１０Ｍによってウェハ全体にパターン形成した場合とで、ウェハ面内での全パターン周囲長が同じになるよう、派生品１０Ｐにダミーパターンを配置する。

派生品１０Ｐとマザー品１０Ｍとでは、チップ内のパターン被覆率が同じなので、ショット（１枚のフォトマスク）内のパターン被覆率も同じになる。したがって、派生品１０Ｐとマザー品１０Ｍとでは、ウェハ面内のパターン被覆率も同じになる。また、派生品１０Ｐとマザー品１０Ｍとでは、ウェハ面内の合計パターン周囲長が同じである。これにより、派生品１０Ｐとマザー品１０Ｍとでウェハへのショット数が異なる場合であっても、ウェハ面内へ形成するパターンのパターン周囲長がマザー品１０Ｍと派生品１０Ｐとで同じになる。なお、ここでは、各チップ内に製品パターンとしてセルが配置される場合について説明したが、各チップ内に配置する製品パターンはセル以外のパターンであってもよい。

ここで、図３を用いて派生品１０Ｐとマザー品１０Ｍのウェハ面内のパターン周囲長について説明する。例えば、ウェハ面内に同じパターン被覆率のパターンを配置した場合であってもウェハ面内におけるセルＣの占有率（セル占有率）が大きくなるにつれてウェハ面内におけるパターン周囲長が長くなる。

図３では、ダミーパターン領域Ｄ１に配置されるダミーパターンｄ１と、セルＣに配置されるセルパターンｃ１と、を断面から見た図を示している。図３の（ａ）は、マザー品１０Ｍであり、４つのダミーパターンｄ１と３つのセルパターンｃ１が配置されている。図３の（ｂ）は、派生品１０Ｐであり、２つのダミーパターンｄ１と９つのセルパターンｃ１が配置されている。そして、（ａ）と（ｂ）とで、同じ面積のパターンが配置されており、単位面積当たりのパターン被覆率が同じになっている。

この場合おいて、（ｂ）は（ａ）よりもセル占有率（セルＣの割合）が大きいので、（ｂ）は（ａ）よりもウェハ面内におけるパターン周囲長が長くなる。換言すると、（ｂ）では（ａ）よりも周囲長の長いセルパターンｃ１が多く配置されているので、（ａ）と（ｂ）とで同じ面積のパターンを配置した場合、（ｂ）は（ａ）よりもパターン周囲長の合計値（周囲全長）が大きくなっている。そして、パターン周囲長が長くなると、側壁部分の表面積が大きくなるので、エッチング工程での単位面積当たりの側壁保護膜の付着量が少なくなる。側壁保護膜の付着量が少なくなると、エッチング工程でサイドエッチが発生しやすくなり、加工形状が悪化する。このように、ウェハ面内におけるパターン周囲長が異なると、エッチング工程での側壁保護膜の付着量が異なり加工変換差（現像後のレジスト形状とエッチング後のパターン形状）がばらつく。

そこで、本実施の形態では、異なる製品間での加工変換差の差を抑えるために、マザー品１０Ｍのマスクパターンと同じパターン被覆率・パターン周囲長となるよう、派生品１０Ｐの設計レイアウトを作成する。そして、派生品１０ＰのＯＰＣ（ＰＰＣ）には、マザー品１０Ｍと同じＯＰＣを用いてマスクパターンを作成する。なお、エッチングによる加工変換差の差を抑えるために考慮しなければならないパターン（エッチング対象）は、同一レイヤのパターンである。したがって、設計レイアウトデータ（設計パターンデータ）のうち、被覆率・パターン周囲長の調整対象となる設計レイアウトデータは、ウェハ上で同一レイヤに形成されるパターンに対応する設計レイアウトデータとする。

ここで、派生品１０Ｐのマスクパターンを作成する際の、パターン周囲長の調整方法について説明する。図４は、パターン周囲長の調整方法を説明するための図である。ここでは、派生品１０Ｐ内に含まれる１チップのマスクパターンに対してパターン周囲長の調整を行う場合について説明する。

ダミーパターン領域Ｄ２には、マザー品１０Ｍのマスクパターンと同じパターン被覆率となるよう、所定の面積を有したダミーパターンｄｘを所定数だけ配置する。各ダミーパターンｄｘは、他のダミーパターンｄｘと重なって配置されないよう、ダミーパターンｄｘよりも大きな所定の領域（領域ｄａ）内に配置されている。チップ２０内のダミーパターン領域Ｄ２には、派生品１０Ｐのマスクパターンがマザー品１０Ｍのマスクパターンと同じパターン被覆率となるよう、ダミーパターンｄｘが配置された領域ｄａを順番に配置していく。

この後、派生品１０Ｐのウェハ面内でのパターン周囲長がマザー品１０Ｍのウェハ面内でのパターン周囲長と同じ周囲長となるよう、領域ｄａ内でダミーパターンｄｘを分割または統合する。例えば、派生品１０Ｐのパターン周囲長を短くすることによって、派生品１０Ｐとマザー品１０Ｍのパターン周囲長を同じにする場合には、複数のダミーパターンｄｘを繋ぎ合わせて新たな１つのダミーパターンを生成する。一方、派生品１０Ｐのパターン周囲長を長くすることによって、派生品１０Ｐとマザー品１０Ｍのパターン周囲長を同じにする場合には、１つのダミーパターンｄｘを複数のダミーパターンに分割することによって新たなダミーパターンを生成する。図４では、１つのダミーパターンｄｘを４つのダミーパターンに分割することによって新たなダミーパターンｄｙを生成した場合を示している。新たに生成するダミーパターンｄｙは、ダミーパターンｄｘと同じ領域ｄａ内で分割される。これにより、パターン被覆率を維持しながらダミーパターンのレイアウトを変更することができる。

つぎに、マザー品１０Ｍの作製処理手順と派生品１０Ｐの作製処理手順との違いについて説明する。図５は、マザー品の作製処理手順を示す図である。マザー品１０Ｍを用いてウェハへパターン形成を行うには、まずマザー品１０Ｍのマスクデータ生成処理を行なう。その後、マザー品１０Ｍのマスクデータに基づいてマザー品１０Ｍを作製し、マザー品１０Ｍを用いてウェハプロセス処理を行なう。マザー品１０Ｍのマスクデータ生成処理は、例えばマスクデータ作成装置１００によって行なわれる。

マザー品１０Ｍのマスクデータ生成処理としては、まず設計レイアウトデータ（ウェハ上に形成するパターンデータ）４１の生成が行なわれる。そして、生成した設計レイアウトデータ４１を用いて、リソターゲット４２が生成される。リソターゲット４２は、設計レイアウトデータ４１に対応するパターンをウェハ上に形成するために必要な現像後のレジストパターンデータである。リソターゲット４２が生成されると、リソターゲット４２にＯＰＣを施して、マザー品１０Ｍのマスクデータ４３を生成する。

この後、マザー品１０Ｍのマスクデータ４３に基づいてマザー品１０Ｍが作製され、マザー品１０Ｍを用いてウェハプロセス処理を開始する。ウェハプロセスとしては、レジストの塗布されたウェハ上に露光装置がマザー品１０Ｍを用いて露光処理を行う。このウェハが現像されることによって、ウェハ上にリソ後のレジストパターン（リソ後パターン４４）が形成される。このリソ後パターン４４が形成されたウェハをエッチングすることによって、エッチング後パターン４５がウェハ上に形成される。

リソ後パターン４４（現像後のレジスト形状）とエッチング後パターン４５（エッチング後のパターン形状）とでは、加工変換差が生じる。マザー品１０Ｍを作製する際には、リソ後とエッチング後の加工変換差を予めリソターゲット４２に反映させておく。これにより、設計レイアウトデータに対応するパターン形状と、エッチング後のパターン形状とを、同じにする。そして、このリソターゲット４２にＰＰＣを施してマザー品１０Ｍのマスクデータ４３を生成する。この後、マザー品１０Ｍのマスクデータ４３に基づいてマザー品１０Ｍが作製される。これにより、ＰＰＣおよびＯＰＣが施されたマザー品１０Ｍを作製することが可能となる。なお、以下では、リソターゲット４２に施すＯＰＣ補正をマスク用ＯＰＣといい、設計レイアウトデータ４１に施すＰＰＣ補正と前記マスク用ＯＰＣとを合わせた補正を全体ＯＰＣ補正という場合がある。

派生品１０Ｐを作成する際には、マザー品１０Ｍの作製の際に用いたマザー品１０ＭのＯＰＣ（ＰＰＣ）をそのまま用いて、派生品１０Ｐのリソターゲット４２にＯＰＣ、ＰＰＣを行なう。具体的には、まず派生品１０Ｐの設計レイアウトデータ４１が生成される。この後、派生品１０Ｐの設計レイアウトデータ４１に基づいて、派生品１０Ｐのリソターゲット４２が生成され、派生品１０Ｐのリソターゲット４２にマザー品１０ＭのＯＰＣを用いて派生品１０Ｐのマスクデータ４３が生成される。

派生品１０Ｐとなるフォトマスクは、派生品１０Ｐのマスクデータ４３に基づいて作製される。そして、ウェハプロセスに派生品１０Ｐを用いて半導体デバイスなどの半導体装置（半導体集積回路）が製造される。具体的には、派生品１０Ｐを用いてウェハへの露光処理を行い、その後、ウェハの現像処理、エッチング処理を行う。半導体装置を製造する際には、上述した露光処理、現像処理、エッチング処理がレイヤ毎に繰り返される。

つぎに、派生品１０Ｐのマスクデータの作成処理手順について説明する。図６は、派生品のマスクデータ作成処理手順を示すフローチャートである。派生品１０Ｐの設計レイアウトデータを作成する前に、マザー品１０Ｍの設計レイアウトデータ４１に基づいて、マザー品１０Ｍのチップ内（ウェハ面内）のパターン被覆率と、ウェハ面内でのパターン周囲長を算出しておく。

派生品１０Ｐのマスクデータの作成を開始すると、マスクデータ作成装置１００には、入力部５などから派生品１０Ｐの設計レイアウトデータ４１が入力される（ステップＳ１０）。マスクデータ作成装置１００は、設計レイアウトデータ４１を用いてリソターゲット４２を生成し、リソターゲット４２に応じたマスクデータ４３を生成する。このとき、マスクデータ作成装置１００は、マザー品１０Ｍの設計レイアウトデータ４１と同じパターン被覆率となるよう、パターン被覆率を調整しながらダミーパターンを派生品１０Ｐの設計レイアウトデータ上（ダミーパターン領域Ｄ２）に配置する（ステップＳ２０）。換言すると、パターン被覆率が規格値（マザー品１０Ｍのパターン被覆率に応じた値）を満たすように、適切なダミーパターンを設計レイアウト上に配置する。具体的には、ダミーパターンと製品パターン（セルなど）の合計面積が所定値となるよう、所定の面積を有したダミーパターンを所定数Ｎ（Ｎは自然数）だけ設計レイアウト上に配置する。

さらに、マスクデータ作成装置１００は、ダミーパターンが配置された派生品１０Ｐのウェハ面内でのパターン周囲長を算出する（ステップＳ３０）。マスクデータ作成装置１００は、派生品１０Ｐのウェハ面内でのパターン周囲長が、マザー品１０Ｍのウェハ面内でのパターン周囲長と同じであるかを判断する（ステップＳ４０）。

派生品１０Ｐのパターン周囲長がマザー品１０Ｍのパターン周囲長と同じでなければ（ステップＳ４０、Ｎｏ）、マスクデータ作成装置１００は、派生品１０Ｐに配置するダミーパターンの目標周囲長（ダミーパターン１つ当たりのパターン周囲長）を算出する。この目標周囲長は、マザー品１０Ｍのパターン周囲長（マザー周囲長）と、派生品１０Ｐのダミーパターン以外の周囲長（セル周囲長）と、に基づいて算出される値である。具体的には、派生品１０Ｐのウェハ面内でのパターン周囲長とマザー品１０Ｍのウェハ面内でのパターン周囲長とが同じになるような派生品１０Ｐのダミーパターンの周囲長が、目標周囲長となる。すなわち、ダミーパターン１つの周囲長を、ダミー周囲長とした場合に、マザー周囲長＝セル周囲長＋（ダミー周囲長×ダミー数Ｎ）を満たすダミー周囲長が、派生品１０Ｐに配置するダミーパターン１つ当たりの目標周囲長となる（ステップＳ５０）。ここでのでマザー周囲長、セル周囲長、ダミー数Ｎは、それぞれウェハ面内に配置されている全てのパターンのマザー周囲長、セル周囲長、ダミー数Ｎである。

マスクデータ作成装置１００は、算出したダミーパターンの目標周囲長に基づいて、ダミーパターンのレイアウトを最適化する。具体的には、ウェハ面内での派生品１０Ｐの全パターン周囲長がウェハ面内でのマザー品１０Ｍの全パターン周囲長よりも長い場合には、複数のダミーパターンを統合して新たな１つのダミーパターンを生成する。一方、ウェハ面内での派生品１０Ｐの全パターン周囲長がウェハ面内でのマザー品１０Ｍの全パターン周囲長よりも短い場合には、１つのダミーパターンを複数のダミーパターンに分割することによって新たなダミーパターンを生成する。

マスクデータ作成装置１００は、パターン被覆率を一定に保ちながらダミーパターンのレイアウトを最適化する。具体的には、ダミーパターンの統合または分割を繰り返すことによって、派生品１０Ｐとマザー品１０Ｍのウェハ面内でのパターン周囲長が同じになるよう、ダミーパターンのレイアウトを最適化する（ステップＳ６０）。

派生品１０Ｐとマザー品１０Ｍのパターン周囲長が同じになるよう、ダミーパターンのレイアウトを最適化した後、マスクデータ作成装置１００は、派生品１０Ｐの設計レイアウトデータ４１に全体ＯＰＣを実行する（ステップＳ７０）。また、派生品１０Ｐのパターン周囲長とマザー品１０Ｍのパターン周囲長とがウェハ面内で同じ場合には（ステップＳ４０、Ｙｅｓ）、マスクデータ作成装置１００は、派生品１０Ｐの設計レイアウトデータ４１に全体ＯＰＣを実行する（ステップＳ７０）。

そして、全体ＯＰＣの施された設計レイアウトデータ４１が派生品１０Ｐのマスクデータ４３としてテープアウトされ、全体ＯＰＣ（ＰＰＣとマスク用ＯＰＣ）が施されたマスクデータ４３を用いて派生品１０Ｐが作製される。このように、マスクデータ作成装置１００は、パターン被覆率調整後にパターン周囲長を算出し、ＰＰＣを取得したマザー品１０Ｍのパターン周囲長と合うように、設計レイアウト上にダミーパターンを配置して派生品１０Ｐのマスクパターンを作成する。なお、派生品１０Ｐの設計レイアウトデータ４１は、半導体デバイスの作製に必要なマスクレイヤ毎に作成され、派生品１０Ｐは、半導体デバイスの作製に必要なマスクレイヤ毎に作製される。

なお、マスクデータ作成装置１００は、ダミーパターンのレイアウトを最適化する際に、ダミーパターンの作成（分割や統合）を行なわずに、現在のダミーパターンを、予め準備しておいた所定のダミーパターンに置き換えてもよい。

この場合、マスクデータ作成装置１００には、予めライブラリ形式でＲＡＭ３やＲＯＭ２内にダミーパターンを登録しておく。図７は、ライブラリ形式でダミーパターンが登録されている場合の、ダミーパターンの配置処理手順を示すフローチャートである。なお、図７に示すステップＳ１１０〜Ｓ１５０の処理は、図６に示したステップＳ５０，Ｓ６０の処理に対応している。

派生品１０Ｐのパターン周囲長がマザー品１０Ｍのパターン周囲長と同じでない場合、マスクデータ作成装置１００は、派生品１０Ｐに配置するダミーパターンの目標周囲長を算出する（ステップＳ１１０）。

そして、マスクデータ作成装置１００は、ダミーパターンを登録してあるライブラリを検索する（ステップＳ１２０）。図８は、ライブラリ登録されたダミーパターンの例を示す図である。

ライブラリ３０には、複数種類のダミーパターンとして、種々のパターン被覆率、種々のパターン周囲長を有したダミーパターンを登録しておく。図８では、ダミーパターンの被覆率が同一（ダミーパターンの面積がＬ²）である５種類のダミーパターンがライブラリ３０に登録されている場合を示している。各ダミーパターンは、面積がＬ²であってパターン周囲長がそれぞれ異なるダミーパターンである。具体的には、パターン周囲長が４Ｌ，６Ｌ，８Ｌ，１０Ｌ，１２Ｌであるダミーパターンｄ１１，ｄ１２，ｄ１３，ｄ１４，ｄ１５がライブラリ３０に登録されている。

パターン周囲長が６Ｌであるダミーパターンｄ１２は、周囲長４Ｌのダミーパターンｄ１１を半分に分割したダミーパターンであり、パターン周囲長が８Ｌであるダミーパターンｄ１３は、周囲長が４Ｌのダミーパターンｄ１１を１／４に分割したダミーパターンである。また、パターン周囲長が１０Ｌであるダミーパターンｄ１４は、周囲長が４Ｌのダミーパターンｄ１１を１／６に分割したダミーパターンであり、パターン周囲長が１２Ｌであるダミーパターンｄ１５は、周囲長４Ｌのダミーパターンｄ１１を１／９に分割したダミーパターンである。

ダミーパターンｄ１１〜ｄ１５を作成する際には、例えば最初にダミーパターンｄ１３を作成しておく。そして、ダミーパターンｄ１３を分割や統合することによって、ダミーパターンｄ１１，ｄ１２，ｄ１４，ｄ１５を作成する。なお、図８では面積がＬ²であるダミーパターンの例について説明したが、ライブラリ３０には、面積がＬ²以外であるダミーパターンを複数種類登録しておくものとする。

適切なダミーパターン（算出した目標周囲長に対応するダミーパターン）がライブラリ内にある場合（ステップＳ１３０、Ｙｅｓ）、マスクデータ作成装置１００は、算出した目標周囲長に対応するダミーパターンをライブラリ内から抽出する。このとき、マスクデータ作成装置１００は、派生品１０Ｐのウェハ面内でのパターン周囲長が、ＰＰＣ取得時のマザー品１０Ｍのウェハ面内でのパターン周囲長と比較して許容範囲を満たしていなければ、ライブラリ内からパターン周囲長が異なる他のダミーパターンであって許容範囲を満たすものを探索してもよい。マスクデータ作成装置１００は、抽出したダミーパターンを派生品１０Ｐのダミーパターン領域に配置する（ステップＳ１４０）。換言すると、マスクデータ作成装置１００は、現在派生品１０Ｐに配置されているダミーパターンを、ライブラリから抽出したダミーパターンに置き換える。

一方、適切なダミーパターンがライブラリ内にない場合（ステップＳ１３０、Ｎｏ）、マスクデータ作成装置１００は、算出した目標周囲長に対応するダミーパターン（規格を満たすダミーパターン）を新たに作成する（ステップＳ１５０）。そして、作成したダミーパターンを派生品１０Ｐのダミーパターン領域に配置する。

このように、本実施の形態では、ＰＰＣを取得したマザー品１０Ｍのウェハ面内でのパターン周囲長と合うように、派生品１０Ｐの設計レイアウト上にダミーパターンを配置しているので、製品毎にＰＰＣデータを取り直して派生品１０Ｐを作製する必要がない。これにより、派生品１０Ｐのセル占有率（パターン周囲長）の違いに起因する加工変換差の違いを容易に軽減させることができ、フォトマスク（製品）の開発ＴＡＴを短縮することが可能となる。

なお、本実施の形態では、レイアウトデータ作成プログラム７をＲＯＭ２内に格納しておく場合について説明したが、レイアウトデータ作成プログラム７は、ＣＤ（Compact Disk）やハードディスク等の記憶媒体に格納しておいてもよい。また、レイアウトデータ作成プログラム７は、インターネットなどのネットワークを介してマスクデータ作成装置１００に提供してもよい。

また、本実施の形態では、派生品１０Ｐのパターン周囲長がマザー品１０Ｍのパターン周囲長と同じでない場合に派生品１０Ｐのダミーパターンのレイアウトを最適化したが、派生品１０Ｐとマザー品１０Ｍのウェハ面内でのパターン周囲長の差が所定の範囲内（許容範囲内）である場合に派生品１０Ｐのダミーパターンのレイアウトを最適化してもよい。

また、本実施の形態では、派生品１０Ｐとマザー品１０Ｍとで、ウェハ面内のパターン被覆率を合わせこみ、その後、ウェハ面内のパターン周囲長を合わせこむ場合について説明したが、ウェハ面内のパターン周囲長を合わせこみ、その後、ウェハ面内のパターン被覆率を合わせこんでもよい。

また、ダミーパターンを派生品１０Ｐに配置した後、ウェハ面内のパターン周囲長を合わせこむ場合に限らず、ウェハ面内のパターン被覆率およびパターン周囲長が、派生品１０Ｐとマザー品１０Ｍとで同じになるダミーパターンを作成し、その後、このダミーパターンを派生品１０Ｐに配置してもよい。

このように実施の形態によれば、ウェハ面内における設計レイアウトデータ４１上のパターン被覆率・パターン周囲長が、派生品１０Ｐとマザー品１０Ｍとで同じになるよう、ダミーパターンを派生品１０Ｐの設計レイアウトデータ４１上に配置しているので、派生品１０Ｐにマザー品１０Ｍと同じＯＰＣを用いることが可能となる。したがって、派生品１０Ｐとマザー品１０Ｍとの間の加工変換差の差を抑えたフォトマスク（派生品１０Ｐ）の設計レイアウトデータ４１を短時間で容易に作成することが可能となる。これにより、派生品１０Ｐの開発ＴＡＴを短縮することが可能となる。

また、ダミーパターンのレイアウトを最適化する際に、ダミーパターンを分割または統合することによって最適化しているので、派生品１０Ｐのパターン被覆率を容易に維持しながらダミーパターンのレイアウトを最適化できる。また、ダミーパターンのレイアウトを最適化する際に、ライブラリ内のダミーパターンを用いるので、ダミーパターンのレイアウトを容易かつ迅速に行うことが可能となる。

本発明の実施の形態に係るマスクデータ作成装置の構成を示す図である。 マザー品と派生品を説明するための図である。 派生品とマザー品の１ショット内のパターン周囲長を説明するための図である。 パターン周囲長の調整方法を説明するための図である。 マザー品の作製処理手順を示す図である。 派生品のレイアウトデータ作成処理手順を示すフローチャートである。 ライブラリ形式でダミーパターンが登録されている場合のダミーパターンの配置処理手順を示すフローチャートである。 ライブラリ登録されたダミーパターンの例を示す図である。

符号の説明

７ レイアウトデータ作成プログラム、１０Ｍ マザー品、１０Ｐ 派生品、３０ ライブラリ、４２ リソターゲット、４３ マスクデータ、１００ マスクデータ作成装置、ｄｘ，ｄｙ ダミーパターン、Ｃ セル

Claims (5)

1. 半導体装置に形成するパターンの設計レイアウトデータを作成する設計レイアウトデータ作成方法において、
   前記設計レイアウトデータに対応するパターンをウェハ上に形成した場合に前記ウェハ上に形成されるパターンがウェハ面内で所定範囲内のパターン被覆率となり、かつ前記設計レイアウトデータに対応するパターンをウェハ上に形成した場合に前記ウェハ上に形成されるパターンの合計周囲長がウェハ面内で所定範囲内のパターン周囲長となるよう、前記設計レイアウトデータを作成する設計ステップを含むことを特徴とする設計レイアウトデータ作成方法。
2. 前記設計ステップは、前記半導体装置に形成される製品パターンと異なるダミーパターンに対応する設計パターンを配置するステップを含むことを特徴とする請求項１に記載の設計レイアウトデータ作成方法。
3. 前記設計ステップは、配置済みの前記ダミーパターンを分割または統合することによって前記ダミーパターンのレイアウトを設計することを特徴とする請求項２に記載の設計レイアウトデータ作成方法。
4. 前記設計ステップは、前記ダミーパターンを、予め作成しておいたライブラリ内のダミーパターンに置き換えることによって前記ダミーパターンのレイアウトを設計することを特徴とする請求項２に記載の設計レイアウトデータ作成方法。
5. 請求項１〜４のいずれか１つに記載の設計レイアウトデータ作成方法により作成された設計レイアウトデータに対応するパターンをウェハ上に形成すること特徴とする半導体装置の製造方法。

Images