JP2008171170A - ダミーパターンの配置方法、半導体設計装置及び半導体装置 - Google Patents

ダミーパターンの配置方法、半導体設計装置及び半導体装置 Download PDF

Info

Publication number
JP2008171170A
JP2008171170A JP2007003173A JP2007003173A JP2008171170A JP 2008171170 A JP2008171170 A JP 2008171170A JP 2007003173 A JP2007003173 A JP 2007003173A JP 2007003173 A JP2007003173 A JP 2007003173A JP 2008171170 A JP2008171170 A JP 2008171170A
Authority
JP
Japan
Prior art keywords
pattern
dummy
density
wiring
dummy pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007003173A
Other languages
English (en)
Other versions
JP4864732B2 (ja
Inventor
Kyosuke Hirabayashi
京介 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007003173A priority Critical patent/JP4864732B2/ja
Priority to US12/007,439 priority patent/US7900177B2/en
Publication of JP2008171170A publication Critical patent/JP2008171170A/ja
Priority to US12/923,137 priority patent/US8181142B2/en
Application granted granted Critical
Publication of JP4864732B2 publication Critical patent/JP4864732B2/ja
Priority to US13/450,317 priority patent/US8365127B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】従来のダミーパターンの配置方法は、エッチング工程において形成されるパターンにばらつきが生じる問題があった。
【解決手段】本発明にかかるダミーパターンの配置方法は、配線パターンが配置された配線領域にダミーパターンを配置する方法であって、前記配線領域を分割して得られる分割領域において前記配線パターンの占める密度を示すパターン密度を算出する密度算出ステップと、前記分割領域における前記配線パターンの周囲長の合計値を算出する周囲長算出ステップと、算出された前記パターン密度と前記配線パターンの周囲長の合計値と、予め設定される上限値又は下限値との差分に基づいてダミーパターンの形状を決定して配置する配置ステップとを有することを特徴とするものである。
【選択図】図11

Description

本発明はダミーパターンの配置方法、半導体設計装置及び半導体装置に関し、特にチップ内における配線パターンとダミーパターンとの周囲長の合計のばらつきを抑制するダミーパターンの配置方法、半導体設計装置及び半導体装置に関する。
近年、半導体装置は、多層配線化が進んでいる。配線が多層になると、配線が形成される面の凹凸が上層配線になるほどに大きくなり、上層に形成される配線層の配線に断線等の問題が生じることがある。そこで、配線形成の信頼性を向上させるために、配線パターンが形成されない領域にダミーパターンを配置し、配線層の凹凸を抑制する技術が知られている。このダミーパターンを配置する技術が特許文献1(従来例)に開示されている。
従来例における配線領域の模式図を図16に示す。図16に示すように、従来例では、所定の領域内に配置された配線パターン100の近傍のブロックにメタル密度の低いダミーパターン110が配置され、メタル配線から離れたブロックにはメタル密度の高いダミーパターン120が配置されている。従来例では、このダミーパターンにより、チップ内において配線パターンの密度を均一化する。また、配線パターン100の近傍にはメタル密度の低いダミーパターンが配置される。これにより、配線パターンとダミーパターンとの間に形成される寄生容量の影響を低減させることが可能である。
また、特許文献2には、ドライエッチング工程でのサイドエッチングを防止するための側壁保護膜の効果が被エッチング膜の側壁の面積が増大するにしたがって減少し、それによりCD(Critical Dimension)ロスが発生してしまうことが記載されている。特許文献2では、この課題をライン状パターンの単位面積あたりの周縁長が所定の範囲になるようにすることで解消している。より具体的には、単位面積あたりの周縁長が所定の範囲になるように短冊状又は線状のダミーパターンを追加する技術が記載されている。
特開2000−277615号公報 特開2002−198435号公報
半導体装置において、特許文献1が開示しているようなパターン密度を均一にすることと、特許文献2が開示しているような単位面積あたりの周縁長を所定の範囲にすることとは、どちらもエッチングに関する問題ではあるが、前者はエッチングレートの変化が原因であり、後者は側壁保護膜の効果の減少が原因であり、それぞれ原因が異なるため、同時に考慮しなければならない。しかしながら、特許文献1、2共にこれらの原因を同時に考慮する技術は開示されていない。また、単純に特許文献1が開示しているダミーパターンを追加する方法と、特許文献2が開示しているダミーパターンを追加する方法とを組み合わせたとしても、適切なダミーパターンの追加方法とはならない。すなわち、パターン密度を均一にするようにダミーパターンを追加した後、パターンの周縁長を考慮した場合、周縁長は満たせたとしてもパターン密度は違反してしまう可能性がある。この場合、さらにパターン密度を均一にするような修正を行わなければならない。また、すでに追加したダミーパターンに、さらにダミーパターンを追加することになるため、ダミーパターンが冗長に配線領域を消費してしまうことにもなる。この場合、例えばレイアウトが完了した後に配線パターンの修正を行おうとすると、配線エリアが不足し、全てのレイアウトをやり直さなければならなくなる可能性がある。
本発明にかかるダミーパターンの配置方法は、配線パターンが配置された配線領域にダミーパターンを配置する方法であって、前記配線領域を分割して得られる分割領域において前記配線パターンの占める密度を示すパターン密度を算出する密度算出ステップと、前記分割領域における前記配線パターンの周囲長の合計値を算出する周囲長算出ステップと、算出された前記パターン密度と前記配線パターンの周囲長の合計値と、予め設定される上限値又は下限値との差分に基づいてダミーパターンの形状を決定して配置する配置ステップとを有することを特徴とするものである。
また、本発明にかかるダミーパターンの配置方法は、配線パターンが配置された配線領域にダミーパターンを配置する方法であって、前記配線領域を分割して得られる分割領域において前記配線パターンの占める密度を示すパターン密度を算出する密度算出ステップと、前記分割領域における前記配線パターンの周囲長の合計値を算出する周囲長算出ステップと、前記分割領域におけるパターン密度及び周囲長の合計値が前記配線領域の全域に亘って一定の範囲に収まるように前記ダミーパターンを設定する配置ステップとを有することを特徴とするものである。
本発明にかかるダミーパターンの配置方法によれば、各分割領域内の配線パターンのパターン密度及び周囲長の合計値がそれぞれ所定の範囲内に収まるようにダミーパターンが配置される。これによって、配線パターンのパターン密度及び周囲長の合計値は、配線領域の全域に亘って一定の範囲内となる。したがって、エッチング工程において形成される配線パターンのばらつきを抑制することが可能である。
一方、本発明にかかる半導体設計装置は、半導体装置の配線パターンが配置された配線領域にダミーパターンを配置する半導体設計装置であって、配線パターンを含むレイアウト情報を読み込んで前記配線領域を分割して得られる分割領域において前記配線パターンの占める密度を示すパターン密度を算出するパターン密度算出部と、前記分割領域における配線パターンの周囲長の合計値を算出するパターン周囲長算出部と、算出された前記パターン密度と前記配線パターンの周囲長の合計値と、予め設定される上限値又は下限値との差分に基づいてダミーパターンの形状を決定して配置するダミーパターン配置部とを有することを特徴とするものである。このような装置によって、本発明では、上記ダミーパターンの配置方法を実現する。
また、本発明にかかる半導体装置は、配線パターンが配置される配線領域を分割した分割領域において前記配線パターンの占める密度を示すパターン密度と、前記配線パターンの周囲長の合計値とが所定の範囲内に収まるようにダミーパターンが配置された半導体装置であって、前記ダミーパターンは第1と第2のダミーパターンとで構成され、前記第1のダミーパターンの面積と前記第2のダミーパターンの面積とは同じであり、前記第2のダミーパターンの周囲長は、前記第1のダミーパターンの周囲長よりも長いことを特徴とするものである。本発明にかかるダミーパターンの配置方法を実行することで、このような半導体装置を製造することが可能である。
本発明のダミーパターンの配置方法、半導体設計装置及び半導体装置によれば、エッチング工程において発生する配線パターンのばらつきを抑制することができる。
実施の形態1
以下、図面を参照して本発明の実施の形態について説明する。図1に実施の形態1にかかる半導体装置1の概略図を示す。図1に示すように、半導体装置1は、半導体装置1の入出力端子となるパッド10と、半導体装置1内の配線パターンが形成される配線領域11を有している。配線領域11は、複数の分割領域11a〜11iに分割されている。分割領域11a〜11iは、例えばそれぞれが同じ面積となるように規定される。この分割領域11a〜11iのうち、分割領域11a〜11dを例に、分割領域内の配線パターンとダミーパターンとの関係について詳細に説明する。なお、配線パターンとダミーパターンとは、同じ素材によって半導体装置上に形成されるパターンであって、例えばアルミニウムや銅などの金属材料によって形成される。
分割領域11aについて説明する。分割領域11aにおいて、ダミーパターンを配置する前のレイアウトの概略図を図2(a)に示す。また、分割領域11aにおいて配線パターンに加えダミーパターンを配置したレイアウトの概略図を図2(b)に示す。図2(a)に示すように、分割領域11aには、図面左側に分割された配線パターン2が配置され、図面右側に左側に配置される配線パターン2よりも大きな配線パターン2が配置される。図2(b)に示すレイアウトでは、配線パターン2が配置されていない領域にダミーパターン3が配置される。
ここで、ダミーパターンを配置する前の分割領域11aのパターン密度とダミーパターンを配置した後の分割領域11aのパターン密度との関係を図3(a)に示す。また、ダミーパターンを配置する前の分割領域11aのパターン周囲長合計とダミーパターンを配置した後の分割領域11aのパターン周囲長合計との関係を図3(b)に示す。ここで、本実施の形態の密度とは、分割領域の面積に占める配線パターン2とダミーパターン3とを含む配線パターンの密度である。また、パターン周囲長合計とは、レイアウトされるパターンの辺のうち分割領域に含まれる辺の合計値である。
本実施の形態の半導体装置1では、各分割領域のパターン密度とパターン周囲長合計とがそれぞれ所定の範囲内に収まるように設計される。例えば、パターン密度については、密度の上限値SHと密度の下限値SLとが予め設定されており、分割領域のパターン密度が密度の上限値SH以下で、かつ密度の下限値SL以上になるように設計される。また、パターン周囲長合計については、パターン周囲長合計の上限値LHとパターン周囲長合計の下限値LLとが予め設定されており、分割領域のパターン周囲長合計がパターン周囲長合計の上限値LH以下で、かつパターン周囲長合計の下限値LL以上になるように設計される。なお、パターン周囲長について、本実施の形態では、単にパターン周囲長と称すが、これは各パターンの辺の合計でも良く、また各パターンの辺の長さを近似したものでも良い。密度の上限値及び下限値、パターン周囲長合計の上限値及び下限値は、それぞれ製造プロセスに応じて設定される値である。これらの値は、例えば製造プロセスにおける製造条件を変更せずに、形成されるパターンのばらつきを所定の範囲内にすることが可能な条件が設定される。
図3(a)に示すように、分割領域11aのダミーパターンを配置する前のパターン密度Oa1は、パターン密度の下限値SLよりも小さい。これに対し、パターン密度Oa2を有するダミーパターンを配置することで、ダミーパターンを配置した後のパターン密度Oa3は、密度の上限値SHと密度の下限値SLとの間の値となる。ここで、パターン密度Oa3は、パターン密度Oa1とパターン密度Oa2とを足し合わせた値である。
図3(b)に示すように、ダミーパターンを配置する前のパターン周囲長合計La1は、パターン周囲長合計の下限値LLよりも小さい。これに対し、パターン周囲長合計La2を有するダミーパターンを配置することで、ダミーパターンを配置した後のパターン周囲長合計La3は、パターン周囲長合計の上限値LHとパターン周囲長合計の下限値LLとの間の値となる。ここで、パターン周囲長合計La3は、パターン周囲長合計La1とパターン周囲長合計La2とを足し合わせた値である。
分割領域11bについて説明する。分割領域11bにおいて、ダミーパターンを配置する前のレイアウトの概略図を図4(a)に示す。また、分割領域11bにおいて配線パターンに加えダミーパターンを配置したレイアウトの概略図を図4(b)に示す。図4(a)に示すように、分割領域11bには、図面右上に分割された配線パターン2が配置される。分割領域11bに配置される配線パターン2は、分割領域11aに配置される配線パターンよりも各パターンの面積が小さい。図4(b)に示すレイアウトでは、配線パターン2が配置されていない領域にダミーパターン3が配置される。
ここで、ダミーパターンを配置する前の分割領域11bのパターン密度とダミーパターンを配置した後の分割領域11bのパターン密度との関係を図5(a)に示す。また、ダミーパターンを配置する前の分割領域11bのパターン周囲長合計とダミーパターンを配置した後の分割領域11bのパターン周囲長合計との関係を図5(b)に示す。
図5(a)に示すように、分割領域11bのダミーパターンを配置する前のパターン密度Ob1は、パターン密度の下限値SLよりも小さい。これに対し、パターン密度Ob2を有するダミーパターンを配置することで、ダミーパターンを配置した後のパターン密度Ob3は、密度の上限値SHと密度の下限値SLとの間の値となる。ここで、パターン密度Ob3は、パターン密度Ob1とパターン密度Ob2とを足し合わせた値である。
図5(b)に示すように、ダミーパターンを配置する前のパターン周囲長合計Lb1は、パターン周囲長合計の下限値LLよりも小さい。これに対し、パターン周囲長合計Lb2を有するダミーパターンを配置することで、ダミーパターンを配置した後のパターン周囲長合計Lb3は、パターン周囲長合計の上限値LHとパターン周囲長合計の下限値LLとの間の値となる。ここで、パターン周囲長合計Lb3は、パターン周囲長合計Lb1とパターン周囲長合計Lb2とを足し合わせた値である。
分割領域11cについて説明する。分割領域11cにおいて、ダミーパターンを配置する前のレイアウトの概略図を図6(a)に示す。また、分割領域11cにおいて配線パターンに加えダミーパターンを配置したレイアウトの概略図を図6(b)に示す。図6(a)に示すように、分割領域11cには、図面右上に分割された配線パターン2が配置される。分割領域11cに配置される配線パターン2は、分割領域11aに配置される配線パターンよりも各パターンの面積が小さい。また、分割領域11cに配置される配線パターン2は、分割領域11bに配置される配線パターンよりも大きなパターン周囲長合計を有している。図6(b)に示すレイアウトは、配線パターン2が配置されていない領域にダミーパターン3が配置される。
ここで、ダミーパターンを配置する前の分割領域11cのパターン密度とダミーパターンを配置した後の分割領域11cのパターン密度との関係を図7(a)に示す。また、ダミーパターンを配置する前の分割領域11cのパターン周囲長合計とダミーパターンを配置した後の分割領域11cのパターン周囲長合計との関係を図7(b)に示す。
図7(a)に示すように、分割領域11cのダミーパターンを配置する前のパターン密度Oc1は、パターン密度の下限値SLよりも小さい。これに対し、パターン密度Oc2を有するダミーパターンを配置することで、ダミーパターンを配置した後のパターン密度Oc3は、密度の上限値SHと密度の下限値SLとの間の値となる。ここで、パターン密度Oc3は、パターン密度Oc1とパターン密度Oc2とを足し合わせた値である。
図7(b)に示すように、ダミーパターンを配置する前のパターン周囲長合計Lc1は、パターン周囲長合計の下限値LLよりも大きく、パターン周囲長合計の上限値LHよりも小さい。したがって、配置されるダミーパターンのパターン周囲長合計Lc2は、配線パターンのパターン周囲長合計Lc1との和がパターン周囲長合計の上限値LHを超えない範囲で設定される。これによって、分割領域11cのパターン周囲長合計Lc3は、パターン周囲長合計の上限値LHとパターン周囲長合計の下限値LLとの間の値となる。ここで、パターン周囲長合計Lb3は、パターン周囲長合計Lb1とパターン周囲長合計Lb2とを足し合わせた値である。
分割領域11dについて説明する。分割領域11dにおいて、ダミーパターンを配置する前のレイアウトの概略図を図8(a)に示す。また、分割領域11dにおいて配線パターンに加えダミーパターンを配置したレイアウトの概略図を図8(b)に示す。図8(a)に示すように、分割領域11dには、図面右上に1つで大きな領域を占める配線パターン2が配置される。分割領域11dに配置される配線パターン2は、分割領域11aに配置される配線パターンよりも面積が大きい。また、分割領域11dに配置される配線パターン2は、分割領域11aに配置される配線パターンよりも小さなパターン周囲長合計を有している。図8(b)に示すレイアウトは、配線パターン2が配置されていない領域にダミーパターン3が配置される。
ここで、ダミーパターンを配置する前の分割領域11dのパターン密度とダミーパターンを配置した後の分割領域11dのパターン密度との関係を図9(a)に示す。また、ダミーパターンを配置する前の分割領域11dのパターン周囲長合計とダミーパターンを配置した後の分割領域11dのパターン周囲長合計との関係を図9(b)に示す。
図9(a)に示すように、分割領域11dのダミーパターンを配置する前のパターン密度Od1は、パターン密度の下限値SLよりも大きく、パターン密度の上限値SHよりも小さい。したがって、配置されるダミーパターンのパターン密度Od2は、配線パターンのパターン密度Od1との和がパターン周囲長合計の上限値SHを超えない範囲で設定される。これによって、ダミーパターンを配置した後のパターン密度Od3は、密度の上限値SHと密度の下限値SLとの間の値となる。ここで、パターン密度Od3は、パターン密度Od1とパターン密度Od2とを足し合わせた値である。
図9(b)に示すように、ダミーパターンを配置する前のパターン周囲長合計Ld1は、パターン周囲長合計の下限値LLよりも小さい。これに対し、パターン周囲長合計Ld2を有するダミーパターンを配置することで、ダミーパターンを配置した後のパターン周囲長合計Ld3は、パターン周囲長合計の上限値LHとパターン周囲長合計の下限値LLとの間の値となる。ここで、パターン周囲長合計Ld3は、パターン周囲長合計Ld1とパターン周囲長合計Ld2とを足し合わせた値である。
上記説明より、本実施の形態の半導体装置1は、配線領域の全域に亘って分割領域のパターン密度とパターン周囲長合計とが所定の範囲内となるようにダミーパターンが配置される。つまり、ダミーパターン配置後のレイアウトでは、配線領域の全域に亘ってパターン密度とパターン周囲長合計とのばらつきが一定の範囲内に収まる。これによって、エッチング工程におけるエッチングレートのばらつきを配線領域の全域に亘って抑制することが可能である。そのため、形成されるパターンの配線領域内でのばらつきは小さなものとなる。このようなことから、本実施の形態の半導体装置1によれば、形成されるパターンのばらつきが抑制し、信頼性の向上が可能である。
また、本実施の形態の半導体装置1では、パターン密度の分割領域毎のばらつきも抑制される。これによって、配線層の表面は平坦化されるため、多層配線において、上層に形成される配線層に発生する凹凸を抑制することが可能である。このことからも、本実施の形態の半導体装置1は、信頼性の向上が可能である。
一方、上記説明において配置されるダミーパターンについてさらに詳細に説明する。配置されるパターンの面積は、配線パターンのパターン密度と、パターン密度の上限値又は下限値との差分に基づき設定される。また、配置されるパターンのパターン周囲長合計は、配線パターンのパターン周囲長合計と、パターン周囲長合計の上限値又は下限値との差分に基づき設定される。しかしながら、ダミーパターンの形状を、算出された差分に基づき、その都度ダミーパターンの形状を決めていたのでは、レイアウトに要する時間が増大してしまう。そこで、本実施の形態では、ダミーパターンは、予めレイアウトセルとしてライブラリ等のデータベースに登録されたものを使用する。本実施の形態では、レイアウトセルとしてダミーパターンの面積とダミーパターンの周囲長が異なる複数のダミーセルが登録される。このダミーセルの一例を図10に示す。図10では、ダミーセル21〜23の3種類のダミーパターンを示す。
図10に示すように、ダミーセル21は、ダミーセル22とセルの面積が同じである。また、ダミーセル21のダミーパターンは、セル面積のうち約25%の面積を有している。一方、ダミーセル22のダミーパターンは、セル面積のうち約80%の面積を有している。また、ダミーセル23は、セルの面積がダミーセル22、23の25%程度である。ダミーセル23のダミーパターンは、セル面積のうち約25%の面積を有している。なお、ダミーセル及びダミーパターンの形状は図10に示したものに限られたものでなく、適宜変更することが可能である。
ダミーセル21〜23は、配線パターンのパターン密度及びパターン周囲長合計に応じて、配線パターンが配置されない領域に配置される。例えば、パターン密度が大きく、パターン周囲長合計が小さい場合、セル面積とダミーパターンの面積が最も小さいダミーセル23が多く配置される。これによって、パターン密度の増大を防ぎつつ、パターン周囲長合計を大きくする。一方、パターン密度が小さく、パターン周囲長合計が大きい場合、セル面積とダミーパターンの面積が最も大きいダミーセル22を少量だけ配置する。これによって、パターン密度の大きくしつつ、パターン周囲長合計の増大を防ぐ。
ダミーパターンの配置方法について、さらに詳細に説明する。図11にダミーパターンの配置方法のフローチャートを示す。ダミーパターンの配置フローでは、まず配線パターンの配置が完了した配線パターンレイアウト後データを読み込む。次に、読み込んだデータより、分割領域を抽出し、抽出した分割領域のうち1つを選択する(ステップS1)。続いて、選択された分割領域において配線パターンの密度Ox1とパターン周囲長合計Lx1を算出する(ステップS2)。そして、この配線パターンの密度Ox1と予め設定された密度の上限値SHとを比較する(ステップS3)。
ステップS3において、配線パターンの密度Ox1が密度の上限値SHを上回っていた場合(Noの枝)、配線パターンの再配置を行う(ステップS4)。その後、再びステップS2を行う。一方、配線パターンの密度Ox1が密度の上限値SHを下回っていた場合(Yesの枝)、配線パターンの密度Ox1と予め設定された密度の下限値SLとを比較する(ステップS5)。
まず、ステップS5において、配線パターンの密度Ox1が密度の下限値SLを下回っていた場合(Noの枝)について説明する。この場合、ステップS5に続けて、パターン周囲長合計Lx1と予め設定されたパターン周囲長合計の上限値LHとを比較する(ステップS6)。ステップS6において、パターン周囲長合計Lx1がパターン周囲長合計の上限値LHを上回っていた場合(Noの枝)、ステップS3に戻り、配線パターンの再配置を行う。一方、パターン周囲長合計Lx1がパターン周囲長合計の上限値LHを下回っていた場合(Yesの枝)、パターン周囲長合計Lx1とパターン周囲長合計の下限値LLとを比較する(ステップS7)。
ステップS7において、パターン周囲長合計Lx1がパターン周囲長合計の下限値LLを下回っていた場合(Noの枝)、配線パターンは、パターン密度とパターン周囲長合計とがともに所定の範囲(例えば、それぞれの値の上限値と下限値の間となる範囲)を満たしていない。したがって、ステップS8で、ダミーセル21を配置する。ダミーセル21は、複数のダミーセルのうちダミーパターンの面積が中のものであり、パターン密度とパターン周囲長合計とをともに増加させることが可能である。
一方、パターン周囲長合計Lx1がパターン周囲長合計の上限値LLを上回っていた場合(Yesの枝)、配線パターンは、パターン周囲長合計が所定の範囲を満たしているものの、パターン密度が所定の範囲を満たしていない。したがって、ステップS9で、ダミーセル22を配置する。ダミーセル22は、ダミーセル21よりも大きな面積を有するダミーパターンが配置されるものであり、パターン周囲長合計の増加を抑制しつつ、パターン密度を増加させることが可能である。ステップS8、あるいはステップS9が終了すると、チップ内の全ての分割領域対してダミーパターンの配置処理を行ったかを判断する(ステップS10)。未処理の分割領域がある場合(Noの枝)、再びステップS1に戻る。
次に、ステップS5において、配線パターンの密度Ox1が密度の下限値SLを上回っていた場合(Yesの枝)について説明する。この場合、ステップS4に続けて、パターン周囲長合計Lx1と予め設定されたパターン周囲長合計の上限値LHとを比較する(ステップS11)。ステップS11において、パターン周囲長合計Lx1がパターン周囲長合計の上限値LHを上回っていた場合(Noの枝)、ステップS3に戻り、配線パターンの再配置を行う。一方、パターン周囲長合計Lx1がパターン周囲長合計の上限値LHを下回っていた場合(Yesの枝)、パターン周囲長合計Lx1とパターン周囲長合計の下限値LLとを比較する(ステップS12)。
ステップS12において、パターン周囲長合計Lx1がパターン周囲長合計の下限値LLを下回っていた場合(Noの枝)、配線パターンは、パターン密度が所定の範囲を満たしているものの、パターン周囲長合計が所定の範囲に入っていない。したがって、ステップS13で、ダミーセル23を配置する。ダミーセル23は、複数のダミーセルのうちセル面積とダミーパターンの面積とが小のものであり、パターン密度の増加を抑制しつつ、パターン周囲長合計を増加させることが可能である。ステップS13が終了するとステップS10に進む。ステップS10で未処理の分割領域がある場合(Noの枝)、再びステップS1に戻る。
一方、パターン周囲長合計Lx1がパターン周囲長合計の上限値LLを上回っていた場合(Yesの枝)、配線パターンは、パターン密度とパターン周囲長合計とがともに所定の範囲を満たすものである。したがって、ダミーパターンの追加を行わずに、ステップS10に進む。ステップS10で未処理の分割領域がある場合(Noの枝)、再びステップS1に戻る。
上記のダミーパターンの配置フローは、例えば図12に示す半導体設計装置等のコンピュータにおいてコンピュータ用プログラムを実行することで行う。図12に示す半導体設計装置は、処理部30と記憶部40とを有している。処理部30は、レイアウト実行部31、パターン密度算出部32、パターン周囲長算出部33、ダミーパターン配置部34を有している。レイアウト実行部31は、配線パターンの配置と配線領域内の分割領域の設定及び選択を行う。これらの処理は、図11に示すフローでは、ステップS1、S4に相当する。パターン密度算出部32は、密度算出ステップを実行し、例えばパターン密度Ox1の算出とパターン密度Ox1が上限値と下限値との範囲内となっているか否かを判断する。この密度算出ステップは、図11に示すフローのステップS2、S3、S5に相当する。パターン周囲長算出部33は、周囲長算出ステップを実行し、例えばパターン周囲長Lx1の算出とパターン周囲長Lx1が上限値と下限値との範囲内となっているか否かを判断する。この周囲長算出ステップは、図11に示すフローのステップS6、S7、S11、S12に相当する。ダミーパターン配置部34は、配置ステップを実行し、例えば配置するダミーセルの選択とダミーパターンの配置行う。この配置ステップは、図11に示すフローのステップS8、S9、S13に相当する。
また、記憶部40は、レイアウト情報41とダミーパターン情報42とを有している。レイアウト情報41は、ダミーパターンを配置する前のレイアウトデータとダミーパターンを配置した後のレイアウトデータとを含む。ダミーパターン情報は、予め作成されたダミーパターンのパターン情報を含んでいる。
上記説明より、本実施の形態のダミーパターンの配置方法は、配線パターンと予め設定された値を比較し、その比較結果に基づき、配置された配線パターンのみでは規定値を満たすことができないパラメータを補うようにダミーパターンを配置することが可能である。つまり、本実施の形態のダミーパターンの配置方法によれば、半導体装置1を実現することが可能である。ここで、規定値とは、パターン密度の下限値と上限値との間の範囲にある値、あるいはパターン周囲長合計の下限値と上限値との間の範囲にある値である。また、パラメータとは、パターン周囲長合計、あるいはパターン密度である。
また、本実施の形態のダミーパターンの配置方法では、配置するダミーパターンを予め登録されたダミーセルより選択する。また、本実施の形態のダミーパターンの配置方法では、配線パターンのパターン密度とパターン周囲長合計とをそれぞれの上限値及び下限値と比較する。そして、この比較結果を、それぞれのパラメータの規定値からの差分値と見なし、この比較結果に応じたダミーセルを選択する。これにより、配置するダミーパターンをその都度生成する必要がなく、パラメータの差分の計算を簡略化することが可能である。つまり、本実施の形態のダミーパターンの配置方法によれば、設計段階におけるダミーパターンの生成を簡略化することが可能である。
実施の形態2
実施の形態1では、配線パターンの密度と配線パターンの周囲長の合計値とに基づき追加するダミーセルの形状を変更した。これに対して、実施の形態2にかかるダミーパターンの配置方法は、配線パターンの密度に応じてダミーセルを配置し、その後配線パターンの周囲長の合計値に応じて配置したダミーセルを分割することで周囲長の合計値を所定の範囲内とするものである。
図13にダミーパターンの配置方法のフローチャートを示す。なお、配線パターン密度が所定の範囲内にあり、ダミーセルを追加する必要がない場合については、説明を省略する。実施の形態2にかかるダミーパターンの配置フローでは、まず配線パターンの配置が完了した配線パターンレイアウト後データを読み込む。次に、読み込んだデータより、分割領域を抽出し、抽出した分割領域のうち1つを選択する(ステップS21)。続いて、選択された分割領域において配線パターンの密度Ox1とパターン周囲長合計Lx1を算出する(ステップS22)。そして、この配線パターンの密度Ox1と予め設定された密度の上限値SHとを比較する(ステップS23)。
ステップS23において、配線パターンの密度Ox1が密度の上限値SHを上回っていた場合(Noの枝)、配線パターンの再配置を行う(ステップS24)。その後、再びステップS22を行う。一方、配線パターンの密度Ox1が密度の上限値SHを下回っていた場合(Yesの枝)、配線パターンの密度Ox1と予め設定された密度の下限値SLとを比較する(ステップS25)。
まず、ステップS25において、配線パターンの密度Ox1が密度の下限値SLを下回っていた場合(Noの枝)について説明する。この場合、所定の形状又は面積を有するダミーセルを配置する第1の配置ステップを実行する(ステップS26)。ステップS26において、配置されるダミーセルは、例えばダミーセル内に形成されるパターンの面積が決められたセルである。このダミーセルの一例を図14(a)に示す。図14(a)に示すように、ダミーセルは例えば横幅W、高さHの領域を有するダミーパターンとなっている。
続いて、ステップS27でパターン周囲長合計Lx1がパターン周囲長合計の上限値LHと上回っているか否かを判断する。ステップS27でパターン周囲長合計Lx1が上限値LHを上回っていた場合(Noの枝)、ステップS24に戻り配線パターンの再配置を行う。一方、ステップS27でパターン周囲長合計Lx1が上限値LHを下回っていた場合、ステップS28で、パターン周囲長合計Lx1がパターン周囲長合計の下限値LLを下回っているか否かを判断する。
ステップS28でパターン周囲長合計Lx1が下限値LLを上回っていた場合、選択した分割領域内の配線パターンは、パターン密度及びパターン周囲長合計が所定の範囲を満たしていることとなる。したがって、該当分割領域のチェックを終了し、ステップS30に進む。一方、ステップS28でパターン周囲長合計Lx1が下限値LLを下回っていた場合、ステップS26で配置したダミーセルの形状を変更する第2の配置ステップを実行する(ステップS29)。このダミーセルの形状の変更は、例えばダミーセル内のダミーパターンを分割することで行う。ダミーパターンを分割する場合の例を図14(b)〜(g)に示す。分割の一例としては、まず図14(a)に示すダミーパターンを2つに分割し、図14(b)のような形状とする。これによって、図14(a)では、ダミーパターンの周囲長合計が2H+2Wだったものが、図14(b)では、4H+2Wとなる。そして、これでもパターン周囲長合計が下限値LLを満たさない場合は、図14(b)のダミーパターンを図14(c)、(d)のようにさらに細かく分割する。これによって、図14(c)では、ダミーパターンの周囲長合計は、8H+2Wとなり、図14(d)では、8H+4Wとなる。図14(a)と図14(d)では、ダミーパターンの周囲長合計は2倍となる。また、図14(d)のダミーパターンは、図14(a)のダミーパターンを分割したのみであるため、パターン密度に変化はない。
なお、ステップS29の処理は、ステップS28でパターン周囲長合計Lx1が下限値LLを上回るまで繰り返し行われる。また、ステップS28で、下限値LLに対するパターン周囲長合計Lx1の不足分を算出し、この不足分に基づきダミーパターンの分割後の形状を決定しても良い。
分割の他の例として、図14(e)や、図14(f)、(g)などがある。図14(f)、(g)のダミーパターンでは、周囲長を分割したダミーパターンのずれ量Dによって、パターン周囲長合計を変化させるものである。このずれ量Dによってパターン周囲長合計を調整することで、分割する場合よりもより細かな調整が可能になる。つまり、ダミーパターンは多角形であればよく、このダミーパターンを分割あるいは変形することで周囲長を調節する。このような処理を行った後のレイアウトの概略図を図15に示す。図15に示す例では、ダミーパターンのうち図面の最下部に配置された第2のダミーパターンがその上部に配置される第1のダミーパターンを2分割したものとなっている。上記フローを実行した場合、第1のダミーパターンと第2のダミーパターンの面積は同じものとなる。
その後、ステップS30では未処理の分割領域がある場合(Noの枝)、再びステップS1に戻り、分割領域の全てを処理したと判断した場合はダミーパターンの配置フローを終了する。なお、実施の形態2にかかるダミーパターンの配置方法においても、実施の形態1と同様に半導体設計装置及びコンピュータ用プログラムによって上記フローを実現する。また、実施の形態2にかかるダミーパターンの配置方法では、ダミーパターン配置部44は、第1の配置ステップを実行する第1のパターン配置部と第2の配置ステップを実行する第2のパターン配置部とを有している。
実施の形態2にかかるダミーパターンの配置方法によれば、パターン密度のみをまず条件の範囲内とし、その後にパターン周囲長合計のみを変更することが可能である。このことより、実施の形態2にかかるダミーパターンの配置方法は、実施の形態1にかかるダミーパターンの配置方法よりも処理を単純化することが可能である。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、分割領域の面積は、適宜設定することが可能である。また、上記実施の形態では、パラメータの上限値と下限値とに基づきパラメータの差分を算出したが、パラメータの差分値は、分割領域同士のパラメータの差分値としても良い。この場合であっても、配線領域内におけるパターン密度及びパターン周囲長合計のばらつきを所定の範囲に収まることができるため、上記実施の形態と同様の効果を得ることができる。
実施の形態1にかかる半導体装置の概略図である。 実施の形態1にかかる分割領域11aのレイアウトの概略図である。 実施の形態1にかかる分割領域11aにおける密度と周囲長に関する値の関係を示す図である。 実施の形態1にかかる分割領域11bのレイアウトの概略図である。 実施の形態1にかかる分割領域11bにおける密度と周囲長に関する値の関係を示す図である。 実施の形態1にかかる分割領域11cのレイアウトの概略図である。 実施の形態1にかかる分割領域11cにおける密度と周囲長に関する値の関係を示す図である。 実施の形態1にかかる分割領域11dのレイアウトの概略図である。 実施の形態1にかかる分割領域11dにおける密度と周囲長に関する値の関係を示す図である。 実施の形態1において配置されるダミーセルの概略図である。 実施の形態1にかかるダミーパターンの配置方法のフローチャートである。 実施の形態1にかかる半導体設計装置のブロック図である。 実施の形態2にかかるダミーパターンの配置方法のフローチャートである。 実施の形態2にかかるダミーパターンの配置フローにおいて配置されるダミーパターン及び分割されたダミーパターンの概略図である。 実施の形態2にかかるダミーパターンの配置フロー完了後のレイアウトの概略図である。 従来の半導体装置のレイアウトの概略図である。
符号の説明
1 半導体装置
2 配線パターン
3 ダミーパターン
10 パッド
11 配線領域
11a〜11i 分割領域
21〜23 ダミーセル
30 処理部
31 レイアウト実行部
32 パターン密度算出部
33 パターン周囲長算出部
34 ダミーパターン配置部
40 記憶部
41 レイアウト情報
42 ダミーパターン情報

Claims (15)

  1. 配線パターンが配置された配線領域にダミーパターンを配置する方法であって、
    前記配線領域を分割して得られる分割領域において前記配線パターンの占める密度を示すパターン密度を算出する密度算出ステップと、
    前記分割領域における前記配線パターンの周囲長の合計値を算出する周囲長算出ステップと、
    算出された前記パターン密度と前記配線パターンの周囲長の合計値と、予め設定される上限値又は下限値との差分に基づいてダミーパターンの形状を決定して配置する配置ステップとを有することを特徴とするダミーパターンの配置方法。
  2. 前記ダミーパターンは、予め設定されるパターン密度の下限値又は上限値と前記パターン密度との差分に基づき、配置される前記ダミーパターンの面積の合計値が設定されることを特徴とする請求項1に記載のダミーパターンの配置方法。
  3. 前記ダミーパターンは、予め設定されるパターン周囲長合計の下限値又は上限値と前記配線パターンの周囲長の合計値との差分に基づき、配置される前記ダミーパターンの周囲長の合計値が設定されることを特徴とする請求項1に記載のダミーパターンの配置方法。
  4. 前記ダミーパターンは、それぞれダミーパターンのパターン密度とダミーパターンの周囲長とが異なる複数のレイアウトセルとして予め設定され、配置する前記レイアウトセルの数量によって前記分割領域におけるパターンの周囲長の合計値及びパターン密度を調整することを特徴とする請求項1に記載のダミーパターンの配置方法。
  5. 前記配置ステップは、前記密度算出ステップの結果に基づき前記ダミーパターンを配置する第1の配置ステップと、前記周囲長算出ステップの結果に基づき前記第1の配置ステップで配置された前記ダミーパターンを分割する第2の配置ステップとを有することを特徴とする請求項1に記載のダミーパターンの配置方法。
  6. 配線パターンが配置された配線領域にダミーパターンを配置する方法であって、
    前記配線領域を分割して得られる分割領域において前記配線パターンの占める密度を示すパターン密度を算出する密度算出ステップと、
    前記分割領域における前記配線パターンの周囲長の合計値を算出する周囲長算出ステップと、
    前記分割領域における前記パターン密度及び前記配線パターンの周囲長の合計値が前記配線領域の全域に亘って一定の範囲に収まるように前記ダミーパターンを設定する配置ステップとを有することを特徴とするダミーパターンの配置方法。
  7. 前記ダミーパターンは、前記分割領域のそれぞれにおける前記配線パターンの周囲長の合計値の差が前記一定の範囲に収まるように、配置される前記ダミーパターンの周囲長の合計値が設定されることを特徴とする請求項6に記載のダミーパターンの配置方法。
  8. 前記ダミーパターンは、それぞれダミーパターンのパターン密度とダミーパターンの周囲長とが異なる複数のレイアウトセルとして予め設定され、配置する前記レイアウトセルの数量によって前記分割領域におけるパターンの周囲長の合計値及びパターン密度を調整することを特徴とする請求項6又は7に記載のダミーパターンの配置方法。
  9. 前記配置ステップは、前記密度算出ステップの結果に基づき前記ダミーパターンを配置する第1の配置ステップと、前記周囲長算出ステップの結果に基づき前記第1の配置ステップで配置された前記ダミーパターンを分割する第2の配置ステップとを有することを特徴とする請求項6に記載のダミーパターンの配置方法。
  10. 半導体装置の配線パターンが配置された配線領域にダミーパターンを配置する半導体設計装置であって、
    配線パターンを含むレイアウト情報を読み込んで前記配線領域を分割して得られる分割領域における前記配線パターンの占める密度を示すパターン密度を算出するパターン密度算出部と、
    前記分割領域における配線パターンの周囲長の合計値を算出するパターン周囲長算出部と、
    算出された前記パターン密度と前記配線パターンの周囲長の合計値と、予め設定される上限値又は下限値との差分に基づいてダミーパターンの形状を決定して配置するダミーパターン配置部とを有することを特徴とする半導体設計装置。
  11. 前記ダミーパターン配置部は、前記パターン密度算出部が出力する算出結果に基づき前記ダミーパターンを配置する第1のパターン配置部と、前記パターン周囲長算出部が出力する結果に基づき前記第1のパターン配置部が配置した前記ダミーパターンを分割する第2のパターン配置部とを有することを特徴とする請求項10に記載の半導体設計装置。
  12. 配線パターンが配置される配線領域を分割した分割領域において前記配線パターンの占める密度を示すパターン密度と、前記配線パターンの周囲長の合計値とが所定の範囲内に収まるようにダミーパターンが配置された半導体装置であって、
    前記ダミーパターンは第1と第2のダミーパターンとで構成され、前記第1のダミーパターンの面積と前記第2のダミーパターンの面積とは同じであり、前記第2のダミーパターンの周囲長は、前記第1のダミーパターンの周囲長よりも長いことを特徴とする半導体装置。
  13. 前記半導体装置は、さらに前記第1の分割領域に形成されるパターンの前記第1の分割領域におけるパターン密度及びパターンの周囲長の合計値と、前記第2の分割領域に形成されるパターンの前記第2の分割領域内におけるパターン密度及びパターンの周囲長の合計値との差が所定の範囲内に収まることを特徴とする請求項12に記載の半導体装置。
  14. 前記第2のダミーパターンは、さらに複数のダミーパターンで構成され、当該複数のダミーパターンの面積の合計と前記第1のダミーパターンの面積は同じであり、前記複数のダミーパターンの周囲長の合計は、前記第1のダミーパターンの周囲長よりも長いことを特徴とする請求項12に記載の半導体装置。
  15. 前記第2のダミーパターンは、多角形であることを特徴とする請求項12に記載の半導体装置。
JP2007003173A 2007-01-11 2007-01-11 ダミーパターンの配置方法、半導体設計装置及び半導体装置 Expired - Fee Related JP4864732B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007003173A JP4864732B2 (ja) 2007-01-11 2007-01-11 ダミーパターンの配置方法、半導体設計装置及び半導体装置
US12/007,439 US7900177B2 (en) 2007-01-11 2008-01-10 Method of processing dummy pattern based on boundary length and density of wiring pattern, semiconductor design apparatus and semiconductor device
US12/923,137 US8181142B2 (en) 2007-01-11 2010-09-03 Method of processing dummy pattern based on boundary length and density of wiring pattern, semiconductor design apparatus and semiconductor device
US13/450,317 US8365127B2 (en) 2007-01-11 2012-04-18 Method of processing dummy pattern based on boundary length and density of wiring pattern, semiconductor design apparatus and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007003173A JP4864732B2 (ja) 2007-01-11 2007-01-11 ダミーパターンの配置方法、半導体設計装置及び半導体装置

Publications (2)

Publication Number Publication Date
JP2008171170A true JP2008171170A (ja) 2008-07-24
JP4864732B2 JP4864732B2 (ja) 2012-02-01

Family

ID=39667036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007003173A Expired - Fee Related JP4864732B2 (ja) 2007-01-11 2007-01-11 ダミーパターンの配置方法、半導体設計装置及び半導体装置

Country Status (2)

Country Link
US (3) US7900177B2 (ja)
JP (1) JP4864732B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016044A (ja) * 2008-07-01 2010-01-21 Toshiba Corp 設計レイアウトデータ作成方法および半導体装置の製造方法
JP2010102680A (ja) * 2008-09-25 2010-05-06 Fujitsu Ltd レイアウト評価装置、レイアウト評価プログラム、ダミールール生成装置及びダミールール生成プログラム
US8513033B2 (en) 2009-10-23 2013-08-20 Renesas Electronics Corporation Method, design apparatus, and design program of semiconductor device, and semiconductor device
JP2013182440A (ja) * 2012-03-02 2013-09-12 Fujitsu Ltd 設計支援装置、設計支援方法およびプログラム
KR20150146369A (ko) * 2014-06-20 2015-12-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 비인쇄 더미 피쳐들을 갖는 집적 회로의 제조 방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4864732B2 (ja) * 2007-01-11 2012-02-01 ルネサスエレクトロニクス株式会社 ダミーパターンの配置方法、半導体設計装置及び半導体装置
JP2008270276A (ja) * 2007-04-16 2008-11-06 Nec Electronics Corp ダミーパターン配置装置、ダミーパターンの配置方法、及び半導体装置
JP2010003949A (ja) * 2008-06-23 2010-01-07 Nec Electronics Corp 半導体集積回路装置のレイアウト検証方法
KR101043870B1 (ko) * 2008-12-19 2011-06-22 주식회사 하이닉스반도체 Cmp 더미 패턴을 갖는 반도체 소자 및 그 cmp 더미 패턴 형성 방법
JP2010267933A (ja) * 2009-05-18 2010-11-25 Elpida Memory Inc ダミーパターンの配置方法及びダミーパターンを備えた半導体装置
JP2010278189A (ja) * 2009-05-28 2010-12-09 Renesas Electronics Corp 半導体集積回路の設計方法及び設計システム
US8423945B2 (en) * 2010-05-18 2013-04-16 International Business Machines Corporation Methods and systems to meet technology pattern density requirements of semiconductor fabrication processes
JP6054596B2 (ja) * 2011-05-31 2016-12-27 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置および半導体装置設計方法
US8957523B2 (en) 2013-01-10 2015-02-17 Globalfoundries Singapore Pte. Ltd. Dielectric posts in metal layers
US20140201694A1 (en) * 2013-01-15 2014-07-17 Mentor Graphics Corporation Wrap Based Fill In Layout Designs
USD729808S1 (en) 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
KR102307060B1 (ko) 2014-12-03 2021-10-01 삼성전자주식회사 반도체 소자
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
US20170365675A1 (en) * 2016-06-16 2017-12-21 United Microelectronics Corp. Dummy pattern arrangement and method of arranging dummy patterns

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277615A (ja) * 1999-03-23 2000-10-06 Kawasaki Steel Corp 配線作成装置
JP2004039951A (ja) * 2002-07-05 2004-02-05 Fujitsu Ltd 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置
JP2004088102A (ja) * 2002-08-06 2004-03-18 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置
JP2005039072A (ja) * 2003-07-15 2005-02-10 Matsushita Electric Ind Co Ltd 半導体装置のパターン配置方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3593079B2 (ja) 2000-10-02 2004-11-24 松下電器産業株式会社 半導体集積回路装置及びその製造方法
JP2004071837A (ja) * 2002-08-06 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置
CN100403518C (zh) * 2002-08-06 2008-07-16 松下电器产业株式会社 半导体装置及其制造方法、生成该装置图案的装置和方法
JP4864732B2 (ja) * 2007-01-11 2012-02-01 ルネサスエレクトロニクス株式会社 ダミーパターンの配置方法、半導体設計装置及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277615A (ja) * 1999-03-23 2000-10-06 Kawasaki Steel Corp 配線作成装置
JP2004039951A (ja) * 2002-07-05 2004-02-05 Fujitsu Ltd 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置
JP2004088102A (ja) * 2002-08-06 2004-03-18 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置
JP2005039072A (ja) * 2003-07-15 2005-02-10 Matsushita Electric Ind Co Ltd 半導体装置のパターン配置方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016044A (ja) * 2008-07-01 2010-01-21 Toshiba Corp 設計レイアウトデータ作成方法および半導体装置の製造方法
JP2010102680A (ja) * 2008-09-25 2010-05-06 Fujitsu Ltd レイアウト評価装置、レイアウト評価プログラム、ダミールール生成装置及びダミールール生成プログラム
US8513033B2 (en) 2009-10-23 2013-08-20 Renesas Electronics Corporation Method, design apparatus, and design program of semiconductor device, and semiconductor device
JP2013182440A (ja) * 2012-03-02 2013-09-12 Fujitsu Ltd 設計支援装置、設計支援方法およびプログラム
KR20150146369A (ko) * 2014-06-20 2015-12-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 비인쇄 더미 피쳐들을 갖는 집적 회로의 제조 방법
KR101699134B1 (ko) 2014-06-20 2017-01-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 비인쇄 더미 피쳐들을 갖는 집적 회로의 제조 방법
US9594862B2 (en) 2014-06-20 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating an integrated circuit with non-printable dummy features
US10359695B2 (en) 2014-06-20 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating an integrated circuit with non-printable dummy features
US11061317B2 (en) 2014-06-20 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating an integrated circuit with non-printable dummy features

Also Published As

Publication number Publication date
US8365127B2 (en) 2013-01-29
US20100327467A1 (en) 2010-12-30
US7900177B2 (en) 2011-03-01
JP4864732B2 (ja) 2012-02-01
US8181142B2 (en) 2012-05-15
US20080179754A1 (en) 2008-07-31
US20120199979A1 (en) 2012-08-09

Similar Documents

Publication Publication Date Title
JP4864732B2 (ja) ダミーパターンの配置方法、半導体設計装置及び半導体装置
US9053279B2 (en) Pattern modification with a preferred position function
US7503026B2 (en) Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit
US8756560B2 (en) Method for designing dummy pattern, exposure mask, semiconductor device, method for semiconductor device, and storage medium
US8024689B2 (en) Semiconductor integrated circuit apparatus with low wiring resistance
US20100037197A1 (en) Method and apparatus for integrated circuit design
US20050172253A1 (en) Automatic placement and routing device, method for placement and routing of semiconductor device, semiconductor device and manufacturing method of the same
US7698679B2 (en) Method and apparatus for automatic routing yield optimization
US7650584B2 (en) Application specific semiconductor integrated circuit and its manufacturing method thereof
JP6054596B2 (ja) 半導体装置および半導体装置設計方法
JP2003282569A (ja) 半導体集積回路装置及びダミーメタルの挿入方法
US20120047472A1 (en) Dummy-metal-layout evaluating device and dummy-metal-layout evaluating method
JP2004317718A (ja) パターン作成方法、パターン作成システム、および半導体装置の製造方法
US6925626B2 (en) Method of routing a redistribution layer trace in an integrated circuit die
US8271926B2 (en) Semiconductor integrated circuit with multi-cut via and automated layout method for the same
JP2007088178A (ja) ダブル・ビア・セルの配置方法
CN101667554A (zh) 生成半导体器件的布局图案的方法以及布局图案生成设备
US20060195813A1 (en) Minimizing Number of Masks to be Changed when Changing Existing Connectivity in an Integrated Circuit
JP2003114515A (ja) マスク及びその設計方法
JP2008210983A (ja) 信頼性設計支援方法
US20100122226A1 (en) Layout density verification system and layout density verification method
KR20230135442A (ko) 접경된 블록들을 포함하는 집적 회로 및 이를 설계하는 방법
JP2007036290A (ja) 半導体集積回路装置
JP2008186061A (ja) 半導体設計方法および半導体設計装置
JP2016099682A (ja) 設計支援プログラム、設計支援方法および設計支援装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4864732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees