JP2008171170A - ダミーパターンの配置方法、半導体設計装置及び半導体装置 - Google Patents
ダミーパターンの配置方法、半導体設計装置及び半導体装置 Download PDFInfo
- Publication number
- JP2008171170A JP2008171170A JP2007003173A JP2007003173A JP2008171170A JP 2008171170 A JP2008171170 A JP 2008171170A JP 2007003173 A JP2007003173 A JP 2007003173A JP 2007003173 A JP2007003173 A JP 2007003173A JP 2008171170 A JP2008171170 A JP 2008171170A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- dummy
- density
- wiring
- dummy pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】本発明にかかるダミーパターンの配置方法は、配線パターンが配置された配線領域にダミーパターンを配置する方法であって、前記配線領域を分割して得られる分割領域において前記配線パターンの占める密度を示すパターン密度を算出する密度算出ステップと、前記分割領域における前記配線パターンの周囲長の合計値を算出する周囲長算出ステップと、算出された前記パターン密度と前記配線パターンの周囲長の合計値と、予め設定される上限値又は下限値との差分に基づいてダミーパターンの形状を決定して配置する配置ステップとを有することを特徴とするものである。
【選択図】図11
Description
以下、図面を参照して本発明の実施の形態について説明する。図1に実施の形態1にかかる半導体装置1の概略図を示す。図1に示すように、半導体装置1は、半導体装置1の入出力端子となるパッド10と、半導体装置1内の配線パターンが形成される配線領域11を有している。配線領域11は、複数の分割領域11a〜11iに分割されている。分割領域11a〜11iは、例えばそれぞれが同じ面積となるように規定される。この分割領域11a〜11iのうち、分割領域11a〜11dを例に、分割領域内の配線パターンとダミーパターンとの関係について詳細に説明する。なお、配線パターンとダミーパターンとは、同じ素材によって半導体装置上に形成されるパターンであって、例えばアルミニウムや銅などの金属材料によって形成される。
実施の形態1では、配線パターンの密度と配線パターンの周囲長の合計値とに基づき追加するダミーセルの形状を変更した。これに対して、実施の形態2にかかるダミーパターンの配置方法は、配線パターンの密度に応じてダミーセルを配置し、その後配線パターンの周囲長の合計値に応じて配置したダミーセルを分割することで周囲長の合計値を所定の範囲内とするものである。
2 配線パターン
3 ダミーパターン
10 パッド
11 配線領域
11a〜11i 分割領域
21〜23 ダミーセル
30 処理部
31 レイアウト実行部
32 パターン密度算出部
33 パターン周囲長算出部
34 ダミーパターン配置部
40 記憶部
41 レイアウト情報
42 ダミーパターン情報
Claims (15)
- 配線パターンが配置された配線領域にダミーパターンを配置する方法であって、
前記配線領域を分割して得られる分割領域において前記配線パターンの占める密度を示すパターン密度を算出する密度算出ステップと、
前記分割領域における前記配線パターンの周囲長の合計値を算出する周囲長算出ステップと、
算出された前記パターン密度と前記配線パターンの周囲長の合計値と、予め設定される上限値又は下限値との差分に基づいてダミーパターンの形状を決定して配置する配置ステップとを有することを特徴とするダミーパターンの配置方法。 - 前記ダミーパターンは、予め設定されるパターン密度の下限値又は上限値と前記パターン密度との差分に基づき、配置される前記ダミーパターンの面積の合計値が設定されることを特徴とする請求項1に記載のダミーパターンの配置方法。
- 前記ダミーパターンは、予め設定されるパターン周囲長合計の下限値又は上限値と前記配線パターンの周囲長の合計値との差分に基づき、配置される前記ダミーパターンの周囲長の合計値が設定されることを特徴とする請求項1に記載のダミーパターンの配置方法。
- 前記ダミーパターンは、それぞれダミーパターンのパターン密度とダミーパターンの周囲長とが異なる複数のレイアウトセルとして予め設定され、配置する前記レイアウトセルの数量によって前記分割領域におけるパターンの周囲長の合計値及びパターン密度を調整することを特徴とする請求項1に記載のダミーパターンの配置方法。
- 前記配置ステップは、前記密度算出ステップの結果に基づき前記ダミーパターンを配置する第1の配置ステップと、前記周囲長算出ステップの結果に基づき前記第1の配置ステップで配置された前記ダミーパターンを分割する第2の配置ステップとを有することを特徴とする請求項1に記載のダミーパターンの配置方法。
- 配線パターンが配置された配線領域にダミーパターンを配置する方法であって、
前記配線領域を分割して得られる分割領域において前記配線パターンの占める密度を示すパターン密度を算出する密度算出ステップと、
前記分割領域における前記配線パターンの周囲長の合計値を算出する周囲長算出ステップと、
前記分割領域における前記パターン密度及び前記配線パターンの周囲長の合計値が前記配線領域の全域に亘って一定の範囲に収まるように前記ダミーパターンを設定する配置ステップとを有することを特徴とするダミーパターンの配置方法。 - 前記ダミーパターンは、前記分割領域のそれぞれにおける前記配線パターンの周囲長の合計値の差が前記一定の範囲に収まるように、配置される前記ダミーパターンの周囲長の合計値が設定されることを特徴とする請求項6に記載のダミーパターンの配置方法。
- 前記ダミーパターンは、それぞれダミーパターンのパターン密度とダミーパターンの周囲長とが異なる複数のレイアウトセルとして予め設定され、配置する前記レイアウトセルの数量によって前記分割領域におけるパターンの周囲長の合計値及びパターン密度を調整することを特徴とする請求項6又は7に記載のダミーパターンの配置方法。
- 前記配置ステップは、前記密度算出ステップの結果に基づき前記ダミーパターンを配置する第1の配置ステップと、前記周囲長算出ステップの結果に基づき前記第1の配置ステップで配置された前記ダミーパターンを分割する第2の配置ステップとを有することを特徴とする請求項6に記載のダミーパターンの配置方法。
- 半導体装置の配線パターンが配置された配線領域にダミーパターンを配置する半導体設計装置であって、
配線パターンを含むレイアウト情報を読み込んで前記配線領域を分割して得られる分割領域における前記配線パターンの占める密度を示すパターン密度を算出するパターン密度算出部と、
前記分割領域における配線パターンの周囲長の合計値を算出するパターン周囲長算出部と、
算出された前記パターン密度と前記配線パターンの周囲長の合計値と、予め設定される上限値又は下限値との差分に基づいてダミーパターンの形状を決定して配置するダミーパターン配置部とを有することを特徴とする半導体設計装置。 - 前記ダミーパターン配置部は、前記パターン密度算出部が出力する算出結果に基づき前記ダミーパターンを配置する第1のパターン配置部と、前記パターン周囲長算出部が出力する結果に基づき前記第1のパターン配置部が配置した前記ダミーパターンを分割する第2のパターン配置部とを有することを特徴とする請求項10に記載の半導体設計装置。
- 配線パターンが配置される配線領域を分割した分割領域において前記配線パターンの占める密度を示すパターン密度と、前記配線パターンの周囲長の合計値とが所定の範囲内に収まるようにダミーパターンが配置された半導体装置であって、
前記ダミーパターンは第1と第2のダミーパターンとで構成され、前記第1のダミーパターンの面積と前記第2のダミーパターンの面積とは同じであり、前記第2のダミーパターンの周囲長は、前記第1のダミーパターンの周囲長よりも長いことを特徴とする半導体装置。 - 前記半導体装置は、さらに前記第1の分割領域に形成されるパターンの前記第1の分割領域におけるパターン密度及びパターンの周囲長の合計値と、前記第2の分割領域に形成されるパターンの前記第2の分割領域内におけるパターン密度及びパターンの周囲長の合計値との差が所定の範囲内に収まることを特徴とする請求項12に記載の半導体装置。
- 前記第2のダミーパターンは、さらに複数のダミーパターンで構成され、当該複数のダミーパターンの面積の合計と前記第1のダミーパターンの面積は同じであり、前記複数のダミーパターンの周囲長の合計は、前記第1のダミーパターンの周囲長よりも長いことを特徴とする請求項12に記載の半導体装置。
- 前記第2のダミーパターンは、多角形であることを特徴とする請求項12に記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007003173A JP4864732B2 (ja) | 2007-01-11 | 2007-01-11 | ダミーパターンの配置方法、半導体設計装置及び半導体装置 |
US12/007,439 US7900177B2 (en) | 2007-01-11 | 2008-01-10 | Method of processing dummy pattern based on boundary length and density of wiring pattern, semiconductor design apparatus and semiconductor device |
US12/923,137 US8181142B2 (en) | 2007-01-11 | 2010-09-03 | Method of processing dummy pattern based on boundary length and density of wiring pattern, semiconductor design apparatus and semiconductor device |
US13/450,317 US8365127B2 (en) | 2007-01-11 | 2012-04-18 | Method of processing dummy pattern based on boundary length and density of wiring pattern, semiconductor design apparatus and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007003173A JP4864732B2 (ja) | 2007-01-11 | 2007-01-11 | ダミーパターンの配置方法、半導体設計装置及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008171170A true JP2008171170A (ja) | 2008-07-24 |
JP4864732B2 JP4864732B2 (ja) | 2012-02-01 |
Family
ID=39667036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007003173A Expired - Fee Related JP4864732B2 (ja) | 2007-01-11 | 2007-01-11 | ダミーパターンの配置方法、半導体設計装置及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (3) | US7900177B2 (ja) |
JP (1) | JP4864732B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010016044A (ja) * | 2008-07-01 | 2010-01-21 | Toshiba Corp | 設計レイアウトデータ作成方法および半導体装置の製造方法 |
JP2010102680A (ja) * | 2008-09-25 | 2010-05-06 | Fujitsu Ltd | レイアウト評価装置、レイアウト評価プログラム、ダミールール生成装置及びダミールール生成プログラム |
US8513033B2 (en) | 2009-10-23 | 2013-08-20 | Renesas Electronics Corporation | Method, design apparatus, and design program of semiconductor device, and semiconductor device |
JP2013182440A (ja) * | 2012-03-02 | 2013-09-12 | Fujitsu Ltd | 設計支援装置、設計支援方法およびプログラム |
KR20150146369A (ko) * | 2014-06-20 | 2015-12-31 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 비인쇄 더미 피쳐들을 갖는 집적 회로의 제조 방법 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4864732B2 (ja) * | 2007-01-11 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | ダミーパターンの配置方法、半導体設計装置及び半導体装置 |
JP2008270276A (ja) * | 2007-04-16 | 2008-11-06 | Nec Electronics Corp | ダミーパターン配置装置、ダミーパターンの配置方法、及び半導体装置 |
JP2010003949A (ja) * | 2008-06-23 | 2010-01-07 | Nec Electronics Corp | 半導体集積回路装置のレイアウト検証方法 |
KR101043870B1 (ko) * | 2008-12-19 | 2011-06-22 | 주식회사 하이닉스반도체 | Cmp 더미 패턴을 갖는 반도체 소자 및 그 cmp 더미 패턴 형성 방법 |
JP2010267933A (ja) * | 2009-05-18 | 2010-11-25 | Elpida Memory Inc | ダミーパターンの配置方法及びダミーパターンを備えた半導体装置 |
JP2010278189A (ja) * | 2009-05-28 | 2010-12-09 | Renesas Electronics Corp | 半導体集積回路の設計方法及び設計システム |
US8423945B2 (en) * | 2010-05-18 | 2013-04-16 | International Business Machines Corporation | Methods and systems to meet technology pattern density requirements of semiconductor fabrication processes |
JP6054596B2 (ja) * | 2011-05-31 | 2016-12-27 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置および半導体装置設計方法 |
US8957523B2 (en) | 2013-01-10 | 2015-02-17 | Globalfoundries Singapore Pte. Ltd. | Dielectric posts in metal layers |
US20140201694A1 (en) * | 2013-01-15 | 2014-07-17 | Mentor Graphics Corporation | Wrap Based Fill In Layout Designs |
USD729808S1 (en) | 2013-03-13 | 2015-05-19 | Nagrastar Llc | Smart card interface |
US9888283B2 (en) | 2013-03-13 | 2018-02-06 | Nagrastar Llc | Systems and methods for performing transport I/O |
USD758372S1 (en) * | 2013-03-13 | 2016-06-07 | Nagrastar Llc | Smart card interface |
USD759022S1 (en) * | 2013-03-13 | 2016-06-14 | Nagrastar Llc | Smart card interface |
US9647997B2 (en) | 2013-03-13 | 2017-05-09 | Nagrastar, Llc | USB interface for performing transport I/O |
KR102307060B1 (ko) | 2014-12-03 | 2021-10-01 | 삼성전자주식회사 | 반도체 소자 |
USD780763S1 (en) * | 2015-03-20 | 2017-03-07 | Nagrastar Llc | Smart card interface |
USD864968S1 (en) | 2015-04-30 | 2019-10-29 | Echostar Technologies L.L.C. | Smart card interface |
US20170365675A1 (en) * | 2016-06-16 | 2017-12-21 | United Microelectronics Corp. | Dummy pattern arrangement and method of arranging dummy patterns |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000277615A (ja) * | 1999-03-23 | 2000-10-06 | Kawasaki Steel Corp | 配線作成装置 |
JP2004039951A (ja) * | 2002-07-05 | 2004-02-05 | Fujitsu Ltd | 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置 |
JP2004088102A (ja) * | 2002-08-06 | 2004-03-18 | Matsushita Electric Ind Co Ltd | 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 |
JP2005039072A (ja) * | 2003-07-15 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 半導体装置のパターン配置方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3593079B2 (ja) | 2000-10-02 | 2004-11-24 | 松下電器産業株式会社 | 半導体集積回路装置及びその製造方法 |
JP2004071837A (ja) * | 2002-08-06 | 2004-03-04 | Matsushita Electric Ind Co Ltd | 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 |
CN100403518C (zh) * | 2002-08-06 | 2008-07-16 | 松下电器产业株式会社 | 半导体装置及其制造方法、生成该装置图案的装置和方法 |
JP4864732B2 (ja) * | 2007-01-11 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | ダミーパターンの配置方法、半導体設計装置及び半導体装置 |
-
2007
- 2007-01-11 JP JP2007003173A patent/JP4864732B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-10 US US12/007,439 patent/US7900177B2/en active Active
-
2010
- 2010-09-03 US US12/923,137 patent/US8181142B2/en not_active Expired - Fee Related
-
2012
- 2012-04-18 US US13/450,317 patent/US8365127B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000277615A (ja) * | 1999-03-23 | 2000-10-06 | Kawasaki Steel Corp | 配線作成装置 |
JP2004039951A (ja) * | 2002-07-05 | 2004-02-05 | Fujitsu Ltd | 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置 |
JP2004088102A (ja) * | 2002-08-06 | 2004-03-18 | Matsushita Electric Ind Co Ltd | 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 |
JP2005039072A (ja) * | 2003-07-15 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 半導体装置のパターン配置方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010016044A (ja) * | 2008-07-01 | 2010-01-21 | Toshiba Corp | 設計レイアウトデータ作成方法および半導体装置の製造方法 |
JP2010102680A (ja) * | 2008-09-25 | 2010-05-06 | Fujitsu Ltd | レイアウト評価装置、レイアウト評価プログラム、ダミールール生成装置及びダミールール生成プログラム |
US8513033B2 (en) | 2009-10-23 | 2013-08-20 | Renesas Electronics Corporation | Method, design apparatus, and design program of semiconductor device, and semiconductor device |
JP2013182440A (ja) * | 2012-03-02 | 2013-09-12 | Fujitsu Ltd | 設計支援装置、設計支援方法およびプログラム |
KR20150146369A (ko) * | 2014-06-20 | 2015-12-31 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 비인쇄 더미 피쳐들을 갖는 집적 회로의 제조 방법 |
KR101699134B1 (ko) | 2014-06-20 | 2017-01-23 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 비인쇄 더미 피쳐들을 갖는 집적 회로의 제조 방법 |
US9594862B2 (en) | 2014-06-20 | 2017-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating an integrated circuit with non-printable dummy features |
US10359695B2 (en) | 2014-06-20 | 2019-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating an integrated circuit with non-printable dummy features |
US11061317B2 (en) | 2014-06-20 | 2021-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating an integrated circuit with non-printable dummy features |
Also Published As
Publication number | Publication date |
---|---|
US8365127B2 (en) | 2013-01-29 |
US20100327467A1 (en) | 2010-12-30 |
US7900177B2 (en) | 2011-03-01 |
JP4864732B2 (ja) | 2012-02-01 |
US8181142B2 (en) | 2012-05-15 |
US20080179754A1 (en) | 2008-07-31 |
US20120199979A1 (en) | 2012-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4864732B2 (ja) | ダミーパターンの配置方法、半導体設計装置及び半導体装置 | |
US9053279B2 (en) | Pattern modification with a preferred position function | |
US7503026B2 (en) | Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit | |
US8756560B2 (en) | Method for designing dummy pattern, exposure mask, semiconductor device, method for semiconductor device, and storage medium | |
US8024689B2 (en) | Semiconductor integrated circuit apparatus with low wiring resistance | |
US20100037197A1 (en) | Method and apparatus for integrated circuit design | |
US20050172253A1 (en) | Automatic placement and routing device, method for placement and routing of semiconductor device, semiconductor device and manufacturing method of the same | |
US7698679B2 (en) | Method and apparatus for automatic routing yield optimization | |
US7650584B2 (en) | Application specific semiconductor integrated circuit and its manufacturing method thereof | |
JP6054596B2 (ja) | 半導体装置および半導体装置設計方法 | |
JP2003282569A (ja) | 半導体集積回路装置及びダミーメタルの挿入方法 | |
US20120047472A1 (en) | Dummy-metal-layout evaluating device and dummy-metal-layout evaluating method | |
JP2004317718A (ja) | パターン作成方法、パターン作成システム、および半導体装置の製造方法 | |
US6925626B2 (en) | Method of routing a redistribution layer trace in an integrated circuit die | |
US8271926B2 (en) | Semiconductor integrated circuit with multi-cut via and automated layout method for the same | |
JP2007088178A (ja) | ダブル・ビア・セルの配置方法 | |
CN101667554A (zh) | 生成半导体器件的布局图案的方法以及布局图案生成设备 | |
US20060195813A1 (en) | Minimizing Number of Masks to be Changed when Changing Existing Connectivity in an Integrated Circuit | |
JP2003114515A (ja) | マスク及びその設計方法 | |
JP2008210983A (ja) | 信頼性設計支援方法 | |
US20100122226A1 (en) | Layout density verification system and layout density verification method | |
KR20230135442A (ko) | 접경된 블록들을 포함하는 집적 회로 및 이를 설계하는 방법 | |
JP2007036290A (ja) | 半導体集積回路装置 | |
JP2008186061A (ja) | 半導体設計方法および半導体設計装置 | |
JP2016099682A (ja) | 設計支援プログラム、設計支援方法および設計支援装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4864732 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |