JP2010267933A - ダミーパターンの配置方法及びダミーパターンを備えた半導体装置 - Google Patents

ダミーパターンの配置方法及びダミーパターンを備えた半導体装置 Download PDF

Info

Publication number
JP2010267933A
JP2010267933A JP2009120291A JP2009120291A JP2010267933A JP 2010267933 A JP2010267933 A JP 2010267933A JP 2009120291 A JP2009120291 A JP 2009120291A JP 2009120291 A JP2009120291 A JP 2009120291A JP 2010267933 A JP2010267933 A JP 2010267933A
Authority
JP
Japan
Prior art keywords
dummy pattern
region
dummy
wiring layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009120291A
Other languages
English (en)
Inventor
Michio Inoue
道雄 井上
Yorio Takada
頼生 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2009120291A priority Critical patent/JP2010267933A/ja
Priority to US12/782,217 priority patent/US8349709B2/en
Publication of JP2010267933A publication Critical patent/JP2010267933A/ja
Priority to US13/655,935 priority patent/US8895408B2/en
Priority to US14/523,062 priority patent/US9508650B2/en
Priority to US14/555,851 priority patent/US9502354B2/en
Priority to US15/352,547 priority patent/US9911699B2/en
Priority to US15/890,553 priority patent/US10504846B2/en
Priority to US16/707,339 priority patent/US11011471B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Architecture (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】従来よりも簡単にダミーパターンを配置し、スクライブ領域に隣接した半導体チップの形成領域において、層間絶縁膜が薄くなるのを抑制する方法を提供する。
【解決手段】配線層を備えた半導体チップの形成領域と、該形成領域を囲むスクライブ領域とを備えた半導体チップにおいて前記配線層と同じ層からなるダミーパターンを配置する方法であって、前記配線層から少なくとも所定距離だけ離間する位置に第１のダミーパターンを設定する段階と、前記スクライブ領域に隣接する所定幅の範囲内において、前記配線層から少なくとも所定距離だけ離間しかつ前記第１のダミーパターンから少なくとも所定距離だけ離間する位置に第２のダミーパターンを設定する段階と、を備えたダミーパターンの配置方法を提供することによって、上記課題を解決できる。
【選択図】図９

Description

本発明は、ダミーパターンの配置方法及びダミーパターンを備えた半導体装置に関するものである。
配線層を備えた半導体装置の製造に際して、配線層を覆うように形成した層間絶縁膜の上面を研磨によって平坦化するために、一般にＣＭＰ（Chemical Mechanical Polishing）法が用いられている。
ＣＭＰ法を用いて層間絶縁膜の平坦化を行う際に、上面の平坦度は配置されている配線層の密度に影響を受け、配線密度の低い領域では、層間絶縁膜が過剰に研磨されて凹形状となる現象（ディッシング）が起き易い。このために、半導体装置の回路動作に必要な配線層と同じ層から形成され、回路動作には寄与しないダミーパターンを配置して、配線層の配置密度を調節する技術が知られている（特許文献１、２）。
また、半導体基板（ウェハー）上に形成した個々の半導体チップの周縁部には、切断（ダイシング）を行って個片の半導体チップを得るための領域として、幅５０〜１００μｍ程度のスクライブ領域（ダイシング領域）が設けられている。スクライブ領域には、半導体チップ製造の前工程（拡散工程）において、位置合わせを行うための各種マーク（アライメントマーク等）や、製造途中工程での状態を確認するための検査用パターン等が配置されている。これらのマークやパターン等を光学的に測定して利用する場合には、ダミーパターンとの干渉による誤動作を防止するため、ダミーパターンを近傍には配置しないことが好ましい。このため、スクライブ線領域は、半導体チップの形成領域に比べて配線層の配置密度が低く、ＣＭＰ法によって研磨を行う際に、研磨が過剰となりやすい。スクライブ領域の過剰研磨の影響は、スクライブ領域に隣接した半導体チップの形成領域にまで及び、スクライブ領域に隣接した半導体チップの形成領域では層間絶縁膜の層間絶縁膜が薄くなりやすいという問題があった。このため、半導体チップの信頼性の低下や、層間絶縁膜形成以降の製造工程において所望のパターン形成が困難になる等の問題があった。
スクライブ領域の近傍において層間絶縁膜が薄くなるのを防止するため、特許文献２では、スクライブ線領域に隣接して配置したＣＭＰダミーパターンの配置密度を５０％以上とし、配置するダミーパターンのサイズを拡大して配置する技術が示されている。
特開２００２−１５８２７８号公報 特開２００２−２０８６７６号公報
しかしながら、特許文献２の方法に基づくダミーパターンの配置方法では、任意の領域で配置密度５０％以上を満たすようにダミーパターンのサイズを変更しながら再配置して行く必要があり、ダミーパターンの配置作業が非常に煩雑になるという問題があった。
本発明のダミーパターンの配置方法は、配線層を備えた半導体チップの形成領域と、該形成領域を囲むスクライブ領域とを備えた半導体ウェハーにおいて前記配線層と同じ層からなるダミーパターンを配置する方法であって、前記配線層から少なくとも所定距離だけ離間する位置に第１のダミーパターンを設定する段階と、前記スクライブ領域に隣接する所定幅の範囲内において、前記配線層から少なくとも所定距離だけ離間しかつ前記第１のダミーパターンから少なくとも所定距離だけ離間する位置に第２のダミーパターンを設定する段階と、を備えたものである。
上記の構成によれば、複雑な論理演算をすることなく、スクライブ領域に隣接する領域の配線密度を増大することができ、その結果、スクライブ領域に隣接した半導体チップの形成領域において、層間絶縁膜が薄くなるのを抑制することができる。
また、スクライブ領域に隣接した所定幅の領域にのみ、第２のダミーパターンを配置することので、寄生容量の増加や製造工程での異物付着等の原因で、ダミーパターンを介して配線層間が短絡する等の問題の発生を最小限に抑制することができる。
本発明のダミーパターンの配置を示す平面図であって、半導体ウェハーの一部の領域を示す図である。 本発明のダミーパターンの配置の工程手順の実施例を示すフローチャートである。 図２の第１のダミーパターンの配置（Ｓ３）の他の実施例であって、Ｓ３を２段階に分けて行う例を示すフローチャートである。 本発明の第１のダミー配置禁止領域の設定を示す平面図である。 本発明の第１のダミーパターンの配置を示す平面図である。 本発明の第１のダミーパターンの配置の他の実施例を示す平面図である。 本発明の第２のダミー配置禁止領域の設定を示す平面図である。 本発明の第２のダミーパターンの全面配置を示す平面図である。 本発明の禁止領域内の第２のダミーパターンの除去を示す平面図である。 （ａ）ＸおよびＹ方向に沿って正方格子状に配置した第１のダミーパターンを示す平面図である。（ｂ）ＸおよびＹ方向に対して所定の角度を有するように配置した第１のダミーパターンを示す平面図である。 本発明のスクライブ領域に隣接する第２のダミーパターンの配置許可領域を示す平面図である。 （ａ）第１のダミーパターンのみを配置した場合の、スクライブ領域を挟んで配置する半導体チップの断面図である。（ｂ）第１のダミーパターンと第２のダミーパターンを配置した場合の、スクライブ領域を挟んで配置する半導体チップの断面図である。
以下、本発明を実施形態に基づいて具体的に説明する。
図１は本発明のダミーパターンの配置を示す平面図であり、半導体ウェハーの一部の領域を示している。符号１は、半導体チップの形成領域に形成された、回路動作に寄与する配線層を示す。符号２は、スクライブ領域を示す。スクライブ領域は所定の幅（５０〜１００μｍ程度）で、半導体チップの形成領域の周縁部に配置されている。また、半導体チップの形成領域はスクライブ領域に囲まれている。符号３は、定形（矩形）の形状を有する第1のダミーパターンを示す。符号４は、第２のダミーパターンを示し、スクライブ領域２と半導体チップの形成領域との境界部分から所定の距離６だけ離れた領域内にのみ配置されている。
なお、第１のダミーパターン３、第２のダミーパターン４、及び、配線層１は、製造工程において同時にパターニングされる、配線層と同じ層から形成されている。配線層を構成する材料は、タングステン等の金属や、多結晶シリコン等、特に限定されない。配線層は複数の導電性材料を積層した多層構造を有していてもよい。また、金属層の上に窒化シリコン等の絶縁層を堆積した積層体をパターニングしたものでもよい。
図２は、ダミーパターンの配置の工程手順を示すフローチャートである。
まず、工程Ｓ１で、半導体チップの形成領域にあらかじめ配置した配線層１（図４）の形状および位置を規定する図形データを抽出する。
次に、工程Ｓ２で、図４に示したように、配線層１の外周を所定の間隔を有して囲むように、第１のダミー配置禁止領域５を設定する。配線層１に隣接してダミーパターンを配置することに起因して寄生容量の増加等の影響が現れることがないように、回路動作に寄与する配線層１とダミーパターンとは、半導体チップの回路動作に影響が出ない程度の距離だけ離しておくことが好ましい。あらかじめ、ダミーパターンをどの程度配線層１から離間して配置するかを決めておき、その距離に対応するように離間して第１のダミー配置禁止領域５を設ける。
次に、工程Ｓ３で、図５に示したように、矩形形状の第１のダミーパターン３を、半導体チップの形成領域の全面に、あらかじめ設定した所定の間隔ａで配置する。配置に際しては、工程Ｓ２で設定した第1のダミー配置禁止領域５と第１のダミーパターン３が重なるかどうかの論理演算を行う。ダミーパターン３の少なくとも一部が第１のダミー配置禁止領域５と重なりが発生する場合には、第１のダミーパターン３の配置を行わない。
また、別の方法として、以下のように２段階に分けて第１のダミーパターンを配置してもよい。
まず、図３の工程Ｓ３−１として、図６に示したように、半導体チップの形成領域の全面にわたって、所定の間隔ａで全面を覆うように、第１のダミーパターン３を配置する。この段階では、第１のダミー配置禁止領域５との位置関係は考慮しなくてもよい。次に、図３の工程Ｓ３−２として、全面に配置した個々の第１のダミーパターン３の位置と、第１のダミー配置禁止領域５の位置に基づく論理演算を行うことにより、第１のダミー配置禁止領域５と少なくとも一部が重なるように配置されている第１のダミーパターン３を除去して行く。これにより、図５に示したように、第１のダミー配置禁止領域５と重ならない位置にのみ、第１のダミーパターン３を配置できる。
図５、図６では、第１のダミーパターン３は正方形としたが、長方形でもかまわない。
また、第１のダミーパターンのサイズ（各辺の長さ）は特に限定されないが、ダミーパターンとしての効果を有し、製造工程中のパターン剥離等を防止するために、配線層１の最小線幅（設計ルール値）の１．２〜２倍程度とするのが好ましい。
また、個々の第１のダミーパターンの配置は、図１０（ａ）に示したように、図のＸおよびＹ方向に沿って正方格子状に配置する場合のみには限定されない。図１０（ｂ）に示したように、図のＸおよびＹ方向に対して所定の角度を有するように配置してもよい。
また、第１のダミーパターンは矩形以外の定形パターン（多角形や十字型等）としてもよい。
さらに、第１のダミーパターンは２種類以上の複数の定形パターンを混在させた配置としてもよい。例えば、１辺の長さが異なる２種類の正方形のパターンを第１のダミーパターンとして配置してもよい。また、正方形と長方形の組み合わせや、３種類以上の形状の異なる定形パターンを第１のダミーパターンとして配置してもよい。また、図１０（ａ）（ｂ）に示したように、配置する角度を変えたパターンを混在して配置してもよい。第１のダミーパターンとして複数の定形パターンを用いる場合には、個々の定形パターンと配線層１の離間距離および個々の定形パターン間の離間距離をそれぞれ最適になるように独立して設定し、第１のダミーパターンの配置を行えばよい。
次に、工程Ｓ４で、図７に示したように、配線層１の外周部を所定の間隔を有して囲むように、第２のダミー配置禁止領域５ａを設定する。第２のダミー配置禁止領域５ａと先に設定した第１のダミー配置禁止領域５とは同じでもよい。
また、工程Ｓ４で配置した第１のダミーパターン３の外周を所定の間隔を有して囲むように、第２のダミー配置禁止領域５ｂを設定する。図７では、第２のダミー配置禁止領域５ｂを第１のダミーパターン３の集合体毎に囲む破線として記載したが、個々の第１のダミーパターンの外周を個別に矩形状に囲むパターンとして設定してもよい。その際に、隣接する第２のダミー禁止領域の一部が重なってもよい。第１のダミーパターンとして複数の定形パターンを配置した場合には、個々の定形パターン毎に異なる離間距離で囲むように第２のダミー配置禁止領域５ｂを設定してもよい。また、第２のダミー配置禁止領域５ａと５ｂを設定する際に設定する所定の間隔（配線層１および第１のダミーパターン３からの離間距離）は同じでもよい。
また、スクライブ領域２と半導体チップの形成領域との境界から所定の距離だけ離間した領域を第２のダミーパターンの配置許可領域６とし、それよりさらに半導体チップ内側の領域を第２のダミー配置禁止領域７とする。すなわち、図１１に示したように、例えば４つの半導体チップ１１とスクライブ領域２が配置されている場合には、各半導体チップ１１のスクライブ領域に隣接する周縁部分に、所定の幅で、第２のダミーパターンの配置許可領域６（図１０の斜線で示した領域）が設けられることになる。そして、個々の半導体チップの第２のダミーパターンの配置許可領域６より内側の領域は、すべて第２のダミー配置禁止領域７となる。
次に、工程Ｓ５で、図８に示したように、第２のダミーパターン４ａを、半導体チップの形成領域全体を覆うように配置する。第２のダミーパターン４ａは、矩形に分割することは行わずに、半導体チップの形成領域全体を覆うパターン（べたパターン）として配置する。
次に、工程Ｓ６で、図９に示したように、先に設定した第２のダミー配置禁止領域（５ａ、５ｂ、７）の位置に基づく論理演算を行うことにより、第２のダミー配置禁止領域内にその一部でも位置する第２のダミーパターン４aのデータを除去し、第２のダミー配置禁止領域以外の領域に位置する第２のダミーパターン４のデータのみを残存させる。
第２のダミーパターンの配置は、第２のダミー配置禁止領域（５ａ、５ｂ、７）以外の、形成領域全面に第２のダミーパターンを配置することにより行ってもよい。
残存した第２のダミーパターン４には、配線層１の最小線幅よりも幅の細いパターン（図９の９）も含まれる。工程Ｓ７で、そのような所定の基準寸法内に収まらない第２のダミーパターンを抽出して除去する。
また、工程Ｓ７では、連続して形成された第２のダミーパターン４の面積も算出し、あらかじめ設定した所定の基準面積よりも大きくなりすぎた場合には、分割処置を行うようにしてもよい。
以上の工程Ｓ１〜Ｓ７により、図１に示したように第１のダミーパターン３と第２のダミーパターン４の配置が完了する。
本発明のようにダミーパターンを配置した場合の効果について説明する。
図１２（ａ）は、第１のダミーパターンのみを配置した場合の、スクライブ領域２を挟んで配置された半導体チップの断面模式図である。
半導体基板５１上に、回路動作に寄与する配線層１と層間絶縁膜５２が設けられている。
符号３は矩形の第１のダミーパターンである。
スクライブ領域２に配線層が無い場合（または配線密度が非常に低い場合）には、図１２（ａ）に示したように、ＣＭＰの過剰研磨によって凹部領域が形成される。凹部領域の影響は隣接する半導体チップの形成領域にもおよび、スクライブ領域２に隣接して配置されている配線層１上の層間絶縁膜の膜厚が薄くなってしまう。
図１２（ｂ）は、先に説明した方法によって、矩形の第１のダミーパターン３と、第２のダミーパターン４を配置した場合の断面模式図である。
スクライブ領域に隣接する領域の配線密度を第２のダミーパターン４の配置によって増加させたことにより、ＣＭＰの過剰研磨が抑制され、凹部領域のへこみが始まる位置Ｓが、スクライブ領域２の内側方向に移動する効果が得られる。この結果、スクライブ領域２に隣接して配置されている配線層１上の層間絶縁膜の膜厚が薄くなるのを抑制することができる。
本発明では、工程Ｓ１〜Ｓ７において、煩雑な論理演算作業を必要としないので、容易に第１および第２のダミーパターンの配置を行うことができる。
また、スクライブ領域に隣接した、所定幅の領域（６）にのみ、第２のダミーパターンを配置することで、寄生容量の増加や、製造工程での異物付着等の原因で、ダミーパターンを介して配線層間が短絡する等の問題の発生を最小限に抑制することも可能となる。
なお、スクライブ領域２に隣接して所定の幅で設けられる、第２のダミーパターンの配置許可領域の幅は特に限定はされないが、スクライブ領域２の幅の１〜２倍程度の幅に設定することが好ましい。
本発明のダミーパターンを備えた半導体装置は、配線層１と同じ層からなるダミーパターンを備えたものであって、配線層１から少なくとも所定距離だけ離間して配置する第１のダミーパターン３と、前記半導体装置の外周端から所定幅の範囲内６において、配線層１から少なくとも所定距離だけ離間しかつ第１のダミーパターン３から少なくとも所定距離だけ離間して配置する第２のダミーパターン４とを備えている。
また、本発明のダミーパターンを備えた半導体装置を製造する方法としては、半導体ウェハーにおいて半導体チップの形成領域に配線層を形成する段階と、該配線層から少なくとも所定距離だけ離間する位置に第１のダミーパターンを形成する段階と、前記半導体チップの形成領域を囲むスクライブ領域に隣接する所定幅の範囲内において、前記配線層から少なくとも所定距離だけ離間しかつ前記第１のダミーパターンから少なくとも所定距離だけ離間する位置に第２のダミーパターンを形成する段階とを経て、配線層、第１及び第２ダミーパターンを形成し、その後、スクライブ領域において半導体チップの形成領域毎に分割して半導体チップを得て、半導体装置を製造すればよい。
１ 配線層
２ スクライブ領域
３ 第１のダミーパターン
４ 第２のダミーパターン
５ 第１のダミー配置禁止領域
５ａ、５ｂ、７ 第２のダミー配置禁止領域
６ 第２のダミーパターンの配置許可領域
１１ 半導体チップの形成領域

Claims (14)

  1. 配線層を備えた半導体チップの形成領域と、該形成領域を囲むスクライブ領域とを備えた半導体ウェハーにおいて前記配線層と同じ層からなるダミーパターンを配置する方法であって、
    前記配線層から少なくとも所定距離だけ離間する位置に第１のダミーパターンを設定する段階と、
    前記スクライブ領域に隣接する所定幅の範囲内において、前記配線層から少なくとも所定距離だけ離間しかつ前記第１のダミーパターンから少なくとも所定距離だけ離間する位置に第２のダミーパターンを設定する段階と、
    を備えたダミーパターンの配置方法。
  2. 前記第１のダミーパターンを設定する段階は、前記配線層の外周を所定の間隔を有して囲むように第１のダミー配置禁止領域を設定し、該第１のダミー配置禁止領域と重ならないように、前記形成領域全面に第１のダミーパターンを配置することにより行う、請求項１に記載のダミーパターンの配置方法。
  3. 前記第１のダミーパターンを設定する段階は、前記形成領域全面に所定間隔で第１のダミーパターンを配置し、次いで、その第１のダミーパターンのうち、前記配線層の外周を所定の間隔を有して囲むように設定した第１のダミー配置禁止領域と少なくとも一部が重なるものを除去することにより行う、請求項１に記載のダミーパターンの配置方法。
  4. 前記第２のダミーパターンを設定する段階は、前記配線層の外周を所定の間隔を有して囲む領域と前記第１のダミーパターンの外周を所定の間隔を有して囲む領域と前記スクライブ領域に隣接する所定幅の前記範囲より内側の領域とを第２のダミー配置禁止領域として設定し、該第２のダミー配置禁止領域以外の、前記形成領域全面に第２のダミーパターンを配置することにより行う、請求項１から３のいずれか一項に記載のダミーパターンの配置方法。
  5. 前記第２のダミーパターンを設定する段階は、前記形成領域全面に第２のダミーパターンを配置し、次いで、その第２のダミーパターンのうち、前記配線層の外周を所定の間隔を有して囲む領域と前記第１のダミーパターンの外周を所定の間隔を有して囲む領域と前記スクライブ領域に隣接する所定幅の前記範囲より内側の領域とからなる第２のダミー配置禁止領域と少なくとも一部が重なるものを除去することにより行う、請求項１から３のいずれか一項に記載のダミーパターンの配置方法。
  6. 前記第２のダミーパターンのうち、所定の寸法範囲内に収まらないものを除去する段階をさらに備えた請求項１から５のいずれか一項に記載のダミーパターンの配置方法。
  7. 前記第２のダミーパターンのうち、その面積が所定の面積より大きいものは該所定面積より小さくなるように分割する段階をさらに備えた請求項１から６のいずれか一項に記載のダミーパターンの配置方法。
  8. 前記第１のダミーパターンは定形であり、前記第２のダミーパターンは非定形であることを特徴とする請求項１から７のいずれか一項に記載のダミーパターンの配置方法。
  9. 前記第１のダミーパターンは複数の種類の定形パターンであり、前記第２のダミーパターンは非定形であることを特徴とする請求項１から７のいずれか一項に記載のダミーパターンの配置方法。
  10. 配線層と同じ層からなるダミーパターンを備えた半導体装置であって、
    前記配線層から少なくとも所定距離だけ離間して配置する第１のダミーパターンと、
    前記半導体装置の外周端から所定幅の範囲内において、前記配線層から少なくとも所定距離だけ離間しかつ前記第１のダミーパターンから少なくとも所定距離だけ離間して配置する第２のダミーパターンと、を備えた半導体装置。
  11. 前記半導体装置は半導体チップ形成領域と、該半導体チップ形成領域の外周を囲むスクライブ領域とを備えた半導体チップであり、
    前記第２のダミーパターンは前記半導体チップ形成領域と前記スクライブ領域との境界から前記半導体チップ形成領域の内部方向に至る所定幅の領域内部にのみ配置されていることを特徴とする請求項１０に記載の半導体装置。
  12. 前記第２のダミーパターンの配置されている領域内において、前記第１のダミーパターンと前記配線層の間の領域に前記第２のダミーパターンが配置されていることを特徴とする請求項１１に記載の半導体装置。
  13. 前記第１のダミーパターンは定形であり、前記第２のダミーパターンは非定形であることを特徴とする請求項１０から１２のいずれか一項に記載の半導体装置。
  14. 前記第１のダミーパターンは複数の種類の定形パターンであり、前記第２のダミーパターンは非定形であることを特徴とする請求項１０から１２のいずれか一項に記載の半導体装置。
JP2009120291A 2009-05-18 2009-05-18 ダミーパターンの配置方法及びダミーパターンを備えた半導体装置 Pending JP2010267933A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2009120291A JP2010267933A (ja) 2009-05-18 2009-05-18 ダミーパターンの配置方法及びダミーパターンを備えた半導体装置
US12/782,217 US8349709B2 (en) 2009-05-18 2010-05-18 Method of layout of pattern
US13/655,935 US8895408B2 (en) 2009-05-18 2012-10-19 Semiconductor device
US14/523,062 US9508650B2 (en) 2009-05-18 2014-10-24 Semiconductor device with layout of wiring layer and dummy patterns
US14/555,851 US9502354B2 (en) 2009-05-18 2014-11-28 Semiconductor device with layout of wiring layer and dummy patterns
US15/352,547 US9911699B2 (en) 2009-05-18 2016-11-15 Semiconductor device
US15/890,553 US10504846B2 (en) 2009-05-18 2018-02-07 Semiconductor device
US16/707,339 US11011471B2 (en) 2009-05-18 2019-12-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009120291A JP2010267933A (ja) 2009-05-18 2009-05-18 ダミーパターンの配置方法及びダミーパターンを備えた半導体装置

Publications (1)

Publication Number Publication Date
JP2010267933A true JP2010267933A (ja) 2010-11-25

Family

ID=43069539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009120291A Pending JP2010267933A (ja) 2009-05-18 2009-05-18 ダミーパターンの配置方法及びダミーパターンを備えた半導体装置

Country Status (2)

Country Link
US (7) US8349709B2 (ja)
JP (1) JP2010267933A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017108137A (ja) * 2015-12-07 2017-06-15 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 配線構造物、その形成方法、及び配線構造物のマスクレイアウト形成方法
JP2021097112A (ja) * 2019-12-16 2021-06-24 株式会社沖データ 半導体装置、発光基板、光プリントヘッド、画像形成装置、及び半導体装置の製造方法
JP2021535609A (ja) * 2018-08-31 2021-12-16 マイクロン テクノロジー，インク． 半導体ウェーハに位置合わせマークを付ける方法および位置合わせマーク部分を有する半導体パッケージ

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4307664B2 (ja) 1999-12-03 2009-08-05 株式会社ルネサステクノロジ 半導体装置
JP5415710B2 (ja) * 2008-04-10 2014-02-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2010267933A (ja) * 2009-05-18 2010-11-25 Elpida Memory Inc ダミーパターンの配置方法及びダミーパターンを備えた半導体装置
US8423945B2 (en) * 2010-05-18 2013-04-16 International Business Machines Corporation Methods and systems to meet technology pattern density requirements of semiconductor fabrication processes
KR20130117410A (ko) * 2012-04-17 2013-10-28 에스케이하이닉스 주식회사 반도체 장치 및 이의 제조 방법
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
US9009633B2 (en) * 2013-05-06 2015-04-14 United Microelectronics Corp. Method of correcting assist feature
CN103886157B (zh) * 2014-03-28 2016-10-12 清华大学 系统级封装中总线在双边多绕道约束下的解绕方法
US9740092B2 (en) * 2014-08-25 2017-08-22 Globalfoundries Inc. Model-based generation of dummy features
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
US9881870B2 (en) 2015-12-30 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102483254B1 (ko) * 2016-03-21 2022-12-29 삼성전자주식회사 반도체 장치의 제조 방법
CN108121843B (zh) * 2016-11-30 2021-05-11 中国科学院微电子研究所 Cmp缺陷预测方法和系统
US10878165B2 (en) * 2018-07-16 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method for generating layout diagram including protruding pin cell regions and semiconductor device based on same
US11056253B2 (en) 2019-03-18 2021-07-06 Qualcomm Incorporated Thin-film resistors with flexible terminal placement for area saving
TWI701979B (zh) * 2019-05-17 2020-08-11 欣興電子股份有限公司 線路板及其製作方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763955A (en) 1996-07-01 1998-06-09 Vlsi Technology, Inc. Patterned filled layers for integrated circuit manufacturing
US5885856A (en) * 1996-08-21 1999-03-23 Motorola, Inc. Integrated circuit having a dummy structure and method of making
JP2000349145A (ja) * 1999-04-02 2000-12-15 Oki Electric Ind Co Ltd 半導体装置
JP2000340529A (ja) * 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体装置
JP2002158278A (ja) * 2000-11-20 2002-05-31 Hitachi Ltd 半導体装置およびその製造方法ならびに設計方法
JP2002208676A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体装置、半導体装置の製造方法及び半導体装置の設計方法
KR100378195B1 (ko) * 2001-02-21 2003-03-29 삼성전자주식회사 패턴의 밀도에 연속적으로 조절되는 밀도를 갖는 더미패턴군들을 포함하는 마스크용 데이터 생성 방법 및그러한 생성 방법이 저장된 기록매체
JP4472232B2 (ja) 2002-06-03 2010-06-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4307022B2 (ja) 2002-07-05 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置
US6867127B1 (en) 2002-12-19 2005-03-15 Lsi Logic Corporation Diamond metal-filled patterns achieving low parasitic coupling capacitance
US7015582B2 (en) 2003-04-01 2006-03-21 International Business Machines Corporation Dummy metal fill shapes for improved reliability of hybrid oxide/low-k dielectrics
TWI228226B (en) 2003-11-21 2005-02-21 Taiwan Semiconductor Mfg Dummy pattern layout method for improving film planarization
JP2005208473A (ja) 2004-01-26 2005-08-04 Toshiba Corp 自動設計装置，自動設計方法，及びこれらを用いて製造可能なレチクルセット，半導体集積回路
CN100481347C (zh) 2005-03-11 2009-04-22 松下电器产业株式会社 半导体集成电路
JP2007115980A (ja) 2005-10-21 2007-05-10 Toshiba Corp 半導体装置及びその製造方法
JP2008166422A (ja) 2006-12-27 2008-07-17 Toshiba Corp 半導体装置
JP4864732B2 (ja) * 2007-01-11 2012-02-01 ルネサスエレクトロニクス株式会社 ダミーパターンの配置方法、半導体設計装置及び半導体装置
KR100827666B1 (ko) 2007-05-08 2008-05-07 삼성전자주식회사 반도체 장치들 및 그의 형성방법들
JP5650878B2 (ja) * 2007-06-20 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． ダミーパターンの設計方法、露光マスク、半導体装置、半導体装置の製造方法およびダミーパターンの設計プログラム
JP2009032762A (ja) * 2007-07-25 2009-02-12 Nec Electronics Corp 半導体集積回路のレイアウト修正方法及び半導体集積回路のレイアウト修正装置
KR100847844B1 (ko) * 2007-08-10 2008-07-23 주식회사 동부하이텍 반도체 소자의 더미 패턴 설계방법
JP2009049341A (ja) * 2007-08-23 2009-03-05 Nec Electronics Corp 半導体集積回路の設計方法及び設計システム
JP5184003B2 (ja) * 2007-08-28 2013-04-17 川崎マイクロエレクトロニクス株式会社 半導体集積回路およびダミーパターンの配置方法
US7984393B2 (en) * 2007-11-14 2011-07-19 Texas Instruments Incorporated System and method for making photomasks
JP2009217366A (ja) * 2008-03-07 2009-09-24 Nec Electronics Corp 配線モデルライブラリ構築装置及び構築方法、レイアウトパラメータ抽出装置及び抽出方法
JP5332295B2 (ja) * 2008-04-30 2013-11-06 富士通株式会社 ダミーメタル挿入処理プログラム、方法及び装置
US7958465B2 (en) * 2008-05-08 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy pattern design for reducing device performance drift
JP2010267933A (ja) * 2009-05-18 2010-11-25 Elpida Memory Inc ダミーパターンの配置方法及びダミーパターンを備えた半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017108137A (ja) * 2015-12-07 2017-06-15 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 配線構造物、その形成方法、及び配線構造物のマスクレイアウト形成方法
KR20170066908A (ko) * 2015-12-07 2017-06-15 삼성전자주식회사 배선 구조물, 배선 구조물 설계 방법, 및 배선 구조물 형성 방법
KR102521554B1 (ko) 2015-12-07 2023-04-13 삼성전자주식회사 배선 구조물, 배선 구조물 설계 방법, 및 배선 구조물 형성 방법
JP2021535609A (ja) * 2018-08-31 2021-12-16 マイクロン テクノロジー，インク． 半導体ウェーハに位置合わせマークを付ける方法および位置合わせマーク部分を有する半導体パッケージ
JP7291207B2 (ja) 2018-08-31 2023-06-14 マイクロン テクノロジー，インク． 半導体ウェーハに位置合わせマークを付ける方法および位置合わせマーク部分を有する半導体パッケージ
JP2021097112A (ja) * 2019-12-16 2021-06-24 株式会社沖データ 半導体装置、発光基板、光プリントヘッド、画像形成装置、及び半導体装置の製造方法
JP7306253B2 (ja) 2019-12-16 2023-07-11 沖電気工業株式会社 半導体装置、発光基板、光プリントヘッド、画像形成装置、及び半導体装置の製造方法

Also Published As

Publication number Publication date
US10504846B2 (en) 2019-12-10
US9502354B2 (en) 2016-11-22
US20180166389A1 (en) 2018-06-14
US20130043596A1 (en) 2013-02-21
US8349709B2 (en) 2013-01-08
US20150084184A1 (en) 2015-03-26
US20100293515A1 (en) 2010-11-18
US9911699B2 (en) 2018-03-06
US11011471B2 (en) 2021-05-18
US20200111746A1 (en) 2020-04-09
US9508650B2 (en) 2016-11-29
US8895408B2 (en) 2014-11-25
US20170062342A1 (en) 2017-03-02
US20150041970A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
JP2010267933A (ja) ダミーパターンの配置方法及びダミーパターンを備えた半導体装置
JP6061726B2 (ja) 半導体装置および半導体ウェハ
EP1443552B1 (en) Semiconductor device and method of fabricating semiconductor device
US7952167B2 (en) Scribe line layout design
JP2011134893A (ja) 半導体装置
JP2002208676A (ja) 半導体装置、半導体装置の製造方法及び半導体装置の設計方法
JP2012023238A (ja) 半導体装置、半導体装置の製造方法、及び半導体装置の設計方法
US11450633B2 (en) Package structure of semiconductor device with improved bonding between the substrates
JP2005057003A (ja) 半導体集積回路装置
JP2007049066A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP2006108489A (ja) 半導体装置の製造方法
JP5678705B2 (ja) 半導体装置の製造方法
JP2005101181A (ja) 半導体装置のおよびその製造方法
JP2009218503A (ja) 半導体装置及びその製造方法
JP2019054172A (ja) 半導体装置
JP2014022485A (ja) 半導体装置及びその製造方法
JP2007081038A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP2008098286A (ja) 半導体装置
JP2009111073A (ja) 半導体装置
JP2010232669A (ja) 半導体装置及び半導体製造方法
KR100681679B1 (ko) 반도체 소자 제조 방법
JP2007173752A (ja) 半導体ウエハ
JP2006269602A (ja) 半導体装置
KR20120047516A (ko) 퓨즈를 구비한 반도체 장치 및 그 제조방법
KR20240033593A (ko) 분단홈 형성을 포함한 반도체 칩 제조 방법 및 반도체 소자