JP2012023238A - 半導体装置、半導体装置の製造方法、及び半導体装置の設計方法 - Google Patents

Abstract

【課題】ＴＥＧパターンより上の層を除去しなくてもＴＥＧパターンを用いた検査を行うことができるようにする。
【解決手段】複数の配線層２００，３００，４００は第１ＴＥＧパターン３０の上に形成されている。複数の配線層２００，３００，４００には、それぞれ配線２４２，３４２，４４２及び複数のダミーパターン２２４，３２４，４２４が形成されている。電極パッド４４４は、最上層の配線層４００に形成されている。そして平面視において、第１ＴＥＧパターン３０は、いずれの配線２４２，３４２，４４２及びダミーパターン２２４，３２４，４２４にも重なっていない。
【選択図】図１

Description

本発明は、ＴＥＧ（Test Element Group）パターンを有する半導体装置、半導体装置の製造方法、及び半導体装置の設計方法に関する。

半導体装置には、パターンの位置ずれなどを評価するためのＴＥＧパターンが設けられている。例えば特許文献１には、第１のピッチで配列された第１の薄膜電極列と、第２のピッチで配列された第２の薄膜電極列と、の間における電気の導通状態を確認することにより、位置合わせのずれ量を評価することが記載されている。

また特許文献２には、配線とビアプラグとの相対的な位置ずれを検出することができる位置ずれ検出パターンが開示されている。

なお特許文献３には、トレンチ分離膜の一部によってアライメントマークを形成すること、及びこのアライメントマークの上においてはゲート電極膜を除去することが開示されている。

特開昭６２−８６７４１号公報 特開２００８−２７０２７７号公報 特開２０００−１６４４９７号公報

特定のＴＥＧパターン、例えばＯＢＩＲＣＨ（Optical Beam Induced Resistance Change）に用いられるＴＥＧパターンは、ＴＥＧパターンを用いた検査を行う際に視認可能な状態にされる必要がある。一方、ＴＥＧパターンは、通常はスクライブラインに配置される。スクライブラインには、膜厚等に面内分布が発生することを抑制するために、複数のダミーパターンも配置される。ダミーパターンの配置は、半導体装置を設計するときに、半導体装置の設計支援装置が自動で行う場合がほとんどである。

本発明者が検討した結果、近年は半導体装置における配線層の多層化が進んでいるため、通常通りの手順でダミーパターンを配置すると、複数の配線層それぞれに形成されたダミーパターンによってＴＥＧパターンが覆われ、そのままの状態では外部から視認できない場合が出てくることが判明した。この場合、ＴＥＧパターンより上の層を除去しないと、ＴＥＧパターンを用いた検査を行えない。

本発明によれば、第１ＴＥＧ（Test Element Group）パターンと、
前記第１ＴＥＧパターンの上に形成された複数の配線層と、
前記複数の配線層のそれぞれに形成された配線及び複数のダミーパターンと、
最上層の前記配線層に形成された電極パッドと、
を備え、
平面視において、前記第１ＴＥＧパターンは、いずれの前記配線及び前記ダミーパターンにも重なっていない半導体装置が提供される。

本発明によれば、平面視において、第１ＴＥＧパターンは、上の層に形成されているいずれの配線及びダミーパターンにも重なっていない。このため、ＴＥＧパターンより上の層を除去しなくても外部から視認が可能である。従って、ＴＥＧパターンより上の層を除去しなくてもＴＥＧパターンを用いた検査を行うことができる。

本発明によれば、第１ＴＥＧパターンを形成する工程と、
前記第１層の上に複数の配線層を形成する工程と、
を備え、
前記複数の配線層を形成する工程において複数のダミーパターンを形成し、
平面視において、前記第１ＴＥＧパターンを、いずれの前記配線及び前記ダミーパターンにも重ならないようにする半導体装置の製造方法が提供される。

本発明によれば、ＴＥＧパターンを配置する工程と、
前記第１ＴＥＧパターンの上に配置される複数の配線層それぞれにおいて、平面視において前記ＴＥＧパターンと重なる領域をパターン配置禁止領域に設定する工程と、
を備える半導体装置の設計方法が提供される。

本発明によれば、ＴＥＧパターンより上の層を除去しなくてもＴＥＧパターンを用いた検査を行うことができる。

第１の実施形態に係る半導体装置の構成を示す断面図である。 図１に示した半導体装置のスクライブ領域及びその周囲の上面図である。 図１及び図２に示した半導体装置の設計方法を示すフローチャートである。 第２の実施形態に係る半導体装置の構成を示す上面図である。 第３の実施形態に係る半導体装置の構成を示す断面図である。 第４の実施形態に係る半導体装置の構成を示す断面図である。 図６に示した半導体装置スクライブ領域及びその周囲の上面図である。 図７の変形例を示す上面図である。

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

図１は、第１の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、第１ＴＥＧパターン３０、複数の配線層２００，３００，４００、複数のダミーパターン２２４，３２４，４２４、及び電極パッド４４４を備えている。複数の配線層２００，３００，４００は第１ＴＥＧパターン３０の上に形成されている。複数の配線層２００，３００，４００には、それぞれ配線２４２，３４２，４４２及び複数のダミーパターン２２４，３２４，４２４が形成されている。電極パッド４４４は、最上層の配線層４００に形成されている。そして平面視において、第１ＴＥＧパターン３０は、いずれの配線２４２，３４２，４４２及びダミーパターン２２４，３２４，４２４にも重なっていない。以下、詳細に説明する。

半導体装置は、スクライブ領域２０及び内部領域４０を有している。

内部領域４０は回路が形成されている領域であり、シールリング４６によって周囲が囲まれている。シールリング４６は、例えば各配線と同一層の金属膜、並びに各ビア又はコンタクトと同一層の金属膜を積み重ねることにより形成されている。本図に示す例においてシールリング４６は一重であるが、多重に形成されていても良い。シールリング４６の内側には、回路を形成する各種の素子、例えばトランジスタ４２が形成されている。トランジスタ４２は基板１０に形成されており、ゲート電極４４を有している。

また、シールリング４６の内側には、配線２４２，３４２，４４２、コンタクト２４４、及び電極パッド４４４が形成されている。配線２４２及びコンタクト２４４は１層目の配線層２００に形成されている。本図に示すコンタクト２４４はトランジスタ４２に接続しているが、配線層２００には、図示していないコンタクト２４４も複数形成されている。配線３４２は２層目の配線層３００に形成されており、配線４４２及び電極パッド４４４は最上層の配線層４００に形成されている。また配線層３００，４００には図示しないビアが複数形成されている。配線２４２，３４２，４４２、コンタクト２４４、及び図示しないビアは、例えばダマシン法により形成されるが、いずれかの層がダマシン法以外の方法により形成されていても良い。

スクライブ領域２０は、ウェハから半導体装置を切り出すときにダイシングされる領域であるが、一部が半導体装置の縁に残っている。スクライブ領域２０には、第１ＴＥＧパターン３０及びダミーパターン２２４，３２４，４２４が形成されている。

第１ＴＥＧパターン３０の第１パターン３２は、トランジスタ４２のゲート電極４４と同一層に、ゲート電極４４と同一工程で形成されている。第１パターン３２の上にはコンタクト３４が形成されている。コンタクト３４は配線層２００に埋め込まれており、コンタクト２４４と同一工程で形成されている。なお第１ＴＥＧパターン３０が形成されている領域には、素子分離膜５０は形成されていない。

ダミーパターン２２４は１層目の配線層２００に複数形成されており、ダミーパターン３２４は２層目の配線層３００に複数形成されており、ダミーパターン４２４は３層目の配線層４００に複数形成されている。ダミーパターン２２４，３２４，４２４は、それぞれ配線２４２，３４２，４４２を形成するときに、これら配線に面内方向のばらつきが生じることを抑制するために形成されている。

またスクライブ領域２０には、ダミーコンタクト２２２及びダミービア３２２，４２２がそれぞれ少なくとも一つ形成されている。ダミーコンタクト２２２は配線層２００に埋め込まれており、上部がいずれかのダミーパターン２２４に接続している。ダミービア３２２は配線層３００に埋め込まれており、上部がいずれかのダミーパターン３２４に接続している。ダミービア４２２は配線層４００に埋め込まれており、上部がいずれかのダミーパターン４２４に接続している。

また最上層の配線層４００の上にはパッシベーション膜５００が形成されている。パッシベーション膜５００は半導体装置の多層配線層を保護する膜である。パッシベーション膜５００には、電極パッド４４４上に位置する開口５０２が形成されている。

図２は、図１に示した半導体装置のスクライブ領域２０及びその周囲の上面図である。本図に示す例において、ダミーパターン４２４及び第１ＴＥＧパターン３０は、第１の半導体チップのシールリング４６（４６ａ）と、その隣に位置する第２の半導体チップのシールリング４６（４６ｂ）との間に位置している。上記したように、平面視において第１ＴＥＧパターン３０は、いずれのダミーパターン４２４，３２４，２２４にも重なっていない。具体的には、ダミーパターン４２４，３２４，２２４は、平面視において第１ＴＥＧパターン３０を挟む位置に複数設けられている。ただしダミーパターン４２４，３２４，２２４のレイアウトは、本図に示す例に限定されない。

第１ＴＥＧパターン３０は、例えばＯＢＩＲＣＨ用のＴＥＧパターン、又は平面視により位置ずれを視覚的に確認するためのＴＥＧパターンである。第１ＴＥＧパターン３０がＯＢＩＲＣＨ用のＴＥＧパターンである場合、第１ＴＥＧパターン３０は、本図に示すように、例えば第１パターン３２、第２パターン３６、及びコンタクト３４を有している。第１パターン３２は上記したようにトランジスタ４２のゲート電極４４と同一層に形成されている。第２パターン３６は基板１０に形成された拡散層であり、平面視でゲート電極４４の周囲に形成されている。コンタクト３４は、位置ずれが生じていない状態においては第１パターン３２に接続している。そして２つのシールリング４６ａ，４６ｂの間の領域には、２つの検査用電極４２６が設けられている。検査用電極４２６は最上層の配線層４００に形成されている。一方の検査用電極４２６は、配線層３００，２００に形成されたパターン（図示せず）及びビア（図示せず）を介して第１パターン３２に接続しており、他方の検査用電極４２６は、配線層３００，２００に形成されたパターン（図示せず）及びビア（図示せず）を介して第２パターン３６に接続している。そして２つの検査用電極４２６の間に必要な電圧を印加し、かつパッシベーション膜５００の上方からレーザ光を第１ＴＥＧパターン３０に照射することにより、検査が行われる。

また２つのシールリング４６ａ，４６ｂの間の領域は、第１の半導体チップと第２の半導体チップを分離する際に、ダイシングブレードなどにより一部（図中スクライブ部分と記載）が除去される。しかし２つのシールリング４６ａ，４６ｂの間隔はダイシングブレードの幅より広いため、分離後の第１の半導体チップ及び第２の半導体チップそれぞれにおいて、シールリング４６の外側に第１ＴＥＧパターン３０及びダミーパターン４２４，３２４，２２４の一部が残る。

図３は、図１及び図２に示した半導体装置の設計方法を示すフローチャートである。本図に示す処理は、半導体装置の設計支援装置を用いて行われる。

まず半導体装置の設計者又は設計支援装置は、スクライブ領域のいずれかの領域に第１ＴＥＧパターン３０を配置する（ステップＳ１０）。すると設計支援装置は、第１ＴＥＧパターン３０が形成されている層より上の各層に、パターン配置禁止領域を設定する（ステップＳ２０）。パターン配置禁止領域は、平面視で第１ＴＥＧパターン３０と重なる領域であり、ダミーパターン及び配線のいずれの配置も禁止される。ついで設計支援装置は、パターン配置禁止領域を除いた領域に、配線及びダミーパターンを配置する（ステップＳ３０）。

このようにして設計された半導体装置は、以下のようにして製造される。まず基板１０に素子分離膜５０及びトランジスタ４２を形成する。トランジスタ４２のゲート電極４４を形成するとき、第１ＴＥＧパターン３０の第１パターン３２及び第２パターン３６も形成される。次いで、トランジスタ４２、第１パターン３２、及び素子分離膜５０の上に配線層２００，３００，４００、配線２４２，３４２，４４２、電極パッド４４４、コンタクト２４４、及び各種ビアを形成する。このとき、第１ＴＥＧパターン３０のコンタクト３４、ダミーパターン２２４，３２４，４２４、及び検査用電極４２６が形成される。次いで、最上層の配線層４００の上にパッシベーション膜５００を形成し、さらにパッシベーション膜５００に開口５０２を形成する。

そして第１ＴＥＧパターン３０を用いた検査が必要な場合、２つの検査用電極４２６の間に必要な電圧を印加し、かつパッシベーション膜５００の上方からレーザ光を第１ＴＥＧパターン３０に照射する。

次に、本実施形態の作用及び効果について説明する。本実施形態では、平面視において第１ＴＥＧパターン３０は、いずれの配線及びダミーパターンにも重なっていない。従って、第１ＴＥＧパターン３０を用いた検査が必要な場合、パッシベーション膜５００や配線層３００，４００など、第１ＴＥＧパターン３０より上の層を除去する必要がない。

また本実施形態では、検査用電極４２６が設けられている。検査用電極４２６は、最上層の配線層４００に形成されており第１ＴＥＧパターン３０を構成する２つのパターンに接続している。従って、検査用電極４２６を用いることにより、第１ＴＥＧパターン３０に容易に必要な電圧を印加することができる。

図４は、第２の実施形態に係る半導体装置の構成を示す上面図であり、第１の実施形態における図２に相当している。本実施形態に係る半導体装置は、第２ＴＥＧパターン３８を有している点を除いて、第１の実施形態に係る半導体装置と同様である。

第２ＴＥＧパターン３８は、例えば配線容量やリーク特性を確認するＴＥＧパターン、またはビア抵抗を確認するためのＴＥＧパターンであり、第１ＴＥＧパターン３０とは異なるパターンを有している。第２ＴＥＧパターン３８はパッシベーション膜５００の上から視認可能である必要はないため、平面視で複数のダミーパターン２２４，３２４，４２４と重なる位置に配置されている。

本実施形態によっても、第１の実施形態と同様の効果を得ることができる。ダミーパターン２２４，３２４，４２４を設けない領域が広くなると、各配線に面内ばらつきが生じる可能性が出てくる。これに対して本実施形態では、第２ＴＥＧパターン３８の上には複数のダミーパターン２２４，３２４，４２４を設けているため、各配線に面内ばらつきが生じる可能性を抑制できる。

図５は、第３の実施形態に係る半導体装置の構成を示す断面図であり、第１の実施形態における図１に相当している。本実施形態に係る半導体装置は、平面視で第１ＴＥＧパターン３０と重なる領域に少なくとも一つのダミービア３２２を有している点を除いて、第１の実施形態に係る半導体装置と同様の構成である。

ダミービア３２２の配置密度は、配線層のダミーであるダミーパターン２２４，３２４，４２４の配置密度と比較して小さい。従って、第１ＴＥＧパターン３０を用いた検査が必要な場合、パッシベーション膜５００や配線層３００，４００など、第１ＴＥＧパターン３０より上の層を除去しなくても第１ＴＥＧパターン３０を視認したり、又は第１ＴＥＧパターン３０にレーザ光を照射することができる。

図６は、第４の実施形態に係る半導体装置の構成を示す断面概略図であり、第１の実施形態における図１に相当している。図７は、図６に示した半導体装置の平面レイアウトの一例を示す図であり、第１の実施形態における図２に相当している。本実施形態に係る半導体装置は、第１ＴＥＧパターン３０の代わりに第１ＴＥＧパターン３９を有している点を除いて、第１の実施形態に係る半導体装置と同様の構成である。第１ＴＥＧパターン３９は、例えば第１パターン２２６、第２パターン２２８、及びコンタクト３５を有している。第１パターン２２６及び第２パターン２２８は、配線２４２及びダミーパターン２２４と同一層、すなわちトランジスタ４２より上の層に形成されており、互いに同一方向に延伸している。第１パターン２２６及び第２パターン２２８は、の間には、他の導体パターンは形成されていない。第１ＴＥＧパターン３９は平面視でいずれのダミーパターン４２４，３２４にも重なっていない。第１パターン２２６および第２パターン２２８が経緯されている領域の下方には、素子分離膜５０は形成されておらず、その代わりに拡散層１２が形成されている。そして第１パターン２２６及び第２パターン２２８は、コンタクト３５を介して拡散層１２に接続している。

なお図６には示していないが、スクライブ領域２０には、第１パターン２２６と同一層に他のＴＥＧパターン２２９（図７参照）が複数形成されている。これらＴＥＧパターン２２９は、第１パターン２２６及び第２パターン２２８と平行に延伸している。ＴＥＧパターン２２９の間隔、第１パターン２２６と第２パターン２２８の間隔、第１パターン２２６とその隣に位置するＴＥＧパターン２２９の間隔、及び第２パターン２２８とその隣に位置するＴＥＧパターン２２９の間隔は互いに等しい。またＴＥＧパターン２２９は、平面視でダミーパターン４２４，３２４に重なっている。

なお、スクライブされる部分に対する第１ＴＥＧパターン３９の配置は、図８のようにしてもよい。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば第１ＴＥＧパターンが形成される層は上記した層に限定されない。

１０ 基板
１２ 拡散層
２０ スクライブ領域
３０ 第１ＴＥＧパターン
３２ 第１パターン
３４ コンタクト
３５ コンタクト
３６ 第２パターン
３８ 第２ＴＥＧパターン
３９ 第１ＴＥＧパターン
４０ 内部領域
４２ トランジスタ
４４ ゲート電極
４６ シールリング
５０ 素子分離膜
２００ 配線層
２２２ ダミーコンタクト
２２４ ダミーパターン
２２６ 第１パターン
２２８ 第２パターン
２２９ ＴＥＧパターン
２４２ 配線
２４４ コンタクト
３００ 配線層
３２２ ダミービア
３２４ ダミーパターン
３２６ ビア
３４２ 配線
４００ 配線層
４２２ ダミービア
４２４ ダミーパターン
４２６ 検査用電極
４４２ 配線
４４４ 電極パッド
５００ パッシベーション膜
５０２ 開口

Claims (11)

1. 第１ＴＥＧ（Test Element Group）パターンと、
   前記第１ＴＥＧパターンの上に形成された複数の配線層と、
   前記複数の配線層のそれぞれに形成された配線及び複数のダミーパターンと、
   最上層の前記配線層に形成された電極パッドと、
   を備え、
   平面視において、前記第１ＴＥＧパターンは、いずれの前記配線及び前記ダミーパターンにも重なっていない半導体装置。
2. 請求項１に記載の半導体装置において、
   前記複数のダミーパターンは、平面視において前記第１ＴＥＧパターンを挟む位置に複数設けられている半導体装置。
3. 請求項１又は２に記載の半導体装置において、
   第１の前記配線層と、前記第１の配線層の上に位置する第２の前記配線層の間に形成された複数のダミー接続部材を備え、
   平面視で、前記複数のダミー接続部材の少なくとも一つは前記第１ＴＥＧパターンに重なっている半導体装置。
4. 請求項１〜３のいずれか一項に記載の半導体装置において、
   前記第１層に形成され、前記第１ＴＥＧパターンとは異なるパターンを有している第２ＴＥＧパターンを備え、
   平面視において、前記第２ＴＥＧパターンはいずれかの前記ダミーパターンと重なっている半導体装置。
5. 請求項１〜４のいずれか一項に記載の半導体装置において、
   前記第１ＴＥＧパターンは、ＯＢＩＲＣＨ用のＴＥＧパターンである半導体装置。
6. 請求項５に記載の半導体装置において、
   前記最上層の配線層に形成され、前記複数の配線層に形成されたパターン及びビアを介して前記第１ＴＥＧパターンに接続している検査用電極をさらに備える半導体装置。
7. 請求項１〜４のいずれか一項に記載の半導体装置において、
   前記第１ＴＥＧパターンは、平面視により位置ずれを確認するためのＴＥＧパターンである半導体装置。
8. 請求項１〜７のいずれか一項に記載の半導体装置において、
   基板と、
   前記基板に形成され、ゲート電極を有するトランジスタと、
   を備え、
   前記第１層はゲート電極が形成されている層である半導体装置。
9. 請求項１〜７のいずれか一項に記載の半導体装置において、
   基板と、
   前記基板上に形成され、前記基板に形成されたトランジスタと、
   を備え、
   前記第１層は、前記トランジスタより上に位置する半導体装置。
10. 第１ＴＥＧパターンを形成する工程と、
    前記第１ＴＥＧパターンの上に複数の配線層を形成する工程と、
    を備え、
    前記複数の配線層を形成する工程において複数のダミーパターンを形成し、
    平面視において、前記第１ＴＥＧパターンを、いずれの前記配線及び前記ダミーパターンにも重ならないようにする半導体装置の製造方法。
11. ＴＥＧパターンを配置する工程と、
    前記第１ＴＥＧパターンの上に配置される複数の配線層それぞれにおいて、平面視において前記ＴＥＧパターンと重なる領域をパターン配置禁止領域に設定する工程と、
    を備える半導体装置の設計方法。
    

Images