JP2010123697A - 半導体装置の製造方法及びこれに用いるｓｏｑ基板 - Google Patents
半導体装置の製造方法及びこれに用いるｓｏｑ基板 Download PDFInfo
- Publication number
- JP2010123697A JP2010123697A JP2008294921A JP2008294921A JP2010123697A JP 2010123697 A JP2010123697 A JP 2010123697A JP 2008294921 A JP2008294921 A JP 2008294921A JP 2008294921 A JP2008294921 A JP 2008294921A JP 2010123697 A JP2010123697 A JP 2010123697A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pattern
- manufacturing
- crack
- formation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 9
- 238000007689 inspection Methods 0.000 claims abstract description 46
- 239000010453 quartz Substances 0.000 claims abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 33
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 235000012431 wafers Nutrition 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】ＳＯＱ基板上のクラックを容易に検出可能な半導体装置の製造方法を提供することを課題とする。
【解決手段】本発明に係る半導体装置の製造方法は、石英基板の上に半導体層を形成してなるＳＯＱ基板を準備する工程と；前記ＳＯＱ基板上に、複数の半導体装置形成領域とクラック検査用のパターンを形成する工程と；前記パターンを観察し、当該パターンにクラックが発生しているか否かを検査する第１の検査工程と；前記第１の検査工程の結果、前記パターンにクラックが発生している場合には、前記半導体装置形成領域内のクラックを検査する第２の検査工程とを含むことを特徴とする。
【選択図】図２
【解決手段】本発明に係る半導体装置の製造方法は、石英基板の上に半導体層を形成してなるＳＯＱ基板を準備する工程と；前記ＳＯＱ基板上に、複数の半導体装置形成領域とクラック検査用のパターンを形成する工程と；前記パターンを観察し、当該パターンにクラックが発生しているか否かを検査する第１の検査工程と；前記第１の検査工程の結果、前記パターンにクラックが発生している場合には、前記半導体装置形成領域内のクラックを検査する第２の検査工程とを含むことを特徴とする。
【選択図】図２
Description
本発明は、石英（クオーツ）基板上に半導体層を形成してなるＳＯＱ基板を用いた半導体装置の製造方法及び、これに用いるＳＯＱ基板に関する。特に、透過型プロジェクターに適応可能な半導体装置の製造方法及び、これに用いるＳＯＱ基板に関する。
石英（絶縁基板）上にシリコンを形成したＳＯＱ（Silicon On Quartz）基板を用いて完全空乏型トランジスタを作ることにより、低Ｓ値、低基板浮遊効果が得られる。このように製造されたデバイスは、接合容量が小さく、高速・低消費電力化が可能となる。その他、耐放射線性においても極めて高い事が知られている。
特開２００８−１４７２２７号公報には、石英基板に単結晶シリコン基板を形成してなるＳＯＱ基板にＴＦＴを形成する構造が開示されている。
特開２００８−１４７２２７号公報
ところで、石英はシリコンに比べて軟らかく、熱膨張率が小さいため、熱膨張率の差により、石英が伸び縮みし易くなる。特に、引張りストレスの強い膜を石英上に形成した場合、石英がその引張りストレスに耐えられなくなり、最終的に石英基板上のコンタクト領域にクラックが発生するという問題が発生する。
この様なクラックは、細く・浅い領域で発生するため、肉眼で検出するのが困難である。一方で、デバイスの品質管理・保障を行うためには、クラックを精度良く検出しなければならず、これらは重要な技術課題であり、早期に検討・確立しなければならない。
従来は、デバイス上のクラックの有無についてウエハ全体を観察して確認していた。しかし、上述したように、どこにクラックが発生しているか検出するのは困難であり、全てのウエハについて検査を行うと膨大な時間とコストが掛かってしまう。
本発明は上記のような状況に鑑みてなされたものであり、ＳＯＱ基板上のクラックを容易に検出可能な半導体装置の製造方法を提供することを目的とする。
本発明の他の目的は、クラックの発生を容易に検出可能なＳＯＱ基板を提供することにある。
上記目的を達成するために、本発明の第１の態様に係る半導体装置の製造方法は、石英基板の上に半導体層を形成してなるＳＯＱ基板を準備する工程と；前記ＳＯＱ基板上に、複数の半導体装置形成領域とクラック検査用のパターンを形成する工程と；前記パターンを観察し、当該パターンにクラックが発生しているか否かを検査する第１の検査工程と；前記第１の検査工程の結果、前記パターンにクラックが発生している場合には、前記半導体装置形成領域内のクラックを検査する第２の検査工程とを含むことを特徴とする。
本発明の第１の態様に係るＳＯＱ基板は、複数の半導体装置形成領域と伴にクラック検査用のパターンを有することを特徴とする。
上記のような構成の本発明においては、ＳＯＱ基板上に形成された検査用のパターンを観察し、その結果当該パターン内にクラックが発生している場合には、半導体装置形成領域内にクラックが発生している可能性があると判断する。そして、半導体形成領域内のクラックを詳細に検査する。一方、検査パターン内にクラックが発生していない場合には、半導体形成領域内にクラックが発生している可能性が極めて低く、詳細な検査を省略することができる。このような２段階の検査工程を採用することにより、検査の作業効率が大幅に向上することになる。
図１は、本発明の実施例に係るＳＯＱ基板１０の概略構造を示す平面図である。ＳＯＱ基板１０は、複数の半導体装置を形成するための半導体装置形成領域１２と、クラック検査用のパターン１１０を有する。本実施例においては、検査用パターン１１０を半導体装置形成領域１２の外側のウエハの４隅に配置している。検査用パターン１１０を半導体装置形成領域１２の外側に配置することにより、検査用パターン１１０内で発生したクラックが半導体装置形成領域１２に達してしまうことを回避できる。また、検査用パターン１１０をウエハの４隅に配置することにより、ウエハ全面に渡って、より正確にクラックの発生を検出することが可能となる。例えば、４カ所の検査用パターン１１０の１つにクラックが発生している場合には、そのパターン１１０に近い半導体装置から順にクラックの発生を検査することにより、クラック検出の作業効率が向上する。なお、検査用パターン１１０の数及び位置は適宜変更することが出来る。
図２は、本発明の第１実施例に係る検査用パターンの構成を示す平面図である。本実施例においては、検査用パターン１１０は、半導体装置形成領域１２内よりもクラックが発生しやすい構造としている。具体的には、検査用パターン１１０は、半導体装置形成領域内に形成されるゲート（図示せず）よりも面積の大きな大面積ゲート１１２ａ，１１２ｂ及び当該大面積ゲート１１２ａ，１１２ｂの近傍に並列的に複数形成されたコンタクト１１４を有する構成となっている。
本実施例においては、２つの大面積ゲート１１２ａ，１１２ｂによって一列のコンタクト１１４を挟む格好となっている。また、大面積ゲート１１２ａ，１１２ｂの周囲をコンタクト１１４によって囲むような格好となっている。ここで、大面積ゲート１１２ａ，１１２ｂの面積を各々、例えば、０．５ｍｍ２とし、コンタクト１１４の直径Ｄを約０．７ｕｍとし、隣接するコンタクト１１４同士の間隔ｄ０を０．５〜０．７ｕｍとし、大面積ゲート１１２ａ，１１２ｂとコンタクト１１４との間隔ｄ１を１．０ｕｍ以下とする。ここで、大面積ゲート１１２ａ，１１２ｂとコンタクト１１４との間隔ｄ１、隣接するコンタクト１１４同士の間隔ｄ０は、半導体装置形成領域１２に形成される回路素子よりも小さくする。
石英基板上に発生するクラックは、パターンに依存し、特に複数のコンタクト１１４が並列している部分において発生しやすくなる。また、これらの複数コンタクト１１４は、大面積ゲート１１２ａ，１１２ｂに挟まれる事によって、更にマージンが低下し、クラックが発生しやすくなる。
図３（Ａ）〜（Ｅ）は、図２に示す検査用パターンの製造工程の一部を示す断面図であり、図２のＡ−Ａ’方向の断面に相当する。まず、図３（Ａ）に示すように、石英基板１２０上にポリシリコン層１２２を形成する。次に、ポリシリコン層１２２に対するフォトリソグラフィ及びエッチングにより、図３（Ｂ）に示すように、を大面積ゲート１１２ａ，１１２ｂを成形する。
次に、図３（Ｃ）に示すように、基板全体に中間絶縁膜１２４を形成する。その後、フォトリソグラフィ技術及びエッチングにより、図３（Ｄ）に示すように、中間絶縁膜１２４にコンタクトホール１２５を形成する。続いて、コンタクトホール１２５の内部にバリアメタル１２６及び埋込タングステン１２８を積層し、図３（Ｅ）に示すようなコンタクト１１４を形成する。
上記のような構成の本実施例においては、ＳＯＱ基板１０上に形成された検査用のパターン１１０を観察し、その結果、当該パターン１１０内にクラックが発生している場合には、半導体装置形成領域１２内にクラックが発生している可能性があると判断する。そして、半導体形成領域１２内のクラックを詳細に検査する。一方、検査パターン１１０内にクラックが発生していない場合には、半導体形成領域１２内にクラックが発生している可能性が極めて低く、詳細な検査を省略することができる。このような２段階の検査工程を採用することにより、検査の作業効率が大幅に向上することになる。
図４は、本発明の第２実施例に係る検査用パターン２１０の構成を示す平面図である。本実施例においては、検査用パターン２１０は、半導体装置形成領域１２内よりもクラックが発生しやすい構造としている。具体的には、検査用パターン２１０は、半導体装置形成領域１２内に形成されるゲート（図示せず）よりも面積の大きな大面積ゲート２１２ａ，２１２ｂ及び当該大面積ゲート２１２ａ，２１２ｂの近傍に並列的に複数形成されたコンタクト２１４を有する構成となっている。
本実施例においては、２つの大面積ゲート２１２ａ，２１２ｂによって一列のコンタクト２１４を挟む格好となっている。また、大面積ゲート２１２ａ，２１２ｂの周囲をコンタクト２１４によって囲むような格好となっている。ここで、大面積ゲート２１２ａ，２１２ｂの面積を各々、例えば、０．５ｍｍ２とし、コンタクト２１４の直径Ｄを約０．７ｕｍとし、隣接するコンタクト２１４同士の間隔ｄ０を０．５〜０．７ｕｍとし、大面積ゲート２１２ａ，２１２ｂとコンタクト２１４との間隔ｄ１を１．０ｕｍ以下とする。
石英基板上に発生するクラックは、パターンに依存し、特に複数のコンタクト２１４が並列している部分において発生しやすくなる。また、これらの複数コンタクト２１４は、大面積ゲート２１２ａ，２１２ｂに挟まれる事によって、更にマージンが低下し、クラックが発生しやすくなる。本実施例においては、コンタクト２１４の延長線上に、クラックの広がりを阻止する４本のガード領域２１５を形成している。
図５（Ａ）〜（Ｅ）は、図４に示す検査用パターンの製造工程の一部を示す断面図であり、図４のＢ−Ｂ’方向の断面に相当する。まず、図５（Ａ）に示すように、石英基板２２０上にポリシリコン層２２２を形成する。次に、ポリシリコン層２２２に対するフォトリソグラフィ及びエッチングにより、図５（Ｂ）に示すように、を大面積ゲート１１２ａ及びガード領域２１５を成形する。
次に、図５（Ｃ）に示すように、基板全体に中間絶縁膜２２４を形成する。その後、フォトリソグラフィ技術及びエッチングにより、図５（Ｄ）に示すように、中間絶縁膜２２４にコンタクトホール２２５を形成する。続いて、コンタクトホール２２５の内部にバリアメタル２２６及び埋込タングステン２２８を積層し、図５（Ｅ）に示すようなコンタクト２１４を形成する。
上記のような構成の本実施例においては、ＳＯＱ基板１０上に形成された検査用のパターン２１０を観察し、その結果、当該パターン２１０内にクラックが発生している場合には、半導体装置形成領域１２内にクラックが発生している可能性があると判断する。そして、半導体形成領域１２内のクラックを詳細に検査する。一方、検査パターン２１０内にクラックが発生していない場合には、半導体形成領域１２内にクラックが発生している可能性が極めて低く、詳細な検査を省略することができる。このような２段階の検査工程を採用することにより、検査の作業効率が大幅に向上することになる。
石英基板２２０上に発生するクラックは、一度発生すると、横方向（ウェハのＸＹ方向）に長く成長するが、ガード領域２１５によってその成長を抑制（阻止）することができる。これによって、実製品（半導体装置形成領域１２）へ、クラックが進入するのを防ぐことができる。また、ガード領域２１４によってクラックの横方向への広がりを抑制できるため、本実施例に係る検査用パターン２１０を製品有効チップ（半導体装置形成領域１２）内に配置する事が可能になる。
本発明においては、図６に示すように、大面積ゲートとコンタクトとの間隔を１ｕｍ以下にすることにより、ＳＯＱ基板に発生する応力が大きくなり、クラックが発生し易くなる。このような現象は、コンタクト内のバリアメタルとしてＴｉ，ＴｉＮ何れの場合でも同様の傾向がある。
以上、本発明の実施例について説明したが、本発明はこれらの実施例に何ら限定されるものではなく、特許請求の範囲に示された技術的思想の範疇において変更可能なものである。
１０：ＳＯＱ基板
１２：半導体装置形成領域
１１０、２１０：検査用パターン
１１２ａ，１１２ｂ，２１２ａ，２１２ｂ：大面積ゲート
１１４，２１４：コンタクト
１２：半導体装置形成領域
１１０、２１０：検査用パターン
１１２ａ，１１２ｂ，２１２ａ，２１２ｂ：大面積ゲート
１１４，２１４：コンタクト
Claims (14)
- 石英基板の上に半導体層を形成してなるＳＯＱ基板を準備する工程と；
前記ＳＯＱ基板上に、複数の半導体装置形成領域とクラック検査用のパターンを形成する工程と；
前記パターンを観察し、当該パターンにクラックが発生しているか否かを検査する第１の検査工程と；
前記第１の検査工程の結果、前記パターンにクラックが発生している場合には、前記半導体装置形成領域内のクラックを検査する第２の検査工程とを含むことを特徴とする半導体装置の製造方法。 - 前記パターンは、前記半導体装置形成領域内よりもクラックが発生しやすい構造であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記パターンは、前記半導体装置形成領域内に形成されるゲートよりも面積の大きな大面積ゲート及び当該大面積ゲートの近傍に形成されたコンタクトを有することを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記コンタクトは、並列的に複数形成されていることを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記コンタクトの延長線上に、クラックの広がりを阻止するガード領域を形成したことを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記パターンは、前記半導体装置形成領域とは異なる領域に形成されることを特徴とする請求項１，２，３，４又は５に記載の半導体装置の製造方法。
- 前記パターンは、前記半導体装置形成領域内に形成されることを特徴とする請求項５に記載の半導体装置の製造方法。
- 石英基板の上に半導体層を形成してなるＳＯＱ基板において、
複数の半導体装置形成領域と伴にクラック検査用のパターンを有することを特徴とする半導体装置製造用ＳＯＱ基板。 - 前記パターンは、前記半導体装置形成領域内よりもクラックが発生しやすい構造であることを特徴とする請求項８に記載の半導体装置製造用ＳＯＱ基板。
- 前記パターンは、前記半導体装置形成領域内に形成されるゲートよりも面積の大きな大面積ゲート及び当該大面積ゲートの近傍に形成されたコンタクトを有することを特徴とする請求項９に記載の半導体装置製造用ＳＯＱ基板。
- 前記コンタクトは、並列的に複数形成されていることを特徴とする請求項１０に記載の半導体装置製造用ＳＯＱ基板。
- 前記コンタクトの延長線上に、クラックの広がりを阻止するガード領域を形成したことを特徴とする請求項１１に記載の半導体装置製造用ＳＯＱ基板。
- 前記パターンは、前記半導体装置形成領域とは異なる領域に形成されることを特徴とする請求項８，９，１０，１１又は１２に記載の半導体装置製造用ＳＯＱ基板。
- 前記パターンは、前記半導体装置形成領域内に形成されることを特徴とする請求項１２に記載の半導体装置製造用ＳＯＱ基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008294921A JP5697842B2 (ja) | 2008-11-18 | 2008-11-18 | 半導体装置の製造方法及びこれに用いるｓｏｑ基板 |
| US12/619,835 US8242499B2 (en) | 2008-11-18 | 2009-11-17 | Method of producing semiconductor device and SOQ (Silicon On Quartz) substrate used in the method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008294921A JP5697842B2 (ja) | 2008-11-18 | 2008-11-18 | 半導体装置の製造方法及びこれに用いるｓｏｑ基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015025438A Division JP5997792B2 (ja) | 2015-02-12 | 2015-02-12 | 半導体装置の製造方法および半導体装置製造用ｓｏｑ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010123697A true JP2010123697A (ja) | 2010-06-03 |
| JP5697842B2 JP5697842B2 (ja) | 2015-04-08 |
Family
ID=42171264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008294921A Active JP5697842B2 (ja) | 2008-11-18 | 2008-11-18 | 半導体装置の製造方法及びこれに用いるｓｏｑ基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8242499B2 (ja) |
| JP (1) | JP5697842B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022180835A1 (ja) * | 2021-02-26 | 2022-09-01 | 日本電信電話株式会社 | 光導波路デバイス、光導波路の製造装置および製造方法 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9161448B2 (en) | 2010-03-29 | 2015-10-13 | Semprius, Inc. | Laser assisted transfer welding process |
| US9899329B2 (en) | 2010-11-23 | 2018-02-20 | X-Celeprint Limited | Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance |
| US8934259B2 (en) | 2011-06-08 | 2015-01-13 | Semprius, Inc. | Substrates with transferable chiplets |
| US9412727B2 (en) | 2011-09-20 | 2016-08-09 | Semprius, Inc. | Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion |
| US9431288B2 (en) * | 2013-09-18 | 2016-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for test key characterizing wafer processing state |
| TWI769941B (zh) | 2014-06-18 | 2022-07-01 | 愛爾蘭商艾克斯展示公司技術有限公司 | 微組裝發光二極體顯示器及照明元件 |
| US11472171B2 (en) | 2014-07-20 | 2022-10-18 | X Display Company Technology Limited | Apparatus and methods for micro-transfer-printing |
| US9799719B2 (en) | 2014-09-25 | 2017-10-24 | X-Celeprint Limited | Active-matrix touchscreen |
| US9991163B2 (en) | 2014-09-25 | 2018-06-05 | X-Celeprint Limited | Small-aperture-ratio display with electrical component |
| US9871345B2 (en) | 2015-06-09 | 2018-01-16 | X-Celeprint Limited | Crystalline color-conversion device |
| US11061276B2 (en) | 2015-06-18 | 2021-07-13 | X Display Company Technology Limited | Laser array display |
| US10133426B2 (en) | 2015-06-18 | 2018-11-20 | X-Celeprint Limited | Display with micro-LED front light |
| US9704821B2 (en) | 2015-08-11 | 2017-07-11 | X-Celeprint Limited | Stamp with structured posts |
| US10468363B2 (en) | 2015-08-10 | 2019-11-05 | X-Celeprint Limited | Chiplets with connection posts |
| US10380930B2 (en) | 2015-08-24 | 2019-08-13 | X-Celeprint Limited | Heterogeneous light emitter display system |
| US10230048B2 (en) | 2015-09-29 | 2019-03-12 | X-Celeprint Limited | OLEDs for micro transfer printing |
| US10066819B2 (en) | 2015-12-09 | 2018-09-04 | X-Celeprint Limited | Micro-light-emitting diode backlight system |
| US9786646B2 (en) | 2015-12-23 | 2017-10-10 | X-Celeprint Limited | Matrix addressed device repair |
| US10217730B2 (en) | 2016-02-25 | 2019-02-26 | X-Celeprint Limited | Efficiently micro-transfer printing micro-scale devices onto large-format substrates |
| US10193025B2 (en) | 2016-02-29 | 2019-01-29 | X-Celeprint Limited | Inorganic LED pixel structure |
| US10153256B2 (en) | 2016-03-03 | 2018-12-11 | X-Celeprint Limited | Micro-transfer printable electronic component |
| US10153257B2 (en) | 2016-03-03 | 2018-12-11 | X-Celeprint Limited | Micro-printed display |
| US10103069B2 (en) | 2016-04-01 | 2018-10-16 | X-Celeprint Limited | Pressure-activated electrical interconnection by micro-transfer printing |
| US10008483B2 (en) | 2016-04-05 | 2018-06-26 | X-Celeprint Limited | Micro-transfer printed LED and color filter structure |
| US10199546B2 (en) | 2016-04-05 | 2019-02-05 | X-Celeprint Limited | Color-filter device |
| US9997501B2 (en) | 2016-06-01 | 2018-06-12 | X-Celeprint Limited | Micro-transfer-printed light-emitting diode device |
| US11137641B2 (en) | 2016-06-10 | 2021-10-05 | X Display Company Technology Limited | LED structure with polarized light emission |
| US10222698B2 (en) | 2016-07-28 | 2019-03-05 | X-Celeprint Limited | Chiplets with wicking posts |
| US11064609B2 (en) | 2016-08-04 | 2021-07-13 | X Display Company Technology Limited | Printable 3D electronic structure |
| US9980341B2 (en) | 2016-09-22 | 2018-05-22 | X-Celeprint Limited | Multi-LED components |
| US10782002B2 (en) | 2016-10-28 | 2020-09-22 | X Display Company Technology Limited | LED optical components |
| US10347168B2 (en) | 2016-11-10 | 2019-07-09 | X-Celeprint Limited | Spatially dithered high-resolution |
| US10600671B2 (en) | 2016-11-15 | 2020-03-24 | X-Celeprint Limited | Micro-transfer-printable flip-chip structures and methods |
| US10395966B2 (en) | 2016-11-15 | 2019-08-27 | X-Celeprint Limited | Micro-transfer-printable flip-chip structures and methods |
| US10224231B2 (en) | 2016-11-15 | 2019-03-05 | X-Celeprint Limited | Micro-transfer-printable flip-chip structures and methods |
| US10438859B2 (en) | 2016-12-19 | 2019-10-08 | X-Celeprint Limited | Transfer printed device repair |
| US10396137B2 (en) | 2017-03-10 | 2019-08-27 | X-Celeprint Limited | Testing transfer-print micro-devices on wafer |
| US11024608B2 (en) | 2017-03-28 | 2021-06-01 | X Display Company Technology Limited | Structures and methods for electrical connection of micro-devices and substrates |
| US11483937B2 (en) | 2018-12-28 | 2022-10-25 | X Display Company Technology Limited | Methods of making printed structures |
| US10748793B1 (en) | 2019-02-13 | 2020-08-18 | X Display Company Technology Limited | Printing component arrays with different orientations |
| US11387178B2 (en) | 2020-03-06 | 2022-07-12 | X-Celeprint Limited | Printable 3D electronic components and structures |
| CN113690155B (zh) * | 2021-10-27 | 2022-02-11 | 成都嘉纳海威科技有限责任公司 | 一种单片微波集成电路隔离环设计以及芯片筛测方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04199651A (ja) * | 1990-11-29 | 1992-07-20 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2001358189A (ja) * | 2000-06-15 | 2001-12-26 | Seiko Epson Corp | 電極基板の製造方法及び電極基板、並びに電気光学装置 |
| JP2007277338A (ja) * | 2006-04-04 | 2007-10-25 | Bridgestone Corp | ゴム組成物及びそれを用いた空気入りタイヤ |
| JP2008147227A (ja) * | 2006-12-06 | 2008-06-26 | Seiko Epson Corp | 電気光学装置の製造方法、及び電気光学装置、並びに電子機器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4234244B2 (ja) * | 1998-12-28 | 2009-03-04 | 富士通マイクロエレクトロニクス株式会社 | ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法 |
| US6649986B1 (en) * | 2002-06-18 | 2003-11-18 | Oki Electric Industry Co, Ltd. | Semiconductor device with structure for die or dice crack detection |
| JP3783707B2 (ja) * | 2003-03-19 | 2006-06-07 | セイコーエプソン株式会社 | 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器 |
| JP5111878B2 (ja) * | 2007-01-31 | 2013-01-09 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2008
- 2008-11-18 JP JP2008294921A patent/JP5697842B2/ja active Active
-
2009
- 2009-11-17 US US12/619,835 patent/US8242499B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04199651A (ja) * | 1990-11-29 | 1992-07-20 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2001358189A (ja) * | 2000-06-15 | 2001-12-26 | Seiko Epson Corp | 電極基板の製造方法及び電極基板、並びに電気光学装置 |
| JP2007277338A (ja) * | 2006-04-04 | 2007-10-25 | Bridgestone Corp | ゴム組成物及びそれを用いた空気入りタイヤ |
| JP2008147227A (ja) * | 2006-12-06 | 2008-06-26 | Seiko Epson Corp | 電気光学装置の製造方法、及び電気光学装置、並びに電子機器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022180835A1 (ja) * | 2021-02-26 | 2022-09-01 | 日本電信電話株式会社 | 光導波路デバイス、光導波路の製造装置および製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8242499B2 (en) | 2012-08-14 |
| US20100123134A1 (en) | 2010-05-20 |
| JP5697842B2 (ja) | 2015-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5697842B2 (ja) | 半導体装置の製造方法及びこれに用いるｓｏｑ基板 | |
| EP3208847B1 (en) | Testing component unit, array substrate comprising the testing component unit, display panel comprising the array substrate, display device comprising the display panel, and method of manufacturing the array substrate | |
| US7439538B2 (en) | Multi-purpose poly edge test structure | |
| WO2019227964A1 (zh) | 阵列基板、显示装置以及形成阵列基板的方法 | |
| US20060199286A1 (en) | System for reviewing defects, a computer implemented method for reviewing defects, and a method for fabricating electronic devices | |
| JP2012023238A (ja) | 半導体装置、半導体装置の製造方法、及び半導体装置の設計方法 | |
| JP2008166691A (ja) | テグパターン及びそのパターンを利用した半導体素子の検査方法 | |
| CN110867471A (zh) | 显示基板母板及其切割方法 | |
| US7250670B2 (en) | Semiconductor structure and fabricating method thereof | |
| JP5997792B2 (ja) | 半導体装置の製造方法および半導体装置製造用ｓｏｑ基板 | |
| WO2006098023A1 (ja) | 半導体装置及びその製造方法 | |
| US9543219B2 (en) | Void monitoring device for measurement of wafer temperature variations | |
| TWI514492B (zh) | 驗證晶圓之電性測試是否存在偏移誤差的方法 | |
| JP2008041982A (ja) | 半導体装置の製造方法 | |
| JP4878926B2 (ja) | 測長用モニター | |
| US20160126194A1 (en) | Measurement mark structure and manufacturing method thereof | |
| KR100681679B1 (ko) | 반도체 소자 제조 방법 | |
| TW201725692A (zh) | 測試鍵結構 | |
| JP4079092B2 (ja) | 半導体基板 | |
| JP2010062420A (ja) | 半導体装置の検査方法および半導体装置 | |
| JP2008060094A (ja) | 半導体装置およびその製造方法 | |
| JP2009111060A (ja) | 半導体装置の製造方法 | |
| JP2010186775A (ja) | モニター用結晶欠陥検出素子、半導体装置及びその製造方法 | |
| JP2010097965A (ja) | 半導体ウェハ及び半導体ウェハのモニタ方法 | |
| JP2011108750A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111117 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130708 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20130711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5697842 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |