TWI514492B - 驗證晶圓之電性測試是否存在偏移誤差的方法 - Google Patents
驗證晶圓之電性測試是否存在偏移誤差的方法 Download PDFInfo
- Publication number
- TWI514492B TWI514492B TW098122433A TW98122433A TWI514492B TW I514492 B TWI514492 B TW I514492B TW 098122433 A TW098122433 A TW 098122433A TW 98122433 A TW98122433 A TW 98122433A TW I514492 B TWI514492 B TW I514492B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- die
- failed
- electrical
- verification
- Prior art date
Links
Description
本發明是有關於一種晶圓檢測方法,且特別是有關於一種驗證晶圓之電性測試是否存在偏移誤差的方法。
在半導體產業中,積體電路(integrated circuits,IC)的生產主要可分為三個階段:積體電路的設計(IC design)、積體電路的製作(IC process)及積體電路的封裝(IC package)。
在積體電路的製作中,晶粒(die)是經由晶圓(wafer)製作、形成積體電路、電性測試(electrical testing)以及切割晶圓(wafer sawing)等步驟而完成。
在半導體製程的不同階段都需要進行電性測試,以確保每一個晶粒電性功能正常。例如,在晶圓型態測試個別晶粒,使晶粒與自動測試設備之間建立暫時的電性接觸,以於進行後續晶片分離與封裝製程之前,篩選出良好的晶粒。
然而,隨著製程技術的進步,晶圓上的晶粒數量大幅提高,晶粒尺寸也相對縮小。在此種情況下,進行電性測試時可能產生的偏移誤差(map shift)將更為嚴重,也更難以被檢出。尤其,當整片晶圓上的所有區域都進行線路製程時,將使得原先位於晶圓上的非測試晶粒也具有與正常晶粒相同的線路結構,而可能通過電性測試,如此將使得已
知的電性測試方法失去判斷是否產生偏移誤差的準據,而影響測試準確度。
本發明提供一種驗證晶圓之電性測試是否存在偏移誤差的方法,可準確檢知電性測試中的偏移誤差,提高測試準確度。
為具體描述本發明之內容,在此提出一種驗證晶圓之電性測試是否存在偏移誤差的方法。首先,提供一晶圓,其包括多個晶粒,且該些晶粒中已知至少一個為失效晶粒。並且,依據至少一個失效晶粒的位置指定一驗證座標。在對晶圓進行電性測試後,檢查驗證座標所對應的至少一晶粒的電性測試結果,其中若驗證座標所對應的該至少一晶粒通過電性測試,則判定為電性測試存在偏移誤差。
在本發明之一實施例中,指定驗證座標的方法包括定義一個已知失效晶粒的絕對座標為驗證座標。其中,該已知失效晶粒例如是位於晶圓的邊緣。
在本發明之一實施例中,指定驗證座標的方法包括選定兩個已知失效晶粒;以及,定義此兩個已知失效晶粒的相對座標為驗證座標。其中,此兩個已知失效晶粒例如是位於晶圓的相對兩側邊緣。
在本發明之一實施例中,晶粒的製作過程包括多道光罩製程,而製作前述至少一個失效晶粒的方法包括在其中一道光罩製程的一個曝光步驟中使光罩偏移一特定距離,
以使進行此曝光步驟的多個晶粒中存在至少一個製程失敗的晶粒。
在本發明之一實施例中,前述偏移的特定距離例如是一個晶粒的間距,以產生一個製程失敗的晶粒。
基於上述,本發明依據晶圓上已知失效的一或多個晶粒的位置來獲得用以驗證電性測試是否存在偏移誤差的驗證座標。由於驗證座標是依據至少一個失效晶粒的位置去指定的座標,因此若電性測試無偏移誤差,則此驗證座標所對應的晶粒的電性測試結果應為失效。然而,若此驗證座標所對應的晶粒通過電性測試,則可推知在電性測試時此驗證座標上的晶粒並非已知失效的晶粒,而可認定電性測試存在偏移誤差。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
本發明所提出的驗證晶圓之電性測試是否存在偏移誤差的方法係依據晶圓上已知失效的一或多個晶粒來獲得用以驗證電性測試是否存在偏移誤差的驗證座標,並且以此驗證座標所對應的晶粒的電性測試結果作為判斷電性測試是否存在偏移誤差的準據。其中,驗證座標可以是晶圓上已知失效晶粒的絕對座標或是兩個(或兩個以上)已知失效晶粒之間的相對座標。以下將分別以不同實施例來說明採用絕對座標與相對座標的驗證方法。
圖1繪示依照本發明之一實施例的一種驗證晶圓之電性測試是否存在偏移誤差的步驟。圖2繪示依照本發明之一實施例的一種適用於圖1之驗證方法的晶圓。
首先,如步驟110所示,提供一晶圓,其包括多個晶粒,且該些晶粒中已知至少一個為失效晶粒。如圖2所示的晶圓200,其邊緣上便具有一個已知的失效晶粒210。將已知的失效晶粒210設置於晶圓200的邊緣可減少正常晶粒的損失。
接著,如步驟120所示,依據失效晶粒的位置指定一驗證座標。在圖2所繪示的晶圓200中,便是以已知失效晶粒210的絕對座標作為驗證座標(x1,y1)。
之後,如步驟130所示,在對晶圓進行電性測試後,檢查驗證座標所對應的晶粒的電性測試結果,其中若驗證座標所對應的晶粒通過電性測試,則判定為存在偏移誤差。換言之,以圖2所繪示的晶圓200為例,由於對應於失效晶粒210的驗證座標(x1,y1)是依據至少一個失效晶粒的位置去指定的座標,因此若電性測試無偏移誤差,則此驗證座標(x1,y1)所對應的晶粒的電性測試結果應為失效。然而,若此驗證座標(x1,y1)所對應的晶粒通過電性測試,則可推知在電性測試時此驗證座標(x1,y1)上的晶粒並非已知的失效晶粒210,而可認定電性測試存在偏移誤差。
換言之,前述實施例採用晶圓200上已知失效的晶粒210的絕對座標來作為判斷電性測試是否產生偏移誤差的驗證座標。當然,本發明並不限定所採失效晶粒210的位
置與數量,惟考量若將失效晶粒210設置於晶圓200中央將損失原有正常晶粒的布局空間,因此盡可能將失效晶粒210設置於晶圓200的邊緣。
圖3繪示依照本發明之一實施例的另一種適用於圖1之驗證方法的晶圓。在本實施例中,如步驟110所示,所提供的晶圓300具有至少兩個已知的失效晶粒312與314,分別位於晶圓300的相對兩側邊緣,其座標分別為(x1,y1)與(x2,y2)。
當進行圖1所示的步驟120時,係選定已知失效晶粒312與314,並且定義失效晶粒312與314的相對座標(x2-x1,y2-y1)為驗證座標。
之後,如步驟130所示,在對晶圓進行電性測試後,檢查驗證座標所對應的晶粒的電性測試結果,其中若驗證座標所對應的晶粒通過電性測試,則判定為電性測試存在偏移誤差。換言之,以圖3所繪示的晶圓300為例,由於對應於失效晶粒312與314的相對座標(x2-x1,y2-y1)是依據至少一個失效晶粒的位置去指定的座標,因此若電性測試無偏移誤差,則對應於此相對座標(x2-x1,y2-y1)的兩個座標點所對應的晶粒的電性測試結果應為失效。然而,若此相對座標(x2-x1,y2-y1)上存在兩個座標點所對應的晶粒通過電性測試,則可推知在電性測試時此驗證座標(x2-x1,y2-y1)所對應的晶粒並非已知的失效晶粒312與314,而可認定電性測試存在偏移誤差。
換言之,前述實施例採用晶圓300上已知失效的晶粒
312與314的相對座標來作為判斷電性測試是否產生偏移誤差的驗證座標。當然,本發明並不限定所採失效晶粒312與314的位置與數量,惟考量若將失效晶粒312與314設置於晶圓300中央將損失原有正常晶粒的布局空間,因此盡可能將失效晶粒312與314設置於晶圓300的相對兩側邊緣。此外,將失效晶粒312與314設置於晶圓300的相對兩側邊緣也有助於清楚界定出晶圓300的邊緣位置。
前述多個實施例係採用晶圓上已知失效晶粒的絕對座標或是兩個(或兩個以上)已知失效晶粒之間的相對座標來作為驗證座標。惟,有時晶圓上已知的失效晶粒不易辨別,或是無法確保在選定的晶圓位置上必定為失效晶粒。有鑒於此,本發明更提出在晶圓上製作失效晶粒的方法。
一般而言,晶圓的製作過程包括多道光罩製程,以在矽基底上堆疊出半導體結構。此外,在同一道光罩製程中也需讓光罩以步進方式逐步對晶圓上的每個區域進行曝光,以完成整面晶圓的曝光。
圖4為本發明之一實施例在晶圓的局部區域上進行光罩製程的示意圖。如圖4所示,光罩製程包括對晶圓400上的多個區域410分別進行曝光步驟,其中每個區域410可能涵蓋多個晶粒的範圍。本實施例可選擇製作晶圓中通孔的最後一道光罩製程,並且在其中一個曝光步驟中使光罩偏移一特定距離d,如此所形成的通孔無法位於正確的位置,而使得進行此道曝光步驟的多個晶粒中存在至少一個製程失敗的晶粒。更進一步而言,前述偏移距離d例如
剛好是一個晶粒的間距,如此將有一個晶粒412未進行此曝光步驟,而不具有通孔,使得此晶粒412內部的線路發生短路或斷路,成為製程失敗的晶粒而無法通過電性測試。
當然,本實施例並不限於選擇製作晶圓中通孔的最後一道光罩製程來形成失效晶粒。本領域的技術人員當可再參照本實施例的說明之後,選擇晶圓製作中的任一道光罩製程來達到相同的效果,此處不再逐一贅述。藉由本實施例製作失效晶粒的方法,可以確保在選定的晶圓位置上形成失效晶粒。搭配前述圖1-3所示之驗證晶圓之電性測試是否存在偏移誤差的方法,可以準確地檢出晶圓電性測試中的偏移誤差,提高測試準確度。另一方面,也有助於提高產品出貨時的良率,確保產品品質。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110~130‧‧‧步驟
200‧‧‧晶圓
210‧‧‧失效晶粒
(x1,y1)‧‧‧驗證座標
300‧‧‧晶圓
312、314‧‧‧失效晶粒
(x1,y1)、(x2,y2)‧‧‧失效晶粒座標
(x2-x1,y2-y1)‧‧‧驗證座標
400‧‧‧晶圓
410‧‧‧區域
d‧‧‧偏移距離
圖1繪示依照本發明之一實施例的一種驗證晶圓之電性測試是否存在偏移誤差的步驟。
圖2繪示依照本發明之一實施例的一種適用於圖1之驗證方法的晶圓。
圖3繪示依照本發明之一實施例的另一種適用於圖1之驗證方法的晶圓。
圖4為本發明之一實施例在晶圓的局部區域上進行光罩製程的示意圖。
110~130‧‧‧步驟
Claims (7)
- 一種驗證晶圓之電性測試是否存在偏移誤差的方法,包括:提供一晶圓,該晶圓包括多個晶粒,且該些晶粒中已知至少一個為失效晶粒;依據該至少一個失效晶粒的位置指定一驗證座標;以及在對該晶圓進行電性測試後檢查該驗證座標所對應的至少一晶粒的電性測試結果,其中若該驗證座標所對應的該至少一晶粒通過電性測試,則判定為電性測試存在偏移誤差。
- 如申請專利範圍第1項所述之驗證晶圓之電性測試是否存在偏移誤差的方法,其中指定該驗證座標的方法包括定義一個已知失效晶粒的絕對座標為驗證座標。
- 如申請專利範圍第2項所述之驗證晶圓之電性測試是否存在偏移誤差的方法,其中該已知失效晶粒位於該晶圓的邊緣。
- 如申請專利範圍第1項所述之驗證晶圓之電性測試是否存在偏移誤差的方法,其中指定該驗證座標的方法包括:選定兩個已知失效晶粒;以及定義該兩個已知失效晶粒的相對座標為驗證座標。
- 如申請專利範圍第4項所述之驗證晶圓之電性測試是否存在偏移誤差的方法,其中該兩個已知失效晶粒位 於該晶圓的相對兩側邊緣。
- 如申請專利範圍第1項所述之驗證晶圓之電性測試是否存在偏移誤差的方法,其中該些晶粒的製作過程包括多道光罩製程,而製作該至少一個失效晶粒的方法包括在其中一道光罩製程的一個曝光步驟中使光罩偏移一特定距離,以使進行該曝光步驟的多個晶粒中存在至少一個製程失敗的晶粒。
- 如申請專利範圍第6項所述之驗證晶圓之電性測試是否存在偏移誤差的方法,其中該特定距離為一個晶粒的間距,以產生一個製程失敗的晶粒。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098122433A TWI514492B (zh) | 2009-07-02 | 2009-07-02 | 驗證晶圓之電性測試是否存在偏移誤差的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098122433A TWI514492B (zh) | 2009-07-02 | 2009-07-02 | 驗證晶圓之電性測試是否存在偏移誤差的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201103094A TW201103094A (en) | 2011-01-16 |
TWI514492B true TWI514492B (zh) | 2015-12-21 |
Family
ID=44837740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098122433A TWI514492B (zh) | 2009-07-02 | 2009-07-02 | 驗證晶圓之電性測試是否存在偏移誤差的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI514492B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111816599B (zh) * | 2020-07-14 | 2021-05-18 | 长江存储科技有限责任公司 | 晶粒定位器及晶粒的定位方法 |
CN112683210B (zh) * | 2020-12-28 | 2023-07-11 | 上海利扬创芯片测试有限公司 | 用于晶圆测试的map图偏移检测方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW516149B (en) * | 2001-12-12 | 2003-01-01 | Taiwan Semiconductor Mfg | Automated wafer re-testing process |
TW200808146A (en) * | 2006-07-31 | 2008-02-01 | Wintec Ind Inc | Apparatus and method for predetermined component placement to a target platform |
-
2009
- 2009-07-02 TW TW098122433A patent/TWI514492B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW516149B (en) * | 2001-12-12 | 2003-01-01 | Taiwan Semiconductor Mfg | Automated wafer re-testing process |
TW200808146A (en) * | 2006-07-31 | 2008-02-01 | Wintec Ind Inc | Apparatus and method for predetermined component placement to a target platform |
Also Published As
Publication number | Publication date |
---|---|
TW201103094A (en) | 2011-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060123380A1 (en) | Computer automated method for designing an integrated circuit, a computer automated system for designing an integrated circuit, and a method of manufacturing an integrated circuit | |
TWI493373B (zh) | 製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法 | |
TW201913865A (zh) | 對準標記及其測量方法 | |
US9244365B2 (en) | Method for measuring pattern misalignment | |
JPH07231022A (ja) | パターン重ね合せ精度測定マークの製造法 | |
US9746786B2 (en) | Overlay mask | |
US10108771B2 (en) | Method, apparatus and system for forming recolorable standard cells with triple patterned metal layer structures | |
TWI514492B (zh) | 驗證晶圓之電性測試是否存在偏移誤差的方法 | |
JP2008139688A (ja) | 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法 | |
US20110156285A1 (en) | Integrated alignment and overlay mark, and method for detecting errors of exposed positions thereof | |
US8497568B2 (en) | Monitoring pattern, and pattern stitch monitoring method and wafer therewith | |
JP2006332177A (ja) | 半導体ウエハ、その製造方法及びマスク | |
KR20100127671A (ko) | 광근접효과보정된 콘택 패턴의 레이아웃을 검증하는 방법 | |
US20060206853A1 (en) | Method of producing mask inspection data, method of manufacturing a photo mask and method of manufacturing a semiconductor device | |
JP2010050148A (ja) | 合わせずれ測定方法および合わせずれ検査マーク | |
JP2007081293A (ja) | 検査方法、半導体装置の製造方法およびプログラム | |
CN108803233B (zh) | 一种掩模版的制备方法 | |
CN108681205B (zh) | 栅极区域的opc验证方法 | |
KR100650733B1 (ko) | 반도체소자의 측정마크 | |
CN107632495B (zh) | 一种掩膜板微尘影响评估方法和系统 | |
US20160043037A1 (en) | Mark, semiconductor device, and semiconductor wafer | |
JP2002124447A (ja) | リソグラフィー条件のマージン検出方法および半導体装置の製造方法 | |
US10102615B2 (en) | Method and system for detecting hotspots in semiconductor wafer | |
US20070052114A1 (en) | Alignment checking structure and process using thereof | |
US11037842B2 (en) | Semiconductor device with inspection patterns |