TWI493373B - 製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法 - Google Patents

製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法 Download PDF

Info

Publication number
TWI493373B
TWI493373B TW102142585A TW102142585A TWI493373B TW I493373 B TWI493373 B TW I493373B TW 102142585 A TW102142585 A TW 102142585A TW 102142585 A TW102142585 A TW 102142585A TW I493373 B TWI493373 B TW I493373B
Authority
TW
Taiwan
Prior art keywords
virtual
anchor
features
pattern
integrated circuit
Prior art date
Application number
TW102142585A
Other languages
English (en)
Other versions
TW201423462A (zh
Inventor
Shih Ming Chang
Tzu Chin Lin
Jen Chieh Lo
Yu Po Tang
Tsong Hua Ou
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201423462A publication Critical patent/TW201423462A/zh
Application granted granted Critical
Publication of TWI493373B publication Critical patent/TWI493373B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法
本發明係有關於製造積體電路設計佈局的方法，特別是有關於在積體電路佈局中定位圖樣之方法。
半導體積體電路(integrated circuit,IC)產業已經歷了爆炸型的成長。隨著積體電路材料和設計技術一代代演進，新一代積體電路較舊一代積體電路有著更小且更複雜的電路。從積體電路演化的歷程來看，集積密度(亦即，單位晶片面積所含互連裝置之數量)通常地增加，然而幾何尺寸(亦即，製程所能製造的最小元件)減小。這樣細微化的製程有利於增加製造效率以及降低相關支出。此細微化亦增加了處理和製造積體電路的複雜度。對於細微化推進之實現，積體電路製造處理技術之相應發展是需要的。
積體電路佈局或稱光罩設計，是以平面幾何形狀來呈現積體電路，該幾何形狀對應於構成積體電路元件的金屬層、氧化層或半導體層的圖樣。積體電路佈局於積體電路設計之眾多步驟(稱做資料準備階段)以及程序之一連串檢查(稱 為末端實體驗證)之後而產生。一般常見的驗證檢查有設計方法檢查(design rule checking,DRC)、電路佈局檢查(layout versus schematic,LVS)、寄生參數提取、天線法則檢查和電性規則檢查(electrical rule checking,ERC)。當所有檢驗都完成時，電路佈局的資料就會轉譯成業界標準格式，通常是向量式的格式，例如GDSII或OASIS，而後送去半導體晶圓廠，即晶圓代工廠。晶圓代工廠透過光罩資料準備(mask data preparation,MDP)程序將資料轉換成可以讓光罩製造機產生物理遮罩的指令集，以用於半導體裝置製造的微影製造。近來大部分MDP程序需要額外關聯於為生產能力設計的步驟，像是解析度增強技術(resolution enhancement technologies,RET)和光學鄰近校正(optical proximity correction,OPC)。
為了確保製造過程運作正常，在完成品出來之前檢測晶圓或晶粒有無任何缺陷或有不足之處是很重要的。有些缺陷或不足之處可歸因於半導體製程，而有些則可歸因於一或多道光罩程序。因此，判斷積體電路設計佈局上的缺陷位置通常是很重要的。在標準製程下，最終積體電路的性能很大程度取決於積體電路佈局中幾何形狀的互連和位置。佈局工程師的工作是放置和連接構成晶片的所有元件，使其符合所有的標準，如性能、尺寸和可製造性。因此，在資料準備階段中不洽當的佈局設計可能會導致製造階段中晶圓或晶粒上之半導體裝置的缺陷或不足。
基於這個原因，很多狀況下需要放置特定圖樣在積體電路佈局上，用以觀察晶圓或晶粒上的瑕疵點或缺陷。特 定圖樣的放置點資訊可由數種已知之度量衡學工具得到，然而該等工具可能不夠精確。為了更準確的特定圖樣的放置點資訊，可使用掃描電子顯微鏡("Scanning Electron Microscope,SEM")從晶粒或晶圓上採取圖像以提供圖像資訊。然而，在很多情況下來自SEM圖像的圖像資訊仍受限於其提供特定圖樣準確位置資訊之能力，像是積體電路佈局上檢驗和搜尋過的區塊充滿著相似圖樣，例如化學機械拋光("chemical mechanical polishing/planarization,CMP")虛擬特徵以及在SEM所示特定圖樣下恰巧是其中之一。由於虛擬特徵在全可見區甚或至整個晶粒下都是相同的，僅藉由得自SEM圖像之圖像資訊去辨識一虛擬特徵集或圖樣是相當困難且難以做到的。
據此，需要一種方法產生可以攜入光罩、晶圓和晶粒之包含編碼視覺區分之圖樣。當需要從圖像資訊，例如SEM之圖像資訊，於佈局上定位一特定圖樣集時，可以透過特定編碼區分更快速及簡易地定位。
本發明之一實施例提供一種製造積體電路設計佈局的方法，該方法用以區分該積體電路佈局中複數個相似的圖樣，每一圖樣包含了複數個實質上相同且以規則方式排列的虛擬特徵，該方法包括了：在每一圖樣中，決定用以偏移的至少一可調虛擬特徵；決定具有複數錨虛擬特徵之一錨群，從而在每一圖樣中定位該至少一可調虛擬特徵，在每一圖樣中該等錨虛擬特徵的該錨群與該至少一可調虛擬特徵具有一固定空間關係；對於偏移過之該至少一可調虛擬特徵，決定被變化的調 整參數；決定每一調整參數能變化的偏差值；以及對於每一圖樣及其中之每一可調虛特徵，以各別對應的偏差值改變一或多個該等調整參數，透過該可調虛擬特徵和該改變的調整參數，使不同的圖樣得以區分彼此。
本發明之另一實施例提供一積體電路設計佈局，該積體電路設計佈局包含複數個具有編碼區分的圖樣，每一圖樣包括了以實質上規則方式排列的複數個虛擬特徵，每一虛擬特徵具有一相同的可觀察參數集，每一可觀察參數具有一數值。該等虛擬特徵包括：具有複數錨虛擬特徵之一錨群，其中在所有圖樣中，任兩個相對應坐落的錨虛擬特徵共用一共同的數值集，該數值集被分配至其相應的該等觀察參數；一或多個可調虛擬特徵，每一可調虛擬特徵與該等錨虛擬特徵具有一預先決定的固定空間關係；其中每一圖樣中的該等可調虛擬特徵具有對應的可觀察參數集，該等可觀察參數集被分配至其相應的數值以定義該等可調虛擬特徵的一獨特輪廓，以此應用於每一圖樣使得該設計佈局中任兩個不同的圖樣具有不同的該等可調虛擬特徵的輪廓。
本發明之另一實施例提供一種於一積體電路佈局中定位一圖樣的方法，運作於一電腦系統之一或多個處理器，該方法包含：接受一要被定位的圖樣的圖像資訊，該圖樣包括了複數個實質上相同且以規則方式排列的虛擬特徵；決定自該圖像資訊，決定包括複數錨虛擬特徵之一錨群具有一預先決定的形狀、尺寸和該圖樣中其餘該等虛擬特徵的定位；決定自該圖像資訊，一至少一可調虛擬特徵集，該可調虛擬特徵集與該 錨群具有一預先決定的固定空間關係。決定自該圖像資訊，該至少一可調虛擬特徵中每一可調虛擬特徵的尺寸、位置或形狀的偏差值大小偏差自一預先決定的平衡尺寸、位置或形狀；以及定位，在該積體電路設計佈局，具有與驗證過之該至少一可調虛擬特徵集相同之一虛擬特徵集的一圖樣，其相同於該錨群的空間關係和預先決定的平衡尺寸、位置或配置。
10‧‧‧第一圖樣
12‧‧‧不同特徵
14、22‧‧‧複數虛擬特徵
15‧‧‧積體電路設計佈局之第一部份
20‧‧‧特定圖樣
60‧‧‧圖樣
61‧‧‧共同的錨參數值集
62‧‧‧錨群
63‧‧‧常數間隔的離散數集
64、64-1‧‧‧可調虛擬特徵
66、68、69‧‧‧可調虛擬特徵
從以下的詳細說明配合所附圖例最能理解本揭露。在這要強調，依據工業標準實務，圖例中各種特徵並無按比例繪製，只用於說明用途。事實上為了清楚起見，各種特徵的尺寸可任意地增加或減少。
第1A圖和第1B圖分別顯示來自SEM第一個圖樣的圖像資訊和被找到以定位圖樣的積體電路設計佈局之第一部份。
第2A圖和第2B圖分別顯示來自SEM第二個圖樣的圖像資訊和被找到以定位圖樣的積體電路設計佈局之第二部份。
第3A圖、第3B圖及第3C圖分別顯示典型上產自於半導體裝置製造之晶圓處理的一晶圓，自該晶圓分割出的一晶粒，以及包含特定圖樣之圖像資訊的一典型SEM圖像。
第4圖顯示一圖樣之SEM圖像，該圖樣充滿了根據本揭露之特徵置入之虛擬特徵。
第5圖為一示意圖，表示一種設計具有複數相似圖樣之積體電路佈局之方法，根據本揭露之特徵區分該佈局中支該等圖樣。
第6A、6B及6C圖為根據本揭露之一特徵設計之一種圖樣 之範例。
第7A、7B、7C及7D圖為根據本揭露之一特徵設計之一種圖樣之範例。
第8A、8B、8C及8D圖為根據本揭露之一特徵設計之一種圖樣之範例。
第9圖為示意圖，說明一種放置特定圖樣在根據本揭露之一特徵設計之積體電路佈局上之方法。
以下說明揭露提供了很多不同的實施例或範例，以實現本揭露之不同特徵。以下描述之元件及設置之特定範例簡化了本揭露之內容。當然這些僅僅是示例，並不只限定於此。舉例來說，描述中構成第一特徵交疊在第二特徵可能包含了第一和第二特徵以直接接觸的方式形成的實施例，也可能包含有額外特徵形成於該第一和第二特徵之間的實施例(在此情況第一和第二特徵可能沒有直接接觸)。此外，本揭露可能在多個例子中重複引用字母和/或數字。這樣重複的目的是為了簡化以及清晰，並不能決定討論過的各個實施例和/或配置之關係。
第1A圖表示一第一圖樣10之圖像資訊。該圖像資訊能由一種檢查裝置提供，例如從有缺陷之晶圓或晶粒之一部份得到之SEM圖像。如第1A圖所示，在SEM之典型可見區域("field of view,FOV")下，一SEM圖像尺寸大約在2乘2平方微米。第1B圖為一積體電路設計佈局之第一部份15，該第一部份15被檢驗及搜尋來定位對應到第1A圖中之SEM圖像之該第一 圖樣10。第1B圖中，積體電路之該第一部份15可以被可見區域大小為10乘10平方微米之典型SEM檢測裝置捕捉。
該積體電路佈局是由一個或多個具有幾何圖樣資訊之資料輪廓所代表。在一個例子中，該積體電路佈局由一種基於向量式之格式表示，例如一種“GDS”之向量式格式。設計者根據要被製造之產品規格去實行適當的設計程序以進行積體電路佈局。該設計程序可能包含了邏輯設計、物理設計和/或佈局和佈線。作為一個例子，該積體電路佈局之一部份包括多種積體電路特徵(或稱作主要特徵)，像是主動區、閘極電極、源極和汲極、金屬導線、層間的互連通孔以及接合焊區開口，形成在半導體基板(像是矽晶圓)和多種設置於該半導體基板上之多種材料層。該積體電路佈局可能包含特定輔助特徵，例如第1B圖中所示之虛擬特徵14，以供圖像效果、增強功能的處理和/或光罩驗證資訊之用。
儘管SEM圖像通常能提供有用的圖像資訊，卻有著有限的可見區域及有限的標本架準確度，使得當許多相似圖樣在一起時，無法確定圖樣在佈局上的位置。舉例來說，當如第1A圖中圖形資訊包含一不同特徵12於複數虛擬特徵14之中，以及當如第1B圖中這些不同特徵單獨出現在被檢驗過之該第一部份15時，並不難在積體電路佈局上定位正確的圖樣。即使在一圖樣有一顯著特徵的情形下，然而，如果像是在佈局部份上有幾處地方有著相同特徵(未圖示)，仍相當困難去決定該圖像資訊所屬之積體電路佈局上之該圖樣之一確切位置。
一個更艱難的情形發生在當一特定圖樣20之圖像 資訊充滿著複數虛擬特徵或如第2A圖所示之複數虛擬特徵22時。一典型積體電路佈局可能充滿複數個週期性且相似(即相同尺寸及構造)的虛擬特徵。如第2B圖所示，即使在一可見區域對應到之該佈局之一小部份，由圖像資訊表示之該圖樣可能會有眾多可能的位置。當搜尋區域延伸到整個曝光晶粒，實際上不可能只藉由SEM提供的圖像資訊在充斥著一群虛擬特徵中去分辨及找出一特定圖樣之一確切位置。
第1圖和第2圖中，在圖樣和佈局中由平行條所組成之虛擬特徵，在寫入光罩前由一自動化程式產生，接著在資料準備階段置入一積體電路佈局。置入虛擬特徵的規則管制著主要圖樣之大小、形狀、間距和距離，該規則只限於整合。一旦被置入一積體電路佈局，該虛擬特徵在光罩、晶片和晶粒中被表示為相同形狀，除了在進行OPC後，虛擬特徵在光罩的形狀可能會略有不同。一個要置入虛擬特徵於佈局中的理由是要製造一同質的環境。這能幫助預防多種錯誤，像是在CMP後發生凹陷。
在本揭露中，這些虛擬特徵也用於定位一特定圖樣，該圖樣可透過如下文所述之信息虛擬技術("Hiding Information Technology,HINT")看到。更具體地，在一圖樣中特定虛擬特徵被有目的地設計去修改它們的大小和位置以更能與該積體電路佈局中其他圖樣作區分。換句話說，在每個圖樣中，一區分透過一特定虛擬特徵集的修改去編碼，使得不同圖樣間彼此的差異更大，而且這種編碼區分能推進到製造的晶圓和晶粒。然後，從晶圓或光罩上得到的SEM圖像之圖像資 訊，可以很容易地識別那些編碼區分和藉由相同的編碼區分在一積體電路佈局上定位該特定圖樣。在本揭露中，HINT的使用不限於在一特定圖樣之定位用途。在實施例中，設計者透過使用HINT可以置入其他資訊於圖樣中，例如製造公司、晶片ID、製程情況...等等。HINT甚至可以擴展至紫外線("Extreme Ultraviolet,EUV")微影技術和電子束("Electron Beam Direct Write,EBDW")微影技術。當應用至EBDW時，該虛擬圖樣可以修改為批與批間、晶圓與晶圓間，乃至晶粒與晶粒間。
第3A圖、第3B圖和第3C圖分別代表一典型由半導體裝置設備之晶圓製程製造之晶圓、一個從晶圓拆分出來的晶粒和一典型SEM圖像包含一特定圖樣之圖像資訊。一個晶圓是通過多步驟順序之處理步驟所生產出來，包含一個或多個構圖步驟，及在此期間電子電路逐漸地創造在晶圓。之後，晶圓被鋸開成單獨的晶粒。一典型的晶圓有著12吋或300公釐("mm")的直徑，以及在一晶圓上佈局的範例大小，對應到第3B圖中為33乘26平方公釐大小之單一晶粒。所以在這非常具體的例子中，一晶圓大概包含有67個晶粒。如第3C圖所示，一典型SEM圖像包含了一圖樣之圖像資訊，該SEM圖像有著大小為2乘2平方微米之可見區域。因此，為了涵蓋第3B圖中一佈局大小的整個區域，大概需要使用2.2 x 108 個如上例示之SEM圖像。換句話說，對於一給定的SEM圖像，需要參考該特定SEM圖像去比較在一佈局上SEM圖像中的2.2 x 108 個圖樣以定位出一特定圖樣。如果沒有特別方法去區分這2.2 x 108 個圖樣，這不僅是非常困難，更是實際上不可能的工作。
第4圖顯示一圖樣之一SEM圖像，該圖樣充滿著虛擬特徵，藉由一範例描述如何依本揭露之特徵，將區分編碼進一圖樣中之部分虛擬特徵，以區分該圖樣。在這個特定的例子中，SEM圖像有著2乘2平方微米的可見區域以及單一虛擬特徵的大小被設計成寬(“W”)100奈米和長(“L”)400奈米。如果水平間距("x-pitch"，兩水平方向相鄰虛擬特徵之中心點之間隔距離)設定成200奈米而垂直間距("y-pitch"，兩垂直方向相鄰虛擬特徵之中心點之間隔距離)設定成500奈米，在一給定SEM圖像中可以很輕易顯示有4 x 10=40個虛擬特徵，規則地排列成一長方形陣列(考慮到1微米=1000奈米)。
第5圖係一示意圖，表示設計一積體電路設計佈局之一方法100，根據本揭露之實施例，該方法用以從積體電路佈局中複數個其他相同圖樣中區分圖樣。根據上文的計算結果，在一典型積體電路佈局中，一曝光晶粒涵蓋大小為33乘26平方釐米，大約有2.2 x 108 個小區域，每個區域大小為2乘2平方微米。除了在有多種積體電路特徵(亦稱為主要特徵)之區域外，像是主動區、閘極電極、源極和汲極、金屬導線、層間的互連通孔以及接合焊區開口，每一圖樣可能充滿了複數個本質上相同的、相等的空間虛擬特徵，其表現出之眾多圖樣仍舊是無法區分的。
第6A圖、第6B圖和第6C圖代表一圖樣60根據本揭露中不同特徵設計出的例子。在這些例子中，一積體電路佈局中每個圖樣60大小為2乘2平方微米，為一典型SEM圖像之可見區域大小。該圖樣包含了4x10=40個大致相同(包括尺寸和配 置)、呈條形狀且實質上等間距之虛擬特徵。在這裡，每個虛擬特徵被設計成寬100奈米、長400奈米、水平間距200奈米及垂直間距500奈米。
在步驟110中，設計者先決定包括複數錨虛擬特徵之一錨群，該錨虛擬特徵普遍呈現於已編碼區分過之所有圖樣中。設定這些錨虛擬特徵之目的在於幫助更快速地驗證和定位在一圖樣中選定的一或多個可調虛擬特徵集，該可調虛擬特徵集帶有編碼區分且與錨虛擬特徵有固定的相對空間關係。換句話說，該錨群虛擬特徵用於在一給定圖樣中，錨定可調虛擬特徵。在設計階段決定包含複數錨虛擬特徵之該錨群，包括了決定每個圖樣要使用的錨虛擬特徵之數量、該被選擇錨虛擬特徵的各別位置(該位置會決定整體錨群配置)、每個錨虛擬特徵可觀察的參數類型以及將分配至每個參數之錨值。所有的這些特性會被用來驗證和定位一給定圖樣(例如來自一SEM圖像)中的錨群。
例如，在第6A圖之實施例中，錨群62被設定有八個錨虛擬特徵(有虛線填充)，位在圖樣60的左上角落以形成一整體矩形配置，其中一可調虛擬特徵64被包圍在該錨群的中心。在第6B圖之另一實施例，該錨群62有相同八個錨虛擬特徵，但座落在圖樣60的中間偏下形成一三角形結構，相似地包圍一可調虛擬特徵66在其中心。但在第6C圖之另一實施例中，錨群62由十個座落在圖樣60右下角的錨虛擬特徵組成且包圍了兩個可調虛擬特徵68和69。在其他實施例中，如第7A圖和第7C圖所示，該錨群62由單一錨虛擬特徵組成；進一步地說，該 單一錨虛擬特徵與周圍虛擬特徵相比有不同的尺寸(例如不同的長和寬)用以更快速及輕易地驗證和定位。一圖樣中錨虛擬特徵的數量、尺寸及形狀和錨群的整體形狀是一種設計選擇，通常取決於該圖樣中所選定錨群之獨特可辨識性(因為在一給定的圖樣中，越大的錨群越能被唯一地識別)，且該虛擬特徵也需要有可調虛擬特徵。
在第6圖和第7圖的實施例中，每個錨虛擬特徵會有錨參數，包括錨虛擬特徵的寬、長、水平間距及垂直間距，該參數能被觀察藉以驗證和定位該等錨虛擬特徵。在一實施例中，一錨群中所有的錨虛擬特徵在其各自的參數具有相同集值。例如在第6A圖至第6C圖描述的實施例中，所有的錨虛擬特徵有一共同的錨參數值集61，該錨參數值集為寬(W)100奈米、長(L)400奈米、水平間距(Xp )200奈米及垂直間距(Yp )500奈米。然而，該錨參數值可以設定成與其餘虛擬特徵所對應的參數值不同，例如第7A圖和第7C圖所示，以確保在大量的所有相似之虛擬特徵中更快速及簡易地驗證該錨群。一旦一圖樣中之一錨群的特性被決定了，積體電路佈局中所有其他圖樣之該等錨群就被設計成相同的特性。在一錨群使用這些共同的預定特性，該特性即該等錨虛擬特徵的數量、該等錨虛擬特徵間的特定配置(相對位置和方向)和各別錨虛擬特徵的參數值，就能夠快速及簡易地驗證取自一SEM圖像之一錨群，該SEM圖像從根據相同的積體電路佈局製造之晶圓或晶粒得到。
在第6A圖至第6C圖中描述的實施例中，錨群裡所有的錨虛擬特徵被設定成有相同的尺寸(長和寬)和間距。然 而在另一實施例中，該等錨虛擬特徵之每一個或若干個可能有與該錨群之其餘錨虛擬特徵不同的錨特徵值。例如，第6A圖中八個錨虛擬特徵之寬度會設定從原寬100奈米以逆時針順序遞增，每一遞增例如2奈米。該相似類型的變化可應用至其他的錨參數值，例如，同一錨群中該等錨虛擬特徵之長度、水平間距及垂直間距。基於同樣的精神，該錨群的尺寸(該錨群中該等錨虛擬特徵的數量)和/或該等虛擬特徵之配置是可以被改變的。舉第6B圖為例，即使是相同的八個錨虛擬特徵，其錨群可能是形成一三角形而不是一矩形。只要在一積體電路佈局中所有的圖樣中之一錨群的特性(該等錨隱藏特徵的數量、配置和錨參數值)被唯一地決定和固定，任一錨群皆適合於本揭露所描述方法之目的。
在步驟120中，該步驟決定了至少一個可調虛擬特徵，該可調虛擬特徵確實是編碼區分的非常指標或載體，用以區分一積體電路佈局中其他看起來極為相似的圖樣。就像是錨虛擬特徵，在設計階段決定該可調虛擬特徵就可能涉及決定可調虛擬特徵之數量和位置，特別是有關於預先決定的錨虛擬特徵。
現在回頭參考第6A圖和第6B圖，在這些特定的實施例中，可調虛擬特徵64和66被設定座落在相對應之錨群62之中心。可調虛擬特徵64和66相較於對應到的錨群62或該各別八個錨虛擬特徵，有一固定空間關係。該可調虛擬特徵總是座落在相應到八個錨虛擬特徵之中心。這種在錨虛擬特徵和可調虛擬特徵之間的固定空間關係普遍存在於所有圖樣。在這些特定 實施例中，當具有複數錨虛擬特徵之一錨群透過其預先決定的特性而驗證和定位在一圖樣時，該可調虛擬特徵總是被發現在該錨虛擬特徵的中心。然而在這些實施例中，該可調虛擬特徵不需要總是定位在該錨虛擬特徵的中心。舉例來說，在第6A圖中，可調虛擬特徵被設定為虛擬特徵64-1座落在錨群中心的右邊，形成該錨群之一右側邊。依舊，在每個其他圖樣中的可調虛擬特徵總會被發現落在對應到同一錨群之相同位置。
在第6A圖和第6B圖所示的特定實施例中，只有一個可調虛擬特徵。不過若有需要，在其他實施例中可能會有多個可調虛擬特徵。要用於編碼目的之可調虛擬特徵數量取決於一佈局中有幾個圖樣需要被區分。需要區分越多圖樣時，就需要更多的可調虛擬特徵。可調虛擬特徵數量取決於實施例，可能因錨群之尺寸和配置的改變而增加或減少。舉例來說，在第6A圖中，另一個可調虛擬特徵64-1被加至虛擬特徵64和八個相同成員的矩形錨群的旁邊。在這實施例中，兩個可調虛擬特徵64和64-1對應到每個其他圖樣的該矩形錨群中都會有著相同的空間關係。在另一實施例中，錨群可以選擇變得更大以攜帶或涉及到多個可調虛擬特徵。例如，在第6C圖中，該錨群由10個錨虛擬特徵構成包含兩可調虛擬特徵68和69之矩形。
第7A圖至第7D圖及第8A圖至第8D圖代表由錨虛擬特徵和可調虛擬特徵組合成的其他實施例。在所有這些特定實施例中，只有一可調虛擬特徵64，不過在每一實施例中，該可調虛擬特徵64與錨虛擬特徵62有一特別且固定的空間和方向關係，且該關係在一積體電路佈局中之其他所有圖樣皆保持 不變。
一旦決定好使用於每一圖樣之可調虛擬特徵數量，接著在步驟130，調整或變化調整參數進而決定該可調虛擬特徵。該可調虛擬特徵從一些預定的平衡值透過該調整參數的變化進行編碼區分。在第6圖和第7圖描述的一些實施例中，該調整參數可被選擇為該可調虛擬特徵的長、寬、水平間距和垂直間距，在這裡每個可調虛擬特徵可以在它們的寬、長、水平間距和/或垂直間距變化或偏離一個平衡值大小和配置，以便給該可調虛擬特徵所屬的特定圖樣一獨特的區分。變化以調整圖樣間可調虛擬特徵之該調整參數集，可不限於寬、長、水平間距和垂直間距。在一不同的實施例中，若有需要的話，該參數集更可能包括角度(當該可調虛擬特徵由直立位置傾斜時)，甚至是各別可調虛擬特徵的整體形狀。舉例來說，條狀可調虛擬特徵可以改變成略微不同的形狀，像是卵形或橢圓形甚或其他邊形。例如當一可調虛擬特徵整體改變成一橢圓形，該調整參數可能是橢圓兩個軸的曲率或長度。
在步驟140，該步驟決定了調整參數的偏差值。在給定一可調虛擬特徵中，每一調整參數的偏差值可以偏離預定的平衡值以將一區分給至該可調虛擬特徵，結果地也給至該可調虛擬特徵所屬的圖樣。理所當然地，該步驟起始於決定平衡參數值，且在所有圖樣中所有可調虛擬特徵裡會是共同的。在第6A圖至第6C圖所示的實施例中，該可調虛擬特徵的平衡參數值會被設定成跟錨參數值集61相同，該整個錨群之錨參數值皆為相同，即寬100奈米、長400奈米、水平間距200奈米和垂 直間距500奈米。然而，在其他實施例中，一圖樣裡其餘的虛擬特徵的可調虛擬特徵的平衡參數值可被選成不同數值使得該可調虛擬特徵有不一樣的平衡值大小和配置。例如，在第7B圖的實施例中，該單一可調虛擬特徵64的平衡長度可為900奈米(在垂直方向，一周圍虛擬特徵長度增加500奈米，原長400奈米)，以及在第7D圖的實施例中，該單一可調虛擬特徵64的平衡寬度可為300奈米(在水平方向，一周圍虛擬特徵寬度增加200奈米，原寬100奈米)。
一旦決定好每個可調虛擬特徵的平衡值，在同一步驟140，亦也決定每個調整參數的可能偏差值。對於規則性和易於進行編碼變化而言，每個調整參數的偏差值可能需要一恆定增量的有限離散數，而不是隨機數的有限離散數。因此在這例子中，決定每一調整參數的可能偏差值集可能包括決定每一調整參數需要多少偏差值和需要增加多大的偏差值。在第6A圖至第6C圖或第7A圖至第7C圖的實施例中，從它們對應的平衡參數值每個調整參數的偏差值(“△”)可被設定選自一常數間隔的離散數集63，如下所示：寬(在“X”方向)，△W=±2,±4,±6,±8,±10奈米；長(在“Y”方向)，△L=±2,±4,±6,±8,±10奈米；水平間距(在“X”方向)，△Xp =±2,±4,±6,±8,±10奈米；垂直間距(在“Y”方向)，△Yp =±2,±4,±6,±8,±10奈米.在這些特定實施例中，每個調整參數可以變化10個離散值為2奈米的間隔。例如，在第6A圖至第6C圖或第7A圖至第7C圖的實施例中，其可調虛擬特徵之寬(“W”)能從平衡值大小100 奈米變化為90、92、94、96、98、102、104、106、108及110奈米，而在第7D圖中，其可調虛擬特徵之寬(“W”)能從平衡值大小300奈米變化為290、292、294、296、298、302、304、306、308及310奈米。相似地，在一實施例中，其可調虛擬特徵有形狀變化，例如，變化成一橢圓。該調整參數的偏差值為表示成離散值之橢圓兩個軸的曲率或長度。
一般而言，對於每個調整參數的可能偏差值數量以及可調虛擬特徵數量決定於考慮在一積體電路設計佈局或一晶粒甚或是一晶圓中所需要的圖樣總數，使得對於一或多個可調虛擬特徵之不同組合的調整參數的總數(即不同方法的總數，該方法可變化或偏差一可調虛擬特徵集)能大於需要被區分的圖樣總數。舉例來說，當在第6A圖至第6B圖或第7A圖至第7D圖中只有一個可調虛擬特徵時，每個調整參數能調整10個離散值如上所示，不同地調整單一可調虛擬特徵的方法總數為10 x 10 x 10 x 10=104 。所以，在這情況下，能不同地編碼及區分104 個圖樣。然而，這數量可能不夠大到足以編碼和區分第3圖中一曝光晶粒中的全部圖樣，該晶粒的典型大小為33乘26平方微米，有著108 個圖樣。在這情況下，藉由調整一或多個虛擬特徵，該全部圖樣可不同地被編碼。例如，在第6C圖中，當使用了一或多個虛擬特徵，然後假設每個調整參數如上所述能變化10個數值，則不同地調整兩個可調虛擬特徵的方法總數為104 x 104 =108 ，其數量已經足夠涵蓋到第3圖例子中的所有圖樣。
因此，當有更多圖樣需要被區分，例如在一更大 的晶粒或在一整個晶圓上，可調虛擬特徵數量能據此以涵蓋全部圖樣。事實上，設計時增加可調虛擬特徵數量並不是唯一符合增加圖樣數量的方法。增加調整參數數量和/或每個調整參數的可能偏差值數量也能增加調整該虛擬特徵的方法總數。例如在如上所述的同一個例子中，如果多一調整參數像是角度，使得如第6A圖所示該可調虛擬特徵從直立位置傾斜。該調整參數加至該四個參數集後，不同的單一可調虛擬特徵的方法總數會增加到10 x 10 x 10 x 10 x 10=105 。另一方面，如果由每一調整參數組成之可能偏差值集從原先10個替代為14個時，然後相同的四個調整參數與一個可調虛擬特徵，該方法總數會增加至14 x 14 x14 x 14=2.56 x 106 。在該可調虛擬特徵數量、該調整參數與該可能偏差值之間要增加哪一個去編碼一很大數量的圖樣取決於在一積體電路佈局的設計階段中的各種各樣的因素。實際上，最簡易及最有效率地產生一很大數量的不同調整方法為增加該可調虛擬特徵數量，例如先前舉出由一個可調虛擬特徵增加至兩個可調虛擬特徵的例子。然而，用於一簡易雙向的和條形的虛擬特徵的調整參數集的潛力是很有限的，因此增加調整參數數量變得很不切實際。而且，藉由增加可能偏差值數量(例如減少增量值)可能會限制於特定儀器提供的圖像資訊的解析度，例如一SEM圖像，因此，可能也不是很有效的。但儘管如此，這兩種方法亦為本揭露的研究。
該等調整參數的偏差值的常數增量大小會決定於考量到一特定成像裝置的解析能力，該裝置提供一特定圖樣的圖像資訊。當該增量被設定得太小到超出該裝置的解析能力 時，就無法從該圖像資訊中辨別或決定該調整參數偏差了多少。所以，最小的增量大小受限於該圖像裝置的解析能力。另一方面，如果該增量設定得太大，就無法有太多偏移值可以選擇，因為使用該增量在一可調虛擬特徵的少量偏差，無論是在其寬、長、垂直間距或水平間距上，都可能會侵佔到其鄰近的虛擬特徵。
一調整參數的偏差值中的最小增量可由如下所示本揭露的一實施例中得到。假設從一SEM圖像得到的圖樣的可見區域大小為2乘2平方微米或2000乘2000平方奈米。該典型SEM圖像的解析度為1024x1024像素。所以，能被該SEM圖像解析的該圖樣的最小尺寸大約為2奈米/像素。如果該圖樣中一虛擬特徵之一偏移值小於該值，該虛擬特徵就不能從該SEM提取和辨別。因此，如第6A圖至第c圖所示的該特定實施例，在一給定解析度的該SEM圖像中，一調整參數的偏差值中的最小增量最好設定成2奈米。
在步驟150，在一積體電路佈局中的每一圖樣根據在步驟110決定好所有特性之虛擬特徵的一錨群以及在步驟120至140決定好所有特性之該可調虛擬特徵來設計。在每一圖樣中，該錨群被設計至該圖樣以擁有一可輕易識別的特性，像是在該給定的圖樣中擁有相同的尺寸、形狀、位置以及對應至相同參數種類的偏差值。而且，在每一個圖樣中，該可調虛擬特徵被設計至該圖樣使得相對於該相同圖樣之包括複數錨虛擬特徵之該錨群，該可調虛擬特徵擁有一相同的位置或空間關係。然而在每一圖樣中，該可調虛擬特徵被設計成不相同的。 更具體地說，該等可調虛擬特徵集可在圖樣與圖樣間不同地從預定的平衡值位置和配置中偏離，該動作是藉由分配該等偏差值到相對應的該等調整參數，使得無論是在一晶粒或一晶圓上的一佈局中的所有圖樣，可以透過該等可調虛擬特徵不同的偏差值集與任一可調虛擬特徵而成為可區分。
在步驟150設計該等圖樣時，在一佈局上的兩相鄰圖樣中不是該可調虛擬特徵的所有的調整參數都需變得不同以區分彼此。舉例來說，一圖樣之該可調虛擬特徵可能只與相鄰圖樣中相對應的可調虛擬特徵不同在寬度有一常數增量，而在長度、水平間距以及垂直間距上皆是相同的。該兩圖樣仍為可區分的。如果有兩個以上的可調虛擬特徵時，只需要有一可調虛擬特徵不同地偏差其任一調整參數，舉例來說，以在一佈局上兩相鄰圖樣間產生區分。在一實施例中，在一佈局上的連續圖樣能用一種方法設計，該方法為一可調虛擬特徵在相對應的圖樣(在這假設只有一圖樣)中只有一種調整參數會有秩序的改變。在這裡，該調整參數係採用一常數增量的連續偏差值，一直到該特定參數所有預先決定的偏差值用完為止。然後，為了持續給下一個圖樣產生區分，需要用同一方法改變另一種調整參數。在另一實施例中，該等圖樣，甚至是連續地坐落在一佈局上，可能就不需要遵循這一有序的方式設計。
根據本揭露之一積體電路佈局的設計自動地被一電腦程式執行，該程式在每一圖樣中創造虛擬特徵，在執行過程中給定所需的偏差值(例如寬、長、間距或任一特性)並遵循一些預先決定的設計方案去選擇一虛擬特徵。在設計結束之 後，藉由該電腦程式每一圖樣能根據該可調虛擬特徵的偏差值的種類和大小有序地索引和儲存進一資料庫。
第9圖係一流程圖，根據本揭露的一實施例該流程圖說明一種定位一特定圖樣在一積體電路設計佈局上的方法200。該積體電路佈局係根據方法100設計。該方法描述於本揭露的第5圖中，透過對每一圖樣的一可調虛擬特徵集作編碼區分使得在該積體電路佈局中具有複數個虛擬特徵的所有圖樣皆為可區分的。而且該積體電路佈局中的所有圖樣皆被編入索引以及儲存進一資料庫，該資料庫可用於搜尋和匹配。
在步驟210中，一特定圖樣的一數位化圖像被提供至一電腦系統。該圖樣具有複數個虛擬特徵，該複數個虛擬特徵實質上具有相同的配置和大小且在水平和垂直方向上基本等間隔排列。在一實施例中，該圖像可能係從一晶圓或一光罩上得到之一SEM圖像。
在步驟220中，該電腦系統之一處理器分析該提取出的圖像資訊並由此決定該圖樣中具有複數錨虛擬特徵之一錨群。該決定包括了基於該錨群的大小資訊(如錨虛擬特徵的數量)驗證和定位該圖樣上之該錨群、以該等錨虛擬特徵的相對位置定義該錨群的一整體形狀以及各別錨虛擬特徵的錨參數值。所有的這些決定會預先決定好並輸入至該電腦系統。
一旦驗證和定位完一錨群，接著在步驟230中，該處理器再次依據該圖像資訊決定一或多個可調虛擬特徵。再一次地，該決定包括了基於被定位的可調虛擬特徵的數目去驗證和定位該圖樣上一或多個可調虛擬特徵以及在步驟220決定的 錨群其各別固定空間關係。上述該決定會預先決定好並輸入至該電腦系統。
一旦驗證和定位完所有的可調虛擬特徵，接著在步驟240中，該處理器再次依據該圖像資訊對於每一驗證過的可調虛擬特徵從其相對應的預先決定的平衡值決定其該等調整參數的偏差值或數量。該等調整參數可能是一實施例中各別可調隱藏特徵的寬度、長度、水平間距或垂直間距，或可能是其他的特性，例如在另一實施例中一虛擬特徵的一整體形狀。觀察自每一可調虛擬特徵的該等調整參數的型態和其相應的平衡值或未偏差值會被預先決定好並輸入至該電腦系統。
最後，在步驟250中，該處理器藉由搜尋儲存在資料庫中一積體電路設計佈局中的數百萬或數十億個圖樣來定位一特定圖樣，該特定圖樣恰好具有該等可調虛擬特徵的特性的相同輪廓，該等可調虛擬特徵被驗證及決定於步驟230和240。該資料庫中該積體電路佈局的每一圖樣攜帶一預先決定的可調虛擬特徵集，該可調虛擬特徵集係依據其區分(圖樣間不同的偏差值)編碼設計而得。該可調虛擬特徵集的特性可能包括了在同一圖樣之該錨群中該等可調虛擬特徵的數量和各別的相對位置以及每個可調虛擬特徵其各別的調整參數值。為了驗證和定位每一圖樣中搜尋過的該等可調虛擬特徵，該處理器利用了於步驟220驗證和決定之該錨群的資訊。
藉由本揭露所描述的方法使得在相似的和/或週期性的圖樣中普遍地充滿著難以區分的虛擬特徵得以區分彼此；從而藉由一圖樣的圖像資訊(例如，一SEM圖像)能快速 及簡易地定位一積體電路佈局上的一特定圖樣。編碼偏差值或區分至每一圖樣中的一選定的虛擬特徵集不會對任何光罩或晶圓製程造成影響，其中該光罩製程包括了壓裂、寫入、加工、檢驗和修復，該晶圓製程包括了曝光、處理和檢驗；如果有的話，僅對OPC製程有輕微的影響。
由以上幾個概述的實施例，使本領域具有通常知識者可以更好地理解本揭露的特徵。本領域具有通常知識者應理解到他們可以容易地使用本揭露做為基礎，設計或修改流程和結構進行相同的目的和/或達到這裡介紹的實施例的相同優點。例如，在設計階段於上述揭露討論加入該虛擬特徵。在替代方案中，該等虛擬特徵在下線後可被加入，像是在OPC或其他光罩準備製程的之前、期間或之後，該等其他光罩準備製程可於一晶圓廠或光罩製作設施實現。此外，該等虛擬特徵在以上本揭露中顯示為條狀的。據了解，該等虛擬特徵可以採用不同的形狀，例如圓形、符號或多邊形。本領域具有通常知識者也應該理解到等同的構造不背離本揭露的精神和範圍，並且於本揭露中所能做出的各種改變、替換和變更亦不脫離本揭露的精神和範圍。
60‧‧‧圖樣
62‧‧‧錨群
64、64-1‧‧‧可調虛擬特徵

Claims (13)

  1. 一種製造積體電路設計佈局的方法，該方法用以區分該積體電路佈局中複數個相似的圖樣，每一圖樣包含了複數個實質上相同且以規則方式排列的虛擬特徵，該方法包括：在每一圖樣中，決定用以偏移的至少一可調虛擬特徵；決定具有複數錨虛擬特徵之一錨群，從而在每一圖樣中定位該至少一可調虛擬特徵，在每一圖樣中該等錨虛擬特徵的該錨群與該至少一可調虛擬特徵具有一固定空間關係；對於偏移過之該至少一可調虛擬特徵，決定被變化的調整參數；決定每一調整參數能變化的偏差值；以及對於每一圖樣及其中之每一可調虛擬特徵，以各別對應的偏差值改變一或多個該等調整參數，透過該可調虛擬特徵和該改變的調整參數，使不同的圖樣得以區分彼此。
  2. 如申請專利範圍第1項所述之製造積體電路設計佈局的方法，其中該等調整參數係選自由每一可調虛擬特徵的寬度、長度、水平間距、垂直間距或形狀組成的一個群；其中對於每一調整參數，該等偏差值為具一常數間隔的複數離散值。
  3. 如申請專利範圍第1項所述之製造積體電路設計佈局的方法，其中決定該等偏差值係考量到取自檢驗工具之一圖像的解析度，使得每一可調虛擬特徵的偏差值大小可從該圖像辨別出。
  4. 如申請專利範圍第1項所述之製造積體電路設計佈局的方 法，其中決定該至少一可調虛擬特徵包括：決定所有圖樣中該等可調虛擬特徵的數量；以及決定所有圖樣中該等可調虛擬特徵的位置；其中決定該等可調虛擬特徵的數量，係決定於考量到該積體電路佈局中要被區分的圖樣數量。
  5. 如申請專利範圍第1項所述之製造積體電路設計佈局的方法，更包含決定各別分配至每一可調虛擬特徵的該等調整參數的複數平衡值；其中，於每一圖樣中，該等錨虛擬特徵共用一共同的該等錨參數集和該等錨參數值集，或於所有圖樣中，該等錨虛擬特徵共用一共同的該等錨參數集和該等錨參數值集。
  6. 如申請專利範圍第1項所述之製造積體電路設計佈局的方法，在其中決定具有複數錨虛擬特徵之該錨群，包括：決定所有圖樣中該等錨虛擬特徵的數量；決定所有圖樣中該等錨虛擬特徵的位置；以及對每一錨虛擬特徵，決定複數錨參數以及要各別分配至該等錨參數的錨參數值。
  7. 一種積體電路設計佈局，該積體電路設計佈局包含複數個具有編碼區分的圖樣，每一圖樣包括：以實質上規則方式排列的複數個虛擬特徵，每一虛擬特徵具有一相同的可觀察參數集，每一可觀察參數具有一數值，該等虛擬特徵包括：具有複數錨虛擬特徵之一錨群，其中在所有圖樣中，任兩個相對應坐落的錨虛擬特徵共用一共同的數值集，該數值 集被分配至其相應的該等觀察參數；一或多個可調虛擬特徵，每一可調虛擬特徵與該等錨虛擬特徵具有一預先決定的固定空間關係；其中每一圖樣中的該等可調虛擬特徵具有對應的可觀察參數集，該等可觀察參數集被分配至其相應的數值以定義該等可調虛擬特徵的一獨特輪廓，以此應用於每一圖樣使得該設計佈局中任兩個不同的圖樣具有不同的該等可調虛擬特徵的輪廓。
  8. 如申請專利範圍第7項所述之積體電路設計佈局，其中對於每一虛擬特徵的該等可觀察參數選擇自該每一虛擬特徵的寬度、長度、水平間距、垂直間距或形狀；其中該等虛擬特徵的每一可觀察參數的該數值選擇自一具有相同常數間隔的離散數集；其中該常數間隔等於取自於給定解析度之檢驗工具的一圖像能夠解析的最小尺寸。
  9. 如申請專利範圍第7項所述之積體電路設計佈局，其中每一圖樣的所有錨虛擬特徵共用一共同的數值集，該數值集分配至其相對應之該等可觀察參數。
  10. 如申請專利範圍第7項所述之積體電路設計佈局，其中在所有圖樣中，其相對應的該等錨群具有相同數量的該等錨虛擬特徵、相同的配置以及在其對應之圖樣中相同的定位。
  11. 一種於一積體電路佈局中定位一圖樣的方法，運作於一電腦系統之一或多個處理器，該方法包含：接受一要被定位的圖樣的圖像資訊，該圖樣包括了複數個 實質上相同且以規則方式排列的虛擬特徵；決定自該圖像資訊，決定包括複數錨虛擬特徵之一錨群具有一預先決定的形狀、尺寸和該圖樣中其餘該等虛擬特徵的定位；決定自該圖像資訊，一至少一可調虛擬特徵集，該可調虛擬特徵集與該錨群具有一預先決定的固定空間關係；決定自該圖像資訊，該至少一可調虛擬特徵中每一可調虛擬特徵的尺寸、位置或形狀的偏差值大小偏差自一預先決定的平衡尺寸、位置或形狀；以及定位，在該積體電路設計佈局，具有與驗證過之該至少一可調虛擬特徵集相同之一虛擬特徵集的一圖樣，其相同於該錨群的空間關係和預先決定的平衡尺寸、位置或配置。
  12. 如申請專利範圍第11項所述之於一積體電路佈局中定位一圖樣的方法，其中定位一圖樣包括了該處理器藉由搜尋一資料庫，該資料庫儲存了該積體電路設計佈局的所有圖樣的圖像資訊。
  13. 如申請專利範圍第11項所述之於一積體電路佈局中定位一圖樣的方法，其中尺寸的偏差值包括寬度和/或高度之偏差值，位置的偏差值包括水平間距和/或垂直間距之偏差值。
TW102142585A 2012-12-03 2013-11-22 製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法 TWI493373B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/692,845 US8806392B2 (en) 2012-12-03 2012-12-03 Distinguishable IC patterns with encoded information

Publications (2)

Publication Number Publication Date
TW201423462A TW201423462A (zh) 2014-06-16
TWI493373B true TWI493373B (zh) 2015-07-21

Family

ID=50826823

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102142585A TWI493373B (zh) 2012-12-03 2013-11-22 製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法

Country Status (3)

Country Link
US (1) US8806392B2 (zh)
CN (1) CN103853870B (zh)
TW (1) TWI493373B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI835076B (zh) * 2021-06-14 2024-03-11 台灣積體電路製造股份有限公司 處理晶圓之方法及半導體裝置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9626472B2 (en) * 2014-11-26 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system of forming layout design
US10490542B2 (en) * 2015-06-24 2019-11-26 Intel Corporation Integrated circuit layout using library cells with alternating conductive lines
US9672320B2 (en) 2015-06-30 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit manufacturing
US10789407B1 (en) 2016-03-30 2020-09-29 Silicon Technologies, Inc. Analog design tool having a cell set, and related methods
NL2019502B1 (en) * 2016-09-08 2018-08-31 Mapper Lithography Ip Bv Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system
US10777377B2 (en) * 2017-02-05 2020-09-15 Kla-Tencor Corporation Multi-column spacing for photomask and reticle inspection and wafer print check verification
US10678973B2 (en) * 2017-03-15 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Machine-learning design enablement platform
JP2020161769A (ja) * 2019-03-28 2020-10-01 Ｔａｓｍｉｔ株式会社 画像生成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070011628A1 (en) * 2005-07-06 2007-01-11 Semiconductor Insights Inc. Method and apparatus for removing dummy features from a data structure
CN102169517A (zh) * 2010-02-25 2011-08-31 台湾积体电路制造股份有限公司 用以调整集成电路设计的区域和全域图案密度的方法
US20110278679A1 (en) * 2010-05-17 2011-11-17 Yasuko Tabata Semiconductor device, mask for fabrication of semiconductor device, and optical proximity correction method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258729C (zh) * 2003-11-14 2006-06-07 清华大学 基于虚拟模块的大规模混合模式布图方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070011628A1 (en) * 2005-07-06 2007-01-11 Semiconductor Insights Inc. Method and apparatus for removing dummy features from a data structure
CN102169517A (zh) * 2010-02-25 2011-08-31 台湾积体电路制造股份有限公司 用以调整集成电路设计的区域和全域图案密度的方法
US20110278679A1 (en) * 2010-05-17 2011-11-17 Yasuko Tabata Semiconductor device, mask for fabrication of semiconductor device, and optical proximity correction method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI835076B (zh) * 2021-06-14 2024-03-11 台灣積體電路製造股份有限公司 處理晶圓之方法及半導體裝置

Also Published As

Publication number Publication date
CN103853870B (zh) 2017-05-24
TW201423462A (zh) 2014-06-16
US8806392B2 (en) 2014-08-12
CN103853870A (zh) 2014-06-11
US20140157212A1 (en) 2014-06-05

Similar Documents

Publication Publication Date Title
TWI493373B (zh) 製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法
US9594309B2 (en) Method and apparatus to characterize photolithography lens quality
JP5813692B2 (ja) オーバレイ測定用の目盛校正曲線を生成する方法
US7451429B2 (en) Computer automated method for optimizing an integrated circuit pattern in a layout verification process
US20170115556A1 (en) Mask manufacturing method and semiconductor device manufacturing method using the same
CN109727881B (zh) 检查缺陷的方法和使用该方法制造半导体器件的方法
US9007571B2 (en) Measurement method of overlay mark
TWI552245B (zh) 結合晶圓實體測量結果與數位模擬資料以改善半導體元件之製程的方法
JP2000003028A (ja) マスクパタ―ン補正システムとその補正方法
US9983473B2 (en) Photomask and method for fabricating integrated circuit
JP4958616B2 (ja) ホットスポット絞り込み装置、ホットスポット絞り込み方法、ホットスポット絞り込みプログラム、ホットスポット検査装置、および、ホットスポット検査方法
JP2007049074A (ja) 合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法
JP2008139688A (ja) 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法
WO2021206144A1 (ja) パターン測定装置、方法及びプログラム、並びに、パターン検査装置、方法及びプログラム
US20080148198A1 (en) Hotspot totalization method, pattern correction method, and program
JP2006100619A (ja) 半導体装置の製造方法および半導体装置
JP5248540B2 (ja) マスク検証方法、半導体装置の製造方法およびマスク検証プログラム
CN108461479A (zh) 一种对准标记的制备方法
JP6996677B2 (ja) テストパターンの抽出方法及び抽出プログラム
US8178368B2 (en) Test chiplets for devices
JP2006100456A (ja) 表面段差測定方法および表面段差測定装置
Sreedhar et al. On design of test structures for lithographic process corner identification
JP2012068454A (ja) パターン形状判定方法、パターン形状検証方法、パターン補正方法、リソグラフィ用マスクの製造方法および半導体装置の製造方法