TWI552245B

TWI552245B - 結合晶圓實體測量結果與數位模擬資料以改善半導體元件之製程的方法

Info

Publication number: TWI552245B
Application number: TW104110098A
Authority: TW
Inventors: 少特莊; 志誠林
Original assignee: 達盟系統有限公司
Priority date: 2015-01-28
Filing date: 2015-03-27
Publication date: 2016-10-01
Also published as: US11120182B2; US20190384882A1; TW201628112A; CN106158679A; CN106158679B; US20160217240A1

Description

結合晶圓實體測量結果與數位模擬資料以改善半導體元件之製程的方法

本發明與半導體元件的製程相關，更具體而言，係關於一種改善製造半導體元件的微影製程之方法。

在本段落中所包含之以下的敘述與示例，並非為申請人所承認的先前技術。

半導體元件的製造，是藉由將多層電路圖案製作於晶圓上，以形成具有大量集成之電晶體的一複雜電路。在半導體元件的製造流程中，微影製程係負責將電路設計者所設計的電路圖案轉移至晶圓上之製程。

具有不透光以及透光之圖案的光罩係用來根據電路圖案在晶圓上將元件層圖案化。光罩上鄰近圖案的效應與光學繞射、晶圓上相鄰層的化學機械研磨(chemical-mechanical polishing,CMP)，以及製造於晶圓上之相鄰層之圖案之間的幾何與重疊關係都有可能會造成元件層圖案的變形。由於積體電路(integrated circuits,ICs)之元件密度增加了積體電路圖案與配置的複雜度，元件層圖案的變形經常會產生系統性缺陷，而該些系統性缺陷會導致晶圓上的半導體元件之製作失敗，或者造成關鍵尺寸(critical dimension,CD)的誤差，而使半導體元件之效能降低。

第一圖為一習知的流程圖，其中顯示了製造半導體元件時，最佳化其微影製程所使用的初始設置以及後續調整之習知流程。用於製造一元件層之光罩的電路圖案，係由電路設計者所產生之一設計資料檔案所描述，如方塊101所示，所述設計資料檔案為GDS或是OASIS格式。設計資料可以是由隨機邏輯產生器(random logic generator,RLG)所產生的隨機電路圖案，或者是廠商或試點客戶所提供之產品質量檢驗工具(product qualification vehicle,PQV)。方塊102中顯示了光學鄰近校正(optical proximity correction,OPC)創作，其中產生所需要的OPC所使用的OPC模型與配方係來自方塊103。在OPC創作後，方塊102係根據OPC模型以及可製造性設計(design for manufacturability,DFM)模型執行OPC認證與微影製程檢查(lithographic process check,LPC)認證。

OPC與LPC認證預期了可能造成產量限制的特定電路佈局以及圖案的重要點。如方塊104所示，透過微影製程使用OPC光罩所製造的晶圓，係由光學或電子束檢測器以及度量衡工具所檢測，藉此偵測晶圓中的缺陷，並且測量重要點的關鍵尺寸。預期的重要點之檢測資料以及測量資料係被回饋至方塊103，以調整OPC以及DFM之模型與配方。一般來說，由於圖案化的誤差來自包括了光學、化學、蝕刻、CMP與其他製程以及光罩/光標之誤差等，多種因鄰近與下方的環境影響所造成的效果，要達成完美的OPC/DFM模型與配方並非為容易的事情。更糟糕的是，上述的某些效果所影響的為近距離，而某些效果所影響的為長距離的效果。

若在微影製程中的光學狀況與用於獲得OPC解決方案的模擬光學狀況相同，OPC在線寬控制方面是可達成有效的結果。散焦與曝光劑量的不同，使得線寬即使在OPC後仍然會有差異。微影製程中的聚焦差異是由抗蝕劑厚度、晶圓表面高低之變化、以及晶圓平面與透鏡系統之間的相關距離的改變所造成。劑量的差異一般是由掃描器或者光學微影系統的照射所造成。聚焦深度以及曝光寬容度界定了微影系統的製程窗口。製程窗口的最新進步雖然使OPC能保證提供可接受的微影品質，但製程窗口中的線寬仍會有差異存在。線寬的差異對於設計電路的時序與洩漏電流具有直接的影響。

微影製程(Lithographic process,LP)模擬是一般用來模擬電路圖案並且預測容易造成圖案變形之重要點的方法，並且也可以透過在電路佈局上執行CMP模擬來判定重要點。除了這些方法之外，也可以在元件上執行物理性故障分析(Physical failure analysis,PFA)來辨識重要點。OPC與LPC為一般用於校正圖案變形時所使用的重要技術。

然而，在實務上來說，並非所有的重要點都會造成系統性的缺陷，而且並非所有的系統性缺陷都可以由模擬過程透過重要點所預測。為了確保系統性缺陷能夠被辨識且排除以使半導體元件的製程能夠具有高產量，透過晶圓的採樣與檢測所進行的製程監測是必要的程序。製程監測中一種常用的手段，是藉由在製造流程中對多個晶圓與晶粒進行採樣，以蒐集大量重要點之掃描式電子顯微鏡(scanning electron microscopic,SEM)的影像。該些重要點可以由LPC、CMP、PFA或其他經驗與知識來預測。

隨著微影製程的技術被推向其最大的極限，各種技術以及低介電材料亦被使用來追求解決方案以及降低線寬。結果，大幅地增加了光罩誤差增益效應，即，光罩上的關鍵尺寸誤差在晶圓上被大幅地放大。在先進技術節點中的多晶矽線寬的差異，是電晶體效能差異以及電路參數和生產良率的主要影響來源。目前已了解所觀察到的差異之很大一部份，是由在光學鄰近效應中之鄰近佈局圖案的系統性影響所造成。在進行設計的最佳化時應將這些差異納入考量，以將晶片設計的性能與產能最佳化。

在製程監測中，當藉由檢測SEM影像或PFA將造成系統性缺陷的重要點辨識出來後，進行圖案變形的校正為關鍵的過程。然而，當半導體製造的技術進步至20nm或者更小，其電路設計的架構也隨之縮小，而在設計上對幾何尺寸的減縮造成了許多系統性的製造變化，其對半導體的產量造成的限制也大於其他隨機性的變化。在光學鄰近效應中的小幾何尺寸內的相互作用、製程鄰近效應、...以及相鄰層之間等原因，導致辨識圖案變形的根本原因以供校正的過程變得困難。

本發明的目的在於解決為了改善半導體元件製程中的微影製程，在預測與揭露製程中的關鍵重要點時如上文中所提及之挑戰與缺點。據此，本發明係提供一種結合晶圓實體測量結果與數位模擬資料，以辨識半導體元件製程中的關鍵重要點的方法。

本發明係透過數位分析來辨識晶圓實體數據與模擬數據之間的相關性。接著，根據相關性分析的結果校正模擬數據，藉此捕捉在數位模擬結果中未預期到的效果所造成的圖案誤差。在本發明的一實施例中，CD數據為從製造半導體元件的加工晶圓上所取得的實體測量結果，而候選重要點為根據OPC/LPC模型、認證以及其他方法從半導體元件的設計資料中以數位化的模擬方法所產生的模擬數據。

在半導體元件的設計資料中準備了一定數量的CD目標。利用基於半導體元件的設計資料所進行的OPC/LPC認證以及OPC/DFM模型以取得多個重要點，作為預測的候選重要點。在半導體元件的晶圓上測量CD目標的CD數據。數據分析是根據所測量的CD數據以及候選重要點的模擬數據並參照設計資料所進行，以產生用於監測所製造的晶圓的關鍵重要點。

根據本發明，數據分析提供了在所測量的CD數據與候選重要點的模擬數據之間的數據相關性以及數據校正，以從該些候選重要點中辨識出關鍵重要點。在一較佳實施例中，係根據OPC與LPC認證所預測的邊緣定位誤差數據來選擇候選重要點。接著，進行測量CD數據與預測邊緣定位數據之間的相關性分析，以校正預測邊緣定位數據，藉此辨識關鍵重要點。

在本發明的一實施例中，以CD目標的測量CD數據校準預測的邊緣定位誤差，是根據與相對應的預測邊緣定位誤差數據的位置具有最接近的位置鄰近度的CD目標進行。在本發明的另一實施例中，預測邊緣定位誤差的校準，是根據與對應的預測邊緣定位誤差數據的設計資料具有最佳相關性的CD目標所進行。此外，數據的相關性分析與校正亦可以基於從晶圓上所取得的光學或SEM影像，或是從設計資料中建模與呈現的模擬影像所進行。

為了配合晶圓與晶圓之間的差異性以及達到更好的精確度，本發明在晶圓的檢測與度量進行的同時產生並且監控關鍵重要點。本發明係提供一晶圓加工監測工具來執行晶圓的檢測與度量，而數據分析是在CD數據透過度量衡進行測量的同時在產線上執行，藉此即時應變的辨識關鍵重要點以供監控與檢測。此外，透過監控關鍵重要點所取得的CD數據以及缺陷，可以被用來調整OPC與DFM的模型與配方的初始設置，或者可以用來進行後續的調整。

101‧‧‧GDS或OASIS格式的設計資料

102‧‧‧OPC創作、OPC/LPC認證

103‧‧‧OPC/DFM模型與配方之設置與調整

104‧‧‧晶圓光學或電子束檢測與度量

201‧‧‧設計資料

202‧‧‧OPC創作、OPC/LPC認證

203‧‧‧OPC/DFM模型與配方

204‧‧‧CD目標

205‧‧‧重要點預測

206‧‧‧光學或電子束度量

207‧‧‧實體CD數據、數據分析

208‧‧‧關鍵重要點

301‧‧‧數據相關性分析與校正

302‧‧‧邊緣定位誤差數據

303‧‧‧CD數據

304‧‧‧設計資料

305‧‧‧關鍵重要點

403‧‧‧OPC與DFM模型的初始設置或後續調整

熟悉本領域的技術人士在配合附圖研讀下文中所述之較佳實施例後能夠對其充分了解並且據以實施，其中，本發明的圖示包括：第一圖為一方塊圖，其中顯示了製造半導體元件中，最佳化其微影製程的初始設置以及調整的習知流程；第二圖為一方塊圖，其中顯示了本發明透過CD測量、重要點預測以及數據分析所進行的關鍵重要點認證的流程；第三圖為一方塊圖，其中顯示了本發明藉由結合晶圓實體測量結果與數位模擬資料所進行之關鍵重要點認證的數據分析的流程；以及第四圖為一方塊圖，其中顯示了本發明為了將半導體元件製程中的微影製程最佳化，透過數據分析進行之重要點的產生與監控，以供初始設置以及後續調整的流程。

第二圖顯示了根據本發明中為了監控半導體元件的製程而進行之辨識關鍵重要點的方法。請參照第二圖，半導體晶圓上形成有作為CD目標的多個測試結構，以進行晶圓上的CD數據的一致性與差異性的監測。

如第二圖所示，所需的OPC是透過OPC/DFM模型與配方203由OPC創作202所創建。具有預期關鍵尺寸的CD目標204是基於設計資料201中以GDS或是OASIS格式所記載的CD目標圖案與位置製造於晶圓上。實體CD數據207是透過光學或電子束度量206在晶圓上進行測量所取得。

基於OPC與DFM模型的OPC/LPC認證202係被廣泛使用來預測重要點。候選重要點經常是根據由OPC/LPC認證202所預測之電路圖案的邊緣定位誤差所認定。然而，如上文中所述，當線寬低於20nm時，目前已觀察到有某些關鍵重要點已經無法由OPC與DFM模型正確的預測出來。

CD數據為反映晶圓製造完成後經由所有鄰近以及下方元件層所造成的影響之真實實體數據。由於在執行CD測量時設計晶片中可使用的區域以及所需的時間的緣故，CD目標的數量通常非常有限。雖然在光學的解析度與圖案的幾何被推向極限之後較難透過建模、模擬與預測的方式取得某些差異與誤差，邊緣定位誤差仍然能夠在OPC與DFM模型中有效的表示電路圖案在晶圓上的設置與印製的趨勢。此外，與測量大量的CD數據相較而言，以數位模擬產生密集的模擬數據也較為簡單。因此，本發明的方法之設計的目的，是將稀疏的晶圓實體測量結果與由數位模擬結果所預測之密集的邊緣定位誤差做結合，以改善半導體元件的製程。

根據本發明，以OPC/LPC認證202所預測的候選重要點，係進一步以實際的CD數據來做精準的調整與校準。重要點預測205的輸出亦包括了邊緣定位誤差數據。數據分析207是參照設計資料201，並且以光學或電子束度量206所取得的測量CD數據以及重要點預測205中所取得的邊緣定位誤差數據作為輸入所進行。原則上來說，邊緣定位誤差數據代表了基於模型的模擬誤差數據，而測量CD數據代表了從晶圓實體測量所取得的真實誤差數據。

如第三圖所示，本發明的數據分析是參照設計資料304，根據從晶圓實體測量所取得的CD數據303以及由數位模擬所產生的邊緣定位誤差數據302進行數據相關性分析與校正301，以判定供監控的關鍵重要點305。

從多個CD目標中測量的CD數據，可以包括一個CD測量數據的清單。每一筆CD測量數據至少包括測量CD目標的位置、電路圖案類型、CD誤差以及晶圓區域資訊。此外，光罩或光標的場域資訊亦可以被包含在CD測量數據中，以捕捉由光罩或光標的CD誤差所造成的圖案誤差。邊緣定位誤差數據包括了多個位置以及對應位置之模擬邊緣定位誤差的清單。

應注意的是，本發明中用於取得晶圓實體測量結果的CD目標，可以為設置且分佈於半導體元件的整個晶片上的簡單CD圖案。簡單的CD圖案可以被放置在其鄰近或下方有某種特性之特定電路的一預定範圍中的各個位置處，該些特性包括如密度、方位、頂點、線端以及多層圖案的分裂點等特性，藉此捕捉該些特性所造成的效果。CD目標也可以為根據特定圖案的鄰近或下方特性，從設計資料中所選擇之既有的元件電路圖案。

在本發明的數據分析中，CD數據以及邊緣定位誤差數據之間的數據相關性分析與校正，可以由幾種不同的手段來完成。在一實施例中，是根據兩組數據之間的位置鄰近度來進行相關性分析。舉例來說，可以針對邊緣定位誤差數據的每一筆資料將最接近的CD目標辨識出來。為了能夠在晶圓上預測出更多正確的邊緣定位誤差數據，可以從最接近的CD目標中所測量的CD誤差數據校準模擬邊緣誤差數據。接著，可以針對校準後的模擬邊緣誤差數據進行分級，其中，較大的邊緣定位誤差，或較為容易成為短路或斷路的邊緣定位誤差的位置，可以將其辨識和認定為關鍵重要點。

在另一實施例中，可以根據兩組數據之間的電路圖案來進行數據的相關性分析。設計片段代表了位於晶片之某一區域處的中心位置的電路圖案。在本發明中，數據分析步驟是從設計資料中為模擬邊緣定位誤差數據中的每一筆資料之位置擷取設計片段。每一個CD目標的設計片段亦可以根據其自身的電路圖案類型所取得，或者根據CD目標位置從設計資料中所擷取。

對邊緣定位誤差數據中的每一筆資料來說，可以辨識出與各個資料位置的設計片段具有最高相關性的CD目標的設計片段。此外，可以根據從具有最高設計片段相關性的CD目標處所測量的CD誤差數據，來校準模擬邊緣定位誤差數據。設計片段相關性可以從根據設計片段所建模與呈現的模擬影像或者從設計片段擷取的設計特徵中判定，其中，設計特徵包括了如頂點數量、具有不同方位的多邊形或者線條，或者任何上述特徵的組合。

在另一實施例中，相關性分析亦可以將下方元件層的設計圖案納入考量。換言之，為CD目標以及邊緣定位誤差位置所擷取的設計片段可以包括現在元件層下方的元件層的設計片段。雖然在模擬邊緣定位誤差時，有可能可以包括下方元件層或結構，但是模擬的複雜度使得取得正確的結果變得非常煩冗與困難。因此，藉由將下方元件層的設計片段包含在相關性分析之中，校準過的模擬邊緣定位誤差數據應當可以反映先前元件層的影響，並且可以更好的預測關鍵重要點。

雖然在上文中針對幾個透過數位模擬進行晶圓實體測量的相關性分析之示例性實施例進行了描述，本發明的數據分析亦可以透過許多其他的方式實施。晶圓實體測量結果亦可以包括如光學或SEM影像等實體影像。模擬影像亦可以由設計片段建模或產生。數據相關性分析可以根據從實體影像或模擬影像所擷取的設計特徵、多邊形特性或者影像特性來執行。此外，亦可以根據模擬影像以及實體影像之間的直接影像相關性分析來進行圖案相關性分析。

值得一提的是，在判定數據相關性的習知技術中，有許多判斷如特徵、設計片段或者影像等兩組數據之間的相關性的技巧。其中一種示例性的方法，是計算兩組數據之間的標準化交叉相關係數。另一種示例性的方式，是計算兩組數據之間的平方差分的總和。這些方法都可用於本發明的數據相關性分析中，且可以選擇合適的技巧以提供最正確的相關性分析結果。

如上所述，在從CD目標測量CD數據後，由本發明中第二圖所示的方法所進行之數據分析判定的關鍵重要點，可以在半導體元件的製程中用於進行產線上的晶圓監控。此外，可以基於數據分析所判定的關鍵重要點進行晶圓檢測的智慧採樣，以更有效率的使用晶圓檢測的資源。為了配合晶圓與晶圓之間的差異性以及獲得更多的優點，數據分析亦可以在晶圓的度量與檢測在進行的同時在產線上執行，如第四圖所示。

請參照第四圖，可以設計一個具有檢測以及度量衡功能的晶圓加工監測工具。當由度量衡測量CD數據後，數據分析207可以根據已經可用的CD數據以及預測邊緣定位誤差數據來辨識關鍵重要點。接著，可以馬上以相同的晶圓加工監測工具執行關鍵重要點晶圓檢測，以加速發現可能嚴重影響半導體元件製程產量之系統性缺陷和縮短偵測時間。

根據本發明，一旦CD目標的CD數據準備好了之後，數據分析207便能透過模擬邊緣定位誤差數據執行數據相關性分析以及校正。產線上執行數據分析的優點之一，在於能夠根據CD測量所偵測到的製程差異即時應變的判別重要點。如此一來，便能在不需要將晶圓卸載的情形下，藉由數據分析所判定之晶圓上的重要點，在同一個晶圓加工監測工具上及時進行光學或電子束檢測。

如第四圖所示，亦可以將CD數據與檢測數據的結果回饋，以進行OPC與DFM模型的初始設置或後續調整403，藉此將半導體元件製程中的微影製程最佳化。數據分析207是在晶圓度量與檢測進行的同時執行。透過在產線上測量晶圓所取得的CD數據，OPC/DFM模型與配方可以被更佳的調整，藉此將模型無法預測但在製造過程中出現的差異與誤差納入考量。

凡是利用本文內容及所附圖式而達成的等效結構，不論是直接或間接應用於此技藝或其他相關技術領域，均應視為屬於本發明的申請專利範圍內。