KR20090071737A - 웨이퍼 패턴 계측 데이터를 이용한 패턴 레이아웃 보정방법 - Google Patents

웨이퍼 패턴 계측 데이터를 이용한 패턴 레이아웃 보정방법 Download PDF

Info

Publication number
KR20090071737A
KR20090071737A KR1020070139616A KR20070139616A KR20090071737A KR 20090071737 A KR20090071737 A KR 20090071737A KR 1020070139616 A KR1020070139616 A KR 1020070139616A KR 20070139616 A KR20070139616 A KR 20070139616A KR 20090071737 A KR20090071737 A KR 20090071737A
Authority
KR
South Korea
Prior art keywords
layout
pattern
line width
target
measurement
Prior art date
Application number
KR1020070139616A
Other languages
English (en)
Inventor
김중찬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070139616A priority Critical patent/KR20090071737A/ko
Publication of KR20090071737A publication Critical patent/KR20090071737A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

웨이퍼 상에 전사할 목표 패턴들의 레이아웃을 설계하고, 웨이퍼 상에 전사한다. 형성된 웨이퍼 패턴들의 이미지 컨투어(image contour)와 목표 패턴들의 레이아웃을 매칭(matching)시켜 이미지 컨투어 상의 다수의 계측 좌표들에서 웨이퍼 패턴들의 계측 선폭(CD)값들 얻은 후, 목표 패턴들의 레이아웃 상의 계측 좌표들에 해당되는 위치에 위치하는 목표 패턴들에 대한 패턴 데이터(data)들을 추출하여 계측 선폭값들과 매칭되게 리스트(list)하여 계측 결과 데이터를 얻는다. 계측 결과 데이터의 분포 및 경향을 분석하여 선폭 에러(error)를 확인한 후, 선폭 에러가 확인된 계측 좌표에 해당되는 목표 패턴들의 레이아웃 부분들에 대해 보정을 수행하는 웨이퍼 패턴 계측 데이터를 이용한 패턴 레이아웃 보정 방법을 제시한다.
패턴 계측, MTT, OPC, 이미지 매칭

Description

웨이퍼 패턴 계측 데이터를 이용한 패턴 레이아웃 보정 방법{Method for correcting pattern layout by using wafer pattern measuring data}
본 발명은 반도체 소자에 관한 것으로, 특히, 웨이퍼 패턴 계측 데이터를 이용하여 패턴 레이아웃(pattern layout)을 보정하는 방법에 관한 것이다.
디램 메모리(DRAM memory) 소자와 같은 반도체 소자를 웨이퍼(wafer) 상에 집적시키기 위해서, 웨이퍼 상에 집적할 회로 패턴의 레이아웃(layout)을 설계하는 과정이 수행되고 있다. 웨이퍼 상에 구현하고자 설계된 목표(target) 패턴 레이아웃을 포토마스크(photomask)에 차광 패턴이나 위상반전 패턴과 같은 마스크 패턴(mask pattern)으로 형성하고, 형성된 포토마스크에 노광 광원을 입사하여 마스크 패턴의 이미지(image)를 웨이퍼 상에 전사하는 노광 과정이 수행된다. 이러한 노광 과정에 의해 전사된 패턴 이미지를 따라 웨이퍼 상에 포토레지스트(photoresist)층이 선택적으로 노광되고, 노광된 포토레지스트층을 현상하여 포토레지스트 패턴이 형성된다. 포토레지스트 패턴을 식각 마스크로 이용하여 웨이퍼 상의 식각 대상층을 선택적으로 식각하여 실제 회로 패턴이 웨이퍼 상에 형성된다.
포토레지스트 패턴이나 실제 회로 패턴과 같은 웨이퍼 패턴이 형성된 후, 설 계된 목표 패턴 레이아웃 상의 패턴 형상에 웨이퍼 패턴의 형상이 부합되는 지의 여부나 부합되는 정도를 계측하는 과정이 수행되고 있다. 반도체 소자의 특성을 확보하기 위해서 구현된 웨이퍼 패턴, 예컨대, 트랜지스터(transistor)를 구성하는 게이트 패턴(gate pattern)이 설계된 목표 패턴대로 정확한 크기 및 형상으로 구현되었는지의 여부를 확인하는 선폭 에러 분석이 수행되고 있다. 이때, 선포 에러 분석 시 웨이퍼 패턴 계측 데이터의 양이 보다 많이 확보될수록, 확보된 데이터들이 실제 웨이퍼 패턴들을 보다 정확하게 대변할 수 있게 된다. 이에 따라, 설계된 패턴 레이아웃을 보다 정밀하게 검증하기 위해서, 보다 많은 량의 웨이퍼 패턴 계측 데이터(data)가 요구되고 있다.
반도체 소자의 칩(chip)에 대해 계측되는 이러한 계측 데이터는, 시간적인 제약과 수작업에 따른 인적 소요의 한계에 의해 일정량의 데이터로 한정되고 있다. 이에 따라, 칩 영역 전체에 대한 계측 데이터의 획득이 아닌, 한정된 특정 지점들에 대한 계측 데이터들이 추출되고 있다. 이러한 한정된 계측 데이터를 이용하여 패턴의 선폭 상태 또는 질(quality) 등을 판정하고 있어, 수백만 개 이상의 트랜지스터들의 조합된 칩 내에 발생될 수 있는 구조적 에러(systematic error)를 보다 정확하게 분리 추출하는 작업에는 한계가 있기 마련이다.
저밀도 소자(low density device)의 경우 수율(yield) 감소의 주 원인이 패턴 브리지(bridge)나 핀치(pinch) 등과 같이 정형화된 결함(defect)에 의존하는 것이 대부분이지만, 상대적으로 고밀도 소자(high density device)의 경우 디자인 룰(design rule)의 큰 감소에 의해 미세한 선폭(CD; Critical Dimension) 제 어(control)에 대한 구현과 검증은 필수적 요소로 인식되고 있다. 그런데, 선폭 제어에는 패턴들이 배치된 다양한 환경적 요소들이 영향을 미치고 있어, 이러한 환경적 요소들이 원인으로 작용하여 발생되는 칩 내의 결함 및 결함 원인들을 분석하기는 매우 어렵다.
본 발명은 웨이퍼 패턴에 대한 패턴 계측 데이터를 대량으로 수집하고 수집된 웨이퍼 패턴 계측 데이터를 이용하여 선폭(CD)에 대한 에러(error)를 분석하여 분석된 결과를 패턴 레이아웃에 피드백(feedback)하여 보정하는 방법을 제시하고자 한다.
본 발명의 일 관점은, 웨이퍼 상에 전사할 목표 패턴들의 레이아웃을 설계하는 단계; 상기 목표 패턴들의 레이아웃을 상기 웨이퍼 상에 전사하는 단계; 상기 웨이퍼 상에 전사된 웨이퍼 패턴들의 이미지 컨투어(image contour)와 상기 목표 패턴들의 레이아웃을 매칭(matching)시켜 상기 이미지 컨투어 상의 다수의 계측 좌표들에서 상기 웨이퍼 패턴들의 계측 선폭(CD)값들 얻는 단계; 상기 목표 패턴들의 레이아웃 상의 상기 계측 좌표들에 해당되는 위치에 위치하는 상기 목표 패턴들에 대한 패턴 데이터(data)들을 추출하여 상기 계측 선폭값들과 매칭되게 리스트(list)하여 계측 결과 데이터를 얻는 단계; 상기 계측 결과 데이터의 분포 및 경향을 분석하여 선폭 에러(error)를 확인하는 단계; 및 상기 선폭 에러가 확인된 상기 계측 좌표에 해당되는 상기 목표 패턴들의 레이아웃 부분들에 대해 보정하는 단계를 포함하는 웨이퍼 패턴 계측 데이터를 이용한 패턴 레이아웃 보정 방법을 제시한다.
상기 계측 결과 데이터는 상기 패턴 데이터로 상기 목표 패턴들을 목표 선폭 별 및 연장 방향별로 추출하고, 상기 목표 선폭 및 상기 연장 방향별로 상기 계측 선폭(CD)값으로부터 산출된 민투타겟값(MTT) 및 3시그마(sigma)값들을 분류한 형태로 리스트될 수 있다.
상기 계측 결과 데이터에 리스트된 상기 민투타겟값(MTT)들 중 기준에 비해 벗어나 상대적으로 큰 민투타겟값(MTT)값을 선별하여 상기 선폭 에러(error)로 확인하고, 상기 선폭 에러를 보정할 보정 오프셋(offset)값을 산출하여 상기 목표 패턴들의 레이아웃 부분들에 대한 보정 시 적용할 수 있다.
상기 계측 결과 데이터에 리스트된 상기 3시그마값들 중 기준에 비해 벗어나 상대적으로 큰 3시그마값을 선별하여 상기 선폭 에러(error)로 확인하고, 상기 선폭 에러를 보정할 보정 오프셋(offset)값을 산출하여 상기 목표 패턴들의 레이아웃 부분들에 대한 보정 시 적용할 수 있다.
상기 선폭 에러(error)를 확인하는 단계는 상기 계측 결과 데이터로부터 목표 선폭별 및 연장 방향별 상기 목표 패턴들에 대한 상기 계측 선폭(CD)값들의 산포를 차이 바이어스(bias)값들에 대한 개수의 히스토그램(histogram)들로 구하는 단계; 상기 히스토그램들 중 둘 이상의 피크(peak)를 가지는 히스토그램을 추출하는 단계; 및 상기 추출된 히스토그램의 피크들에 해당되는 상기 계측 좌표에 해당되는 상기 목표 패턴들의 레이아웃 부분들을 상기 목표 패턴들의 레이아웃으로부터 추출하여 상기 에러를 확인하는 단계를 포함할 수 있다.
상기 선폭 에러(error)를 확인하는 단계는 상기 계측 결과 데이터로부터 목표 선폭별 및 연장 방향별 상기 목표 패턴들에 대한 상기 계측 선폭(CD)값들의 산 포를 차이 바이어스(bias)값들에 대한 누적 개수의 누적 그래프(accumulation graph)들로 구하는 단계; 상기 누적 그래프들의 기울기와 테일(tail)부를 분석하여 상대적으로 긴 테일부를 가지는 누적 그래프를 추출하는 단계; 및 상기 추출된 누적 그래프의 테일부에 해당되는 상기 계측 좌표에 해당되는 상기 목표 패턴들의 레이아웃 부분들을 상기 목표 패턴들의 레이아웃으로부터 추출하여 상기 에러를 확인하는 단계를 포함할 수 있다.
본 발명의 실시예는, 웨이퍼 패턴에 대한 패턴 계측 데이터를 대량으로 수집하고 수집된 웨이퍼 패턴 계측 데이터를 이용하여 선폭(CD)에 대한 에러(error)를 분석하는 방법을 제시할 수 있어, 보다 신속하고 정밀한 데이터 분석 및 피드백(feed back)을 통해 반도체 소자의 특성을 향상시킬 수 있다. 반도체 소자의 칩 내에 존재하는 수백만 개 이상의 트랜지스터들의 게이트 패턴들에 대한 선폭 에러(error) 요소를 도출할 수 있고, 이들에 대한 정량적 분석이 보다 짧은 시간 내에 정밀하게 수행될 수 있다. 이에 따라, 패턴 전사에 대한 다양한 요소에 대한 개선이 가능하고 소자의 특성 분석을 보다 용이하게 수행할 수 있다. 또한, 목표 패턴에 부합되게 웨이퍼 패턴이 형성되게 유도하는 레이아웃 수정을 도모할 수 있어, 포토 마스크(photo mask)의 재작업을 보다 줄일 수 있다. 이에 따라, 생산 비용을 절감을 구현할 수 있다.
도 1 내지 도 11은 본 발명의 실시예에 따른 웨이퍼 패턴 계측 데이터를 이 용한 패턴 레이아웃 보정 방법을 설명하기 위해서 제시한 도면들이다.
도 1을 참조하면, 반도체 소자를 웨이퍼 상에 구현하기 위한 리소그래피(lithography) 과정 또는 패턴 전사 과정에 의해서 웨이퍼 상에 구현된 웨이퍼 패턴을 확인하는 패턴 계측 과정이 수행된다. 이때, 웨이퍼 상에 구현될 반도체 소자를 구성하는 패턴들의 형상을 목표 패턴 레이아웃(target pattern layout)으로 설계한다(도 1의 101). 필요에 따라 노광 시 수반되는 광근접효과(OPE: Optical Proximity Effect)나 노광 후 식각 과정에서의 수반되는 식각 바이어스(bias) 등을 고려하여, 이러한 목표 패턴 레이아웃을 OPC 과정을 통해 수정하는 과정이 더 수행될 수 있다.
이러한 목표 패턴 레이아웃을 노광 과정 등을 통해 웨이퍼 상에 전사하여 웨이퍼 패턴을 형성한다(도 1의 102). 이때, 웨이퍼 패턴은 웨이퍼 상에 노광 과정이 수행됨에 따라 형성되는 포토레지스트 패턴일 수 있으며, 또한, 포토레지스트 패턴을 식각 마스크로 이용한 선택적 식각 과정에 의해 형성되는 절연층 또는 도전층의 패턴, 예컨대, 메모리 반도체 소자를 구성하는 다양한 종류의 트랜지스터들을 위한 게이트 패턴(gate pattern)들일 수 있다. 형성된 웨이퍼 패턴이 목표 패턴 레이아웃에 정확하게 부합되는 형상 또는 크기를 가지는 지를 확인하기 위해서 웨이퍼 패턴에 대한 패턴 계측 과정이 수행된다. 이때, 패턴 계측 과정은 대량의 매스 데이터(mass data)의 확보가 가능한 계측 장비 또는 계측 방식, 예컨대, 패턴 레이아웃 데이터에 대응되는 웨이퍼 상의 칩 다이(chip die) 영역에서의 검사(inspection), 즉, 레이아웃 데이터베이스 투 다이 검사(DB to die inspection) 방식으로 수행될 수 있다.
도 1 및 도 2를 참조하면, 목표 패턴 레이아웃(도 2의 210)의 데이터를 확보하고, 이에 대응되는 영역, 예컨대, 칩 다이 영역의 웨이퍼 패턴의 이미지 컨투어(image contour: 230)를 얻는다. 이러한 웨이퍼 계측은 주사전자현미경(SEM)과 같이 패턴의 이미지를 얻을 수 있는 장비를 이용하여 이루어질 수 있다.
목표 패턴 레이아웃(210)의 데이터는 트랜지스터들의 게이트 패턴들(gate pattern: 211, 213)을 위한 라인 및 스페이스(line & space) 패턴들로 구성될 수 있으며, 메모리 반도체 소자의 회로를 구성하기 위한 다양한 크기 및 길이의 게이트 패턴들(211, 213)을 포함할 수 있다. 이러한 게이트 패턴들(211, 213)은 회로 구성에 따라, 셀(cell)에 수직한 방향으로 연장되는 제1게이트 패턴(211)들과, 이에 수직한 셀에 수평한 방향으로 연장되는 제2게이트 패턴(213)들을 포함할 수 있다. 이러한 목표 패턴 레이아웃(210)의 데이터에는 게이트 패턴들(211, 213)의 목표 선폭(target CD), 이웃하는 다른 패턴과의 이격간격(space), 선폭과 이격간격의 비인 설계 규칙 또는 듀티(duty) 등과 같은 정보 데이터가 함께 포함되고 있다. 이러한 목표 패턴 레이아웃(210)이 전사된 웨이퍼 패턴의 이미지 컨투어(230)는 제1게이트 패턴(211) 및 제2게이트 패턴(213) 각각에 대응되는 웨이퍼 제1패턴(231) 및 웨이퍼 제2패턴(233)이 형성되게 된다.
목표 패턴 레이아웃(210)과 웨이퍼 패턴의 이미지 컨투어(230)의 데이터를 이미지 매칭(image matching)시킨다. 이때, 패턴 계측하고자 하는 영역의 목표 패턴 레이아웃(210)의 데이터를 추출하고, 해당 영역의 웨이퍼 패턴의 이미지 컨투 어(230)의 영역에 이미지 매칭시킨다. 이러한 영역은 패턴 계측하고자 하는 영역으로, 칩 다이(chip die) 영역으로 설정될 수 있다. 이러한 이미지 매칭에 의해서, 웨이퍼 제1패턴(231)에 해당되는 목표 패턴인 제1게이트 패턴(211)이 이미지 매칭되고, 이러한 이미지 매칭에 의해서 웨이퍼 제1패턴(231)의 이미지 컨투어의 에지(edge)와 제1게이트 패턴(211)의 에지가 비교될 수 있다. 다른 패턴들 또한 마찬가지로 에지들이 비교되게 이미지 매칭된다.
이러한 이미지 매칭을 수행하고, 웨이퍼 패턴의 이미지 컨투어(230) 영역 내에 계측 좌표(250)들을 설정한다. 이때, 계측 좌표(270)들은 매우 많은 지점들에 설정될 수 있으며, 메모리 반도체 소자를 구성하는 다양한 트랜지스터들의 다양한 크기의 게이트 패턴들을 모두 확인할 수 있도록 수십만 내지 수백만 개의 지점(point)에 대해 좌표 설정한다. 이때, 목표 패턴 레이아웃(210)과 계측된 이미지 컨투어(230)가 이미지 매칭된 상태이므로, 계측 좌표(250)는 목표 패턴 레이아웃(210) 상에도 대등한 지점, 즉, 매칭 좌표(251)에 위치하게 된다.
이와 함께, 이미지 컨투어(230)의 계측 좌표(250)에서의 패턴 계측을 수행하여 웨이퍼 제1패턴(231)의 계측 선폭을 계측한다. 이때, 계측 선폭의 측정은, 이미지 매칭에 의한 제1게이트 패턴(211)의 에지와 웨이퍼 제1패턴(231)의 에지 간의 차이를 이용하여 제1게이트 패턴(211)의 선폭과의 차이로부터 얻어질 수 있다. 이러한 계측 선폭의 측정 데이터와 함께 에지들 간의 차이인 에지 차이 바이어스(bias)값을 또한 얻을 수 있다(도 1의 103). 이와 같이 얻어진 계측값들을 목표 패턴 레이아웃 데이터로부터 추출된 패턴 데이터(data)들과 매칭시켜 계측 결과 데 이터로 리스트한다(도 1의 104).
추출되고 계측된 결과 데이터들은 도 3에 제시된 바와 같이 계측 결과 데이터의 표(table)로 리스트(list)될 수 있다. 이때, 수평 방향으로 연장되는 게이트 패턴들(H_160 또는 H_170 등등)과 수직 방향으로 연장되는 게이트 패턴들(V_160 또는 V_170 등등)의 종류별, 즉, 160㎚ 또는 170㎚ 등등의 목표 선폭별로 선폭(width), 방향(Dir), 측정된 개수(Num) 등이 계측 결과 데이터에 리스트될 수 있다. 또한, 측정된 계측 선폭(CD)값과 레이아웃 데이터로부터 추출된 목표 선폭값을 이용하여 두 선폭값들의 차이를 대변하는 민투타겟(MTT: Mean To Target)값들을 구해 리스트할 수 있다. 그리고, 분포를 고려하여 3시그마(Sigma)값들을 산출하여 리스트할 수 있다.
도 3에 제시된 계측 결과 데이터들을 원본 데이터(raw data)로 이용하여, 웨이퍼 패턴들을 분석하여 패턴 에러의 확인 또는 에러의 경향 등을 분석할 수 있다(도 1의 105). 예컨대, 도 3에 제시된 계측 결과 데이터들을 이용하여, 도 4에 제시된 바와 같이, 목표 패턴, 즉, 게이트 패턴들의 종류별로 MTT값 또는 3시그마값들의 분포를 막대 그래프로 표현할 수 있다.
이러한 그래프에서 공정의 허용 범위(tolerance)를 의미할 수 있는 기준선을 예컨대 10㎚로 설정하고, 이러한 기준선을 벗어난 MTT값을 보이는 해당 게이트 패턴들의 종류를 확인할 수 있다. 예컨대, V_160 및 V_170의 경우 MTT값들이 기준선 보다 큰 값을 보이므로, 이러한 V_160 및 V_170에 해당되는 웨이퍼 패턴에 패턴 선폭 에러가 발생된 것으로 판단할 수 있다. 이와 같이 선폭 에러를 확인하고(도 1의 105), 선폭 에러가 확인된 계측 좌표에 해당되는 목표 패턴들의 레이아웃 부분에 이러한 에러를 피드백(feed back)하여 레이아웃을 보정한다(도 1의 106). MTT값들로부터 보정할 보정 오프셋(offset)값들을 구할 수 있으며, 구해진 보정 오프셋값들을 레이아웃에 반영하여 레이아웃을 수정할 수 있다.
또한, 도 4의 그래프에서 3시그마값이 상대적으로 큰 목표 패턴 종류를 선별할 수 있다. 이때, 디자인 룰(design rule)을 고려하여 이러한 3시그마값이 상대적으로 큰 경우, 예컨대, H_400의 경우 선폭 에러 발생으로 판단하여, 해당 게이트 패턴의 레이아웃을 보정할 수 있다.
도 3에 제시된 계측 결과 데이터들은 도 5에 제시된 바와 같이, 계측 선폭(CD)값들의 산포의 일례를 보여주는 히스토그램(histogram)으로 표현될 수 있다. 즉, 계측 선폭값과 목표 선폭값들로부터 산출되는 바이어스값들의 산포를 개수 백분율(%)로 표현한 히스토그램 분포도를 추출할 수 있다. 이러한 히스토그램들은 목표 선폭별 및 연장 방향별 목표 패턴들에 대한 계측 선폭(CD)값들의 산포를 보여주게 표현된다. 이러한 히스토그램들의 분포 형상을 분석하여 둘 이상의 피크(peak)를 가지는 특정 히스토그램을 도 6에 제시된 바와 같이 추출한다. 이때, 히스토그램의 분포 폭 또한 고려하여, 상대적으로 넓은 분포 폭을 가지는 히스토그램을 추출하여 분석할 수 있다.
도 6의 히스토그램은 제1피크(501) 부분과 제2피크(503) 부분으로 분산된 CD 분포를 보여주고 있다. 목표 패턴이 단일 종류의 230㎚ 목표 선폭으로 설계된 점을 고려할 때, 계측 선폭의 분포는 정상 분포를 가지는 것이 바람직하다. 그런데, 도 6의 히스토그램과 같이 2-피크(501, 503)를 보이는 것은 웨이퍼 패턴의 선폭들의 경향이 둘로 분산되고 있음을 의미한다. 따라서, 이러한 경향은 선폭 에러가 발생되고 있음을 보여주는 예로 인식될 수 있다. 이러한 선폭 에러를 확인하기 위해서, 각각의 피크(501, 503)에 해당되는 레이아웃 상의 좌표를 찾아간다. 이는 도 2에 제시된 바와 같이 목표 패턴 레이아웃의 데이터를 이미지 매칭하고 있으므로, 각각의 계측 선폭값에 대한 계측 좌표(250)에 해당되는 레이아웃 상의 매칭 좌표(251)에 대한 정보를 얻을 수 있어 가능하다.
각각의 피크(501, 503)에 해당되는 레이아웃 부분은 도 7의 레이아웃(270)의 제1패턴(271) 및 제2패턴(273)으로 확인될 수 있다. 제1피크(501) 부분에 관련된 제1패턴(271)과 제2피크(503) 부분에 관련된 제2패턴(273)은 실질적으로 대등한 목표 선폭(즉, 230㎚)로 설계되지만, 주변 환경의 차이에 의해서 실제 웨이퍼 패턴의 계측 선폭에서는 차이를 나타내게 된다. 즉, 제1패턴(271)의 주변에 보조 형상 패턴(assist feature: 275)이 도입됨에 따라, 제1피크(501)에서의 제1계측 선폭이 제2피크(503)에서의 제2계측 선폭과 달라진다.
이와 같은 분석을 통해, 선폭 에러의 확인 및 선폭 에러 발생의 원인을 규명할 수 있으며, 또한, MTT값이나 바이어스값을 이용하여 보정 오프셋값을 구할 수 있다. 또한, 보정 오프셋값들을 레이아웃(270)에 반영하여 레이아웃(270)을 수정하여, 설계된 의도에 보다 부합되는 웨이퍼 패턴의 형성을 유도할 수 있다.
한편, 도 3에 제시된 계측 결과 데이터들은 도 8에 제시된 바와 같이, 웨이퍼 패턴 계측 데이터를 이용하여 얻어진 계측 선폭(CD)값들의 산포의 일례를 보여 주는 선폭 누적 그래프(accumulation graph)로 표현될 수 있다. 즉, 계측 선폭값과 목표 선폭값들로부터 산출되는 바이어스값들의 산포를 누적 개수 백분율(%)로 표현할 수 있다. 이러한 누적 그래프들은 목표 선폭별 및 연장 방향별 목표 패턴들에 대한 계측 선폭(CD)값들의 산포를 보여주게 표현된다. 이러한 누적 그래프들의 테일부(tail part: 810)를 분석하여 상대적으로 긴 테일을 가지는 특정 누적 그래프를 도 9에 제시된 바와 같이 추출한다. 이때, 누적 그래프의 기울기를 고려하여 상대적으로 완만한 기울기를 가지는 누적 그래프를 추출하여 분석한다.
도 9의 누적 그래프는 하측의 제1테일부(901)와 상측의 제2테일부(903)가 상대적으로 길게 나타나고 있는 경우를 보여준다. 목표 패턴이 단일 종류의 170㎚ 목표 선폭으로 설계된 점을 고려할 때, 계측 선폭의 분포가 정상적일 때는 급격한 기울기를 가지고 좁은 테일부를 가지는 경향을 보이는 것이 바람직하다. 그런데, 도 9의 누적 그래프와 같이 테일부들(901, 903)이 상대적으로 길고 기울기 또한 상대적으로 완만한 경향을 보이는 것은 웨이퍼 패턴의 선폭들의 경향이 상대적으로 넓게 분산되고 있음을 의미한다. 따라서, 이러한 경향은 선폭 에러가 발생되고 있음을 보여주는 예로 인식될 수 있다. 이러한 선폭 에러를 확인하기 위해서, 각각의 테일부들(901, 903)에 해당되는 레이아웃 상의 좌표를 찾아간다. 이는 도 2에 제시된 바와 같이 목표 패턴 레이아웃의 데이터를 이미지 매칭하고 있으므로, 각각의 계측 선폭값에 대한 계측 좌표(250)에 해당되는 레이아웃 상의 매칭 좌표(251)에 대한 정보를 얻을 수 있어 가능하다.
제1테일부(901)에 해당되는 레이아웃 부분은 도 10의 레이아웃(280) 부분으 로 확인되고, 이러한 레이아웃(290)에서의 제3패턴(281) 부분으로 확인될 수 있다. 또한, 제2테일부(903)에 해당되는 레이아웃 부분은 도 11의 레이아웃(290)에서의 제4패턴(293) 부분으로 확인될 수 있다. 제1테일부(901) 부분에 관련된 제3패턴(도 10의 281)과 제2테일부(903) 부분에 관련된 제4패턴(도 11의 293)은 실질적으로 대등한 목표 선폭(즉, 170㎚)로 설계되지만, 주변 환경의 차이에 의해서 실제 웨이퍼 패턴의 계측 선폭에서는 차이를 나타내게 된다. 즉, 제3패턴(도 10의 281)의 주변에 보조 형상 패턴(assist feature: 285)이 도입되고, 제4패턴(도 11의 293)의 주변에는 대등한 이웃 패턴들이 라인 및 스페이스 형상으로 반복되게 도입되고 있다. 이러한 주변 환경의 차이에 의해 제1테일부(도 9의 901)에서의 제3계측 선폭이 제2테일부(903)에서의 제4계측 선폭과 달라진다.
이와 같은 분석을 통해, 선폭 에러의 확인 및 선폭 에러 발생의 원인을 규명할 수 있으며, 또한, MTT값이나 바이어스값을 이용하여 보정 오프셋값을 구할 수 있다. 또한, 보정 오프셋값들을 레이아웃(280, 290)에 반영하여 레이아웃(280, 290)을 수정하여, 설계된 의도에 보다 부합되는 웨이퍼 패턴의 형성을 유도할 수 있다.
이와 같이, 반도체 소자의 칩(chip)에 존재하는 수십만 개 이상의 트랜지스터들에 대한 웨이퍼 패턴 계측값을 얻음과 동시에 목표 패턴 레이아웃의 해당 패턴 데이터를 추출하고, 이러한 데이터로부터 패턴 선폭 에러 성분을 추출하는 것이 가능하다. 또한, 이러한 계측 데이터들의 다양한 분포도의 표현이 가능하여 보다 정밀하게 웨이퍼 패턴들을 대변할 수 있는 레이아웃 보정 또는 OPC가 가능하다.
도 1은 본 발명의 실시예에 따른 웨이퍼 패턴 계측 데이터를 이용한 패턴 레이아웃 보정 방법을 설명하기 위해 제시한 공정 흐름도이다.
도 2는 본 발명의 실시예에 따른 웨이퍼 패턴 계측 방법을 설명하기 위해서 개략적으로 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 웨이퍼 패턴 계측 데이터를 설명하기 위해서 개략적으로 도시한 도면이다.
도 4는 본 발명의 실시예에 따른 웨이퍼 패턴별 민투타겟(MTT)값 및 3시그마(sigma)값들의 분포의 일례를 보여주는 도면이다.
도 5는 본 발명의 실시예에 따른 웨이퍼 패턴 계측 데이터를 이용하여 얻어진 계측 선폭(CD)값들의 산포의 일례를 보여주는 히스토그램(histogram)이다.
도 6 및 도 7은 본 발명의 실시예에 따른 히스토그램을 이용한 패턴 에러(error)를 분석하는 방법의 일례를 보여주는 도면들이다.
도 8은 본 발명의 실시예에 따른 웨이퍼 패턴 계측 데이터를 이용하여 얻어진 계측 선폭(CD)값들의 산포의 일례를 보여주는 선폭 누적 그래프(accumulation graph)이다.
도 9 내지 도 11은 본 발명의 실시예에 따른 선폭 누적 그래프를 이용한 패턴 에러를 분석하는 방법의 일례를 보여주는 도면들이다.

Claims (6)

  1. 웨이퍼 상에 전사할 목표 패턴들의 레이아웃을 설계하는 단계;
    상기 목표 패턴들의 레이아웃을 상기 웨이퍼 상에 전사하는 단계;
    상기 웨이퍼 상에 전사된 웨이퍼 패턴들의 이미지 컨투어(image contour)와 상기 목표 패턴들의 레이아웃을 매칭(matching)시켜 상기 이미지 컨투어 상의 다수의 계측 좌표들에서 상기 웨이퍼 패턴들의 계측 선폭(CD)값들 얻는 단계;
    상기 목표 패턴들의 레이아웃 상의 상기 계측 좌표들에 해당되는 위치에 위치하는 상기 목표 패턴들에 대한 패턴 데이터(data)들을 추출하여 상기 계측 선폭값들과 매칭되게 리스트(list)하여 계측 결과 데이터를 얻는 단계;
    상기 계측 결과 데이터의 분포 및 경향을 분석하여 선폭 에러(error)를 확인하는 단계; 및
    상기 선폭 에러가 확인된 상기 계측 좌표에 해당되는 상기 목표 패턴들의 레이아웃 부분들에 대해 보정하는 단계를 포함하는 웨이퍼 패턴 계측 데이터를 이용한 패턴 레이아웃 보정 방법.
  2. 제1항에 있어서,
    상기 계측 결과 데이터는
    상기 패턴 데이터로 상기 목표 패턴들을 목표 선폭별 및 연장 방향별로 추출 하고, 상기 목표 선폭 및 상기 연장 방향별로 상기 계측 선폭(CD)값으로부터 산출된 민투타겟값(MTT) 및 3시그마(sigma)값들을 분류한 형태로 리스트되는 웨이퍼 패턴 계측 데이터를 이용한 패턴 레이아웃 보정 방법.
  3. 제2항에 있어서,
    상기 계측 결과 데이터에 리스트된 상기 민투타겟값(MTT)들 중 기준에 비해 벗어나 상대적으로 큰 민투타겟값(MTT)값을 선별하여 상기 선폭 에러(error)로 확인하고,
    상기 선폭 에러를 보정할 보정 오프셋(offset)값을 산출하여 상기 목표 패턴들의 레이아웃 부분들에 대한 보정 시 적용하는 웨이퍼 패턴 계측 데이터를 이용한 패턴 레이아웃 보정 방법.
  4. 제2항에 있어서,
    상기 계측 결과 데이터에 리스트된 상기 3시그마값들 중 기준에 비해 벗어나 상대적으로 큰 3시그마값을 선별하여 상기 선폭 에러(error)로 확인하고,
    상기 선폭 에러를 보정할 보정 오프셋(offset)값을 산출하여 상기 목표 패턴들의 레이아웃 부분들에 대한 보정 시 적용하는 웨이퍼 패턴 계측 데이터를 이용한 패턴 레이아웃 보정 방법.
  5. 제1항에 있어서,
    상기 선폭 에러(error)를 확인하는 단계는
    상기 계측 결과 데이터로부터 목표 선폭별 및 연장 방향별 상기 목표 패턴들에 대한 상기 계측 선폭(CD)값들의 산포를 차이 바이어스(bias)값들에 대한 개수의 히스토그램(histogram)들로 구하는 단계;
    상기 히스토그램들 중 둘 이상의 피크(peak)를 가지는 히스토그램을 추출하는 단계; 및
    상기 추출된 히스토그램의 피크들에 해당되는 상기 계측 좌표에 해당되는 상기 목표 패턴들의 레이아웃 부분들을 상기 목표 패턴들의 레이아웃으로부터 추출하여 상기 에러를 확인하는 단계를 포함하는 웨이퍼 패턴 계측 데이터를 이용한 패턴 레이아웃 보정 방법.
  6. 제1항에 있어서,
    상기 선폭 에러(error)를 확인하는 단계는
    상기 계측 결과 데이터로부터 목표 선폭별 및 연장 방향별 상기 목표 패턴들에 대한 상기 계측 선폭(CD)값들의 산포를 차이 바이어스(bias)값들에 대한 누적 개수의 누적 그래프(accumulation graph)들로 구하는 단계;
    상기 누적 그래프들의 기울기와 테일(tail)부를 분석하여 상대적으로 긴 테 일부를 가지는 누적 그래프를 추출하는 단계; 및
    상기 추출된 누적 그래프의 테일부에 해당되는 상기 계측 좌표에 해당되는 상기 목표 패턴들의 레이아웃 부분들을 상기 목표 패턴들의 레이아웃으로부터 추출하여 상기 에러를 확인하는 단계를 포함하는 웨이퍼 패턴 계측 데이터를 이용한 패턴 레이아웃 보정 방법.
KR1020070139616A 2007-12-28 2007-12-28 웨이퍼 패턴 계측 데이터를 이용한 패턴 레이아웃 보정방법 KR20090071737A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070139616A KR20090071737A (ko) 2007-12-28 2007-12-28 웨이퍼 패턴 계측 데이터를 이용한 패턴 레이아웃 보정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139616A KR20090071737A (ko) 2007-12-28 2007-12-28 웨이퍼 패턴 계측 데이터를 이용한 패턴 레이아웃 보정방법

Publications (1)

Publication Number Publication Date
KR20090071737A true KR20090071737A (ko) 2009-07-02

Family

ID=41329037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139616A KR20090071737A (ko) 2007-12-28 2007-12-28 웨이퍼 패턴 계측 데이터를 이용한 패턴 레이아웃 보정방법

Country Status (1)

Country Link
KR (1) KR20090071737A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210020086A (ko) * 2018-07-12 2021-02-23 에이에스엠엘 네델란즈 비.브이. 자동으로 sem 윤곽 측정 정확성 및 안정성을 개선하기 위한 패턴 인식 활용

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210020086A (ko) * 2018-07-12 2021-02-23 에이에스엠엘 네델란즈 비.브이. 자동으로 sem 윤곽 측정 정확성 및 안정성을 개선하기 위한 패턴 인식 활용

Similar Documents

Publication Publication Date Title
US11120182B2 (en) Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
US7135344B2 (en) Design-based monitoring
US9547745B1 (en) System and method for discovering unknown problematic patterns in chip design layout for semiconductor manufacturing
JP4643401B2 (ja) テストパターン作成方法、テストパターン作成プログラム、マスク作製方法、及び半導体装置製造方法
US20030115569A1 (en) Method and system for optical proximity correction
JP4939178B2 (ja) プロセス画像誘起欠陥を検出する方法
KR100914297B1 (ko) 웨이퍼 패턴 계측 데이터를 이용한 광근접효과보정 방법
CN113990770B (zh) 一种晶圆检测方法及检测装置
JP7281547B2 (ja) プロセス制御のためのインダイメトロロジ方法及びシステム
US20160110859A1 (en) Inspection method for contact by die to database
Morokuma et al. A new matching engine between design layout and SEM image of semiconductor device
JP2004163472A (ja) フォトマスクの設計方法、フォトマスク、及び半導体装置
US8741511B1 (en) Determination of lithography tool process condition
KR20090071737A (ko) 웨이퍼 패턴 계측 데이터를 이용한 패턴 레이아웃 보정방법
KR20090000868A (ko) 광 근접효과 보정방법
JP2006100619A (ja) 半導体装置の製造方法および半導体装置
KR20090071738A (ko) 복수 레이아웃의 데이터를 이용한 패턴 검증 방법
JP2004354919A (ja) 光近接効果補正の検証方法および検証装置
JP2007081292A (ja) 検査方法、検査システムおよびプログラム
KR20100073374A (ko) 반도체 소자의 결함 검출 방법
KR101113325B1 (ko) 광근접 보정 검증 방법
Yang et al. OPC accuracy enhancement through systematic OPC calibration and verification methodology for sub-100nm node
Howard et al. Inspection of integrated circuit databases through reticle and wafer simulation: an integrated approach to design for manufacturing (DFM)
KR100698074B1 (ko) 근접 효과 보정용 모델의 제조방법
KR100811269B1 (ko) 광근접 효과 보정을 위한 패턴 모델링 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination