CN100432840C - 光刻制程中对掩膜图案进行光学邻近修正的方法 - Google Patents

光刻制程中对掩膜图案进行光学邻近修正的方法 Download PDF

Info

Publication number
CN100432840C
CN100432840C CNB2005100239314A CN200510023931A CN100432840C CN 100432840 C CN100432840 C CN 100432840C CN B2005100239314 A CNB2005100239314 A CN B2005100239314A CN 200510023931 A CN200510023931 A CN 200510023931A CN 100432840 C CN100432840 C CN 100432840C
Authority
CN
China
Prior art keywords
mask
data
model
line end
measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100239314A
Other languages
English (en)
Other versions
CN1818790A (zh
Inventor
洪齐元
张斌
王谨恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2005100239314A priority Critical patent/CN100432840C/zh
Publication of CN1818790A publication Critical patent/CN1818790A/zh
Application granted granted Critical
Publication of CN100432840C publication Critical patent/CN100432840C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种在光刻制程中利用数据建模对掩膜图案进行光学邻近修正的方法，适用于集成电路的两维结构修正。其在常规方法的基础上，调整了在测量相邻近的两个线端间距时所采取的测量位置，通过测量位置的改变，可以达到更好地建模，精确模拟和修正的目的。

Description

光刻制程中对掩膜图案进行光学邻近修正的方法
技术领域
本发明涉及半导体制造工业中的光刻制程，尤其涉及对掩膜版的光学邻近修正方法。
背景技术
自1958年第一块集成电路在美国德州仪器公司发明以来，集成电路产业取得了迅猛的发展，从最初一块芯片(集成电路)上只有几个元器件发展到现在的一块芯片上超过百万甚至千万个器件。它的性能相应的有了巨大的提高，被应用在生活中的各个领域。集成电路成为了现代信息社会的核心。集成电路的制造技术也得到了相应的巨大发展，从最初的一英寸硅片上生产几个芯片到现在的12英寸(约300毫米)硅片上几百个特定芯片。集成电路制造技术是一个复杂的工艺，每隔18到24个月就会更新换代。表征集成电路制造技术的一个关键参数最小特征尺寸即关键尺寸(CD)，从最初的125微米(10-6米)发展到现在的0.18微米甚至更小。这使得每个芯片上有几百万个元器件才成为可能。而现在生产一块芯片可多达500道工序。
光刻技术是集成电路制造工艺发展的驱动力，也是其中最复杂的一项技术。相对于其他的单个制造技术来说，光刻对芯片性能的提高有着革命性的贡献。在光刻工艺开始之前，集成电路的结构会先通过特定的设备复制到一块较大(相对于生产用的硅片来说)名为掩膜版的石英玻璃片上，然后通过光刻设备产生特定波长的光(如248微米的紫外线)将掩膜版上集成电路的结构复制到生产芯片所用的硅片上。在这个从掩膜版复制硅片过程中，会产生电路结构的失真。尤其是到了现在180微米及以下制造工艺阶段，这种失真如果不去改正的话会造成整个制造技术的失败。这种失真是由于光学近似效应(Optical Proximity Effect)造成的。要改正这种失真，半导体业界的普遍做法是利用预选在掩膜版上进行结构补偿的方法，这项技术又称作光学近似效应修正，简称OPC(Optical ProximityEffect Correction)。
通过计算集成电路生产中光刻工艺产生的一些数据来进行预先对掩膜版上电路结构进行补偿，从而达到在硅片上芯片电路结构最小程度的失真，这提高了芯片生产过程中的成品率，保证了集成电路的正常功能。在中国专利申请02141166.2中详细描述了传统的利用光学邻近修正来校正掩膜图案的方法。另外光学近似效应修正也对集成电路制造技术的革新提供了极强的推动力，成为现在半导体的生产过程中必不可少的一个环节。
光学邻近修正一般分为基于规则的OPC(rule based OPC)以及基于模型的OPC(model based OPC)，前者是在后处理过程为所有满足给定规范的图案加上增强型特征图案；而后者可以对特征图案的实际曝光结果进行仿真，速度虽慢但更精确，其利用模型方法添加增强型特征图案可实现仿真特征图案与物理设计的匹配。
目前在应用光学邻近修正时，对两维结构来说最困难的是对线端(Line-end)的建模和精确模拟，因为其与一维结构相比，具有局部更高或更低的阈值，这个问题在使用恒量阈建模方法时尤其不能避免。而现在实际操作方法是对线端掩膜重新定位，扩大线端掩膜的延伸值，以减少建模错误，这个方法还不能解决根本性问题，它不能精确建模来模拟和修正。
发明内容
本发明的目的在于，提供一种可以精确建模来进行模拟和修正的方法，并且保持现有的恒量阈建模方法，不至于改变整个工艺步骤。
本发明提出一种在光刻制程中利用数据建模对掩膜图案进行光学邻近修正的方法，包括以下步骤：
测量收集光刻形成的长条形电路的线宽数据；
测量收集光刻形成的长条形电路中相邻近的两个线端间距数据，其中所采取的测量位置偏离线端的中线一定距离，较佳是偏离中线距离为所测得线宽的10％；
利用数学模型方法将采集的数据建立模型，以此模型对掩膜版上的电路结构进行光学邻近修正。
本发明方法的优点在于，它仍然保持现有的恒量阈建模方法，不改变工艺步骤，和目前采用的技术相比，不同之处仅在于测量相邻近的两个线端间距时，其采用的测量位置偏离了现有技术采用的中线位置。而通过这种测量位置的改变，所取得的效果十分明显，采用本发明的技术方案之后，基于模型的OPC对掩膜版的修正精确性有了明显提高。从图2至图5可以看出应用本发明方法后测得的数据都稳定于小范围内，这样就可以很好地解决局部更高或更低阈值的问题。
为了更容易理解本发明的目的、特征以及其优点，下面将配合附图和实施例对本发明加以详细说明。
附图说明
图1a是本发明测量所述线宽和线端间距的测量位置示意图，1表示实际光刻后得到的电路结构形状，2表示理想的电路结构形状；3是长条形电路的线宽，4是长条形电路中相邻近两个线端的间距；
图1b是本发明在测量线端间距时，测量位置偏离线端中线一定距离的示意图，5是线端的中线，6是按本发明方法所测的线端间距，7是测量位置偏离中线的距离；
图2至图5说明本发明的效果，是应用本发明方法后，所测得的各种不同离散型数据分布示意图。
具体实施方式
为了更好地理解本发明的工艺，下面结合一个本发明的优选实施例作进一步说明，但其不限制本发明。
如图1a至图1b所示，在光刻制程中，由于存在光学邻近效应(OpticalProximity Effect)，在从掩膜复制硅片过程中产生失真，例如图1a至1b中，实际光刻后得到的电路结构形状1和理想的电路结构形状2之间有较大差异。修正这种失真的方法步骤为，首先测量光刻制程的产品电路结构中如图1a至1b所示的线宽3，采集数据；再测量两个相邻近线端间的距离，所采取的测量位置偏离线端中线一段距离7，距离7约为线宽的10％，最后实际测得为线端间距6，采集数据。然后利用数学模型方法用这些数据建立模型，以之对掩膜版上的电路结构进行补偿修正，从而达到电路结构最小程度的失真。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入本发明要求保护的范围内。本发明要求保护的范围由权利要求书及其等效物界定。

Claims (6)

1、一种在光刻制程中利用数据建模对掩膜图案进行光学邻近修正的方法，其通过对光刻制程的产品进行数据测量采集来建立模型，用于预先对掩膜版上的电路结构进行补偿性修正，包括以下步骤：
测量收集光刻形成的长条形电路的线宽数据；
测量收集光刻形成的长条形电路中相邻近两个线端的间距数据；
将采集的数据建立模型，利用此模型对掩膜版上的电路结构进行光学邻近修正；
其特征在于，在测量线端间距时，所采取的测量位置偏离线端的中线距离为线宽的10％～20％。
2、如权利要求1所述的方法，其中将采集的数据建立模型是应用数学模型方法来完成。
3、如权利要求1所述的方法，其中在测量线端间距时，所采取的测量位置偏离线端的中线距离为10～20纳米。
4、一种用于半导体光刻制程的掩膜，经过基于模型的光学邻近修正处理，其特征在于，这种掩膜是通过以下方法得到的：
测量收集光刻形成的长条形电路的线宽数据；
测量收集光刻形成的长条形电路中相邻近两个线端的间距数据，在测量线端间距时，所采取的测量位置偏离线端的中线距离为线宽的10％～20％。
将采集的数据建立模型，利用此模型对掩膜版上的电路结构进行光学邻近修正，得到修正后的掩膜版。
5、如权利要求5所述的掩膜，其中在测量线端间距时，所采取的测量位置偏离线端的中线距离为10～20纳米。
6、如权利要求5所述的掩膜，其中将采集的数据建立模型是应用数学模型方法来完成。
CNB2005100239314A 2005-02-07 2005-02-07 光刻制程中对掩膜图案进行光学邻近修正的方法 Expired - Fee Related CN100432840C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100239314A CN100432840C (zh) 2005-02-07 2005-02-07 光刻制程中对掩膜图案进行光学邻近修正的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100239314A CN100432840C (zh) 2005-02-07 2005-02-07 光刻制程中对掩膜图案进行光学邻近修正的方法

Publications (2)

Publication Number Publication Date
CN1818790A CN1818790A (zh) 2006-08-16
CN100432840C true CN100432840C (zh) 2008-11-12

Family

ID=36918845

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100239314A Expired - Fee Related CN100432840C (zh) 2005-02-07 2005-02-07 光刻制程中对掩膜图案进行光学邻近修正的方法

Country Status (1)

Country Link
CN (1) CN100432840C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192009B (zh) * 2006-11-28 2011-07-06 中芯国际集成电路制造(上海)有限公司 建立光学近接修正模型的方法
CN101311822B (zh) * 2007-05-23 2011-03-23 中芯国际集成电路制造(上海)有限公司 光学近距修正的方法
CN101359169B (zh) * 2007-08-03 2010-12-22 中芯国际集成电路制造(上海)有限公司 掩膜图案校正方法
CN101482696B (zh) * 2008-01-07 2011-04-20 中芯国际集成电路制造(上海)有限公司 一种光刻系统NA-σ的设置方法
CN101923278B (zh) * 2009-06-17 2012-01-04 复旦大学 一种光刻工艺中移相掩模版的建模方法
CN101995763B (zh) * 2009-08-17 2012-04-18 上海宏力半导体制造有限公司 光学邻近校正方法
CN102955713B (zh) * 2011-08-31 2015-11-25 北京中电华大电子设计有限责任公司 一种802.11n无线网卡芯片仿真固件优化的处理方法
US10079185B1 (en) * 2017-06-23 2018-09-18 United Microelectronics Corp. Semiconductor pattern for monitoring overlay and critical dimension at post-etching stage and metrology method of the same
CN113253565B (zh) * 2021-07-05 2021-10-01 南京晶驱集成电路有限公司 光学临近修正方法、装置及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5439765A (en) * 1992-04-02 1995-08-08 Nec Corporation Photomask for semiconductor integrated circuit device
US5800951A (en) * 1995-11-22 1998-09-01 Nec Corporation Exposure method and exposure mask with monitoring patterns
CN1392453A (zh) * 2001-06-20 2003-01-22 旺宏电子股份有限公司 光学近接修正的方法
CN1450407A (zh) * 2002-04-09 2003-10-22 联华电子股份有限公司 一种修正掩膜布局图的方法
US20040103388A1 (en) * 2002-11-27 2004-05-27 Stanislav Aleshin First approximation for OPC significant speed-up
JP2005017551A (ja) * 2003-06-25 2005-01-20 Matsushita Electric Ind Co Ltd 近接効果補正の検証方法及び検証装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5439765A (en) * 1992-04-02 1995-08-08 Nec Corporation Photomask for semiconductor integrated circuit device
US5800951A (en) * 1995-11-22 1998-09-01 Nec Corporation Exposure method and exposure mask with monitoring patterns
CN1392453A (zh) * 2001-06-20 2003-01-22 旺宏电子股份有限公司 光学近接修正的方法
CN1450407A (zh) * 2002-04-09 2003-10-22 联华电子股份有限公司 一种修正掩膜布局图的方法
US20040103388A1 (en) * 2002-11-27 2004-05-27 Stanislav Aleshin First approximation for OPC significant speed-up
JP2005017551A (ja) * 2003-06-25 2005-01-20 Matsushita Electric Ind Co Ltd 近接効果補正の検証方法及び検証装置

Also Published As

Publication number Publication date
CN1818790A (zh) 2006-08-16

Similar Documents

Publication Publication Date Title
CN100432840C (zh) 光刻制程中对掩膜图案进行光学邻近修正的方法
JP4104574B2 (ja) エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンｉｃ設計のための改善された方法および装置
KR101450500B1 (ko) 레티클 레이아웃용 메트롤로지 타깃 구조 디자인을 생성하기 위한 컴퓨터 구현방법, 전송매체, 및 시스템
US8166424B2 (en) Method for constructing OPC model
US8102408B2 (en) Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs
US8056029B2 (en) Merging sub-resolution assist features of a photolithographic mask
CN104516206B (zh) 一种优化光学临近修正拟合结果的方法
CN102096309B (zh) 光学邻近校正方法
CN105573048A (zh) 一种光学临近修正模型的优化方法
US8782572B1 (en) Method of optical proximity correction
CN103576444B (zh) 一种掩膜版的光学临近修正方法
CN103365071A (zh) 掩膜板的光学邻近校正方法
CN108475026A (zh) 热点及工艺窗监测
CN109459911B (zh) 一种提高opc模型精度的方法
CN103163727A (zh) 一种掩膜图案的修正方法
US20080320435A1 (en) Optical proximity correction improvement by fracturing after pre-optical proximity correction
CN201740972U (zh) 一种用于测量套准精度的测量结构
US6571383B1 (en) Semiconductor device fabrication using a photomask designed using modeling and empirical testing
CN111443567B (zh) 光学邻近修正模型、光学邻近修正方法
US7930654B2 (en) System and method of correcting errors in SEM-measurements
CN104570587A (zh) 一种制备opc光刻掩膜版的系统及方法
JP4329333B2 (ja) 露光マスクの補正方法
US7251806B2 (en) Model-based two-dimensional interpretation filtering
US6602642B2 (en) Optical proximity correction verification mask
CN101398859B (zh) 把光罩偏差放大系数引入光学邻近效应建模的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111205

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111205

Address after: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081112

Termination date: 20190207