CN101923278B - 一种光刻工艺中移相掩模版的建模方法 - Google Patents
一种光刻工艺中移相掩模版的建模方法 Download PDFInfo
- Publication number
- CN101923278B CN101923278B CN2009100532036A CN200910053203A CN101923278B CN 101923278 B CN101923278 B CN 101923278B CN 2009100532036 A CN2009100532036 A CN 2009100532036A CN 200910053203 A CN200910053203 A CN 200910053203A CN 101923278 B CN101923278 B CN 101923278B
- Authority
- CN
- China
- Prior art keywords
- mask
- vertical
- electric field
- phase shift
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明属集成电路光刻领域,涉及一种并行化处理移相掩模建模的方法。本方法在掩模版的金属和石英的垂直交界处将其沿纵向剖分成N个垂直掩模结构,使相邻垂直掩模结构的介电常数在垂直方向分布不同。对特征垂直掩模结构用基于非连续伽勒金的谱元方法计算其电场的特征函数和特征值,并用它们作为基函数表征任意垂直掩模结构的电场分量;在水平方向,用施瓦茨迭代求解N个垂直掩模结构的电场方程及边界条件,在每次迭代中,N个垂直掩模结构的电场计算任务分配到多个计算节点并行完成,每个垂直掩模结构的左右边界条件采用相邻垂直掩模结构在上一步迭代的解。本方法具有精度高和并行计算的特性,能处理实际大规模任意结构移相掩模版的建模。
Description
技术领域
本发明属集成电路光刻领域,涉及集成电路制造中光刻工艺,具体涉及一种新型的并行化处理移相掩模建模的方法。
背景技术
光刻工艺是集成电路制造工艺中的核心技术,它通过光刻机系统,实现了设计图形在半导体硅片上的成像。随着集成电路的制造工艺进入纳米时代,芯片的特征尺寸减小到65nm、45nm、32nm以至22nm,但是高昂的研制费用使得光刻工艺依然采用193nm的大尺寸光波。由于集成电路的器件和互连线的特征尺寸比光源波长小,光刻中由于大尺寸光波显著的干涉和衍射效应造成了实际在硅片上成像的图形发生大尺寸图形扭曲变形,小尺寸图形消失(如图1所示)。因此必须在传统集成电路设计的多个流程如版图设计、掩模设计和光刻工艺中采取各种分辨率增强技术(RET)包括光学邻近效应矫正(OPC)和移相掩模(PSM)技术等保证芯片能够被正确制造。OPC技术通过引入附加的图形来补偿光刻过程中的图形失真,PSM技术通过改变透过掩模的光的相位来减小衍射,提高光刻分辨率。
由于集成电路光刻工艺极其昂贵和费时,通过工艺试验的方法来获得实际光刻结果需要极其高昂的研发成本。为了保证芯片一次性流片成功,必须对光刻工艺建模,使得在芯片设计阶段就可以通过光刻模型来精确地获得版图在硅片上成像的几何图形,从而指导版图优化、掩模矫正以及成品率分析。
图2是一个包含移相掩模的光刻机系统示意图,光从光源出发,经过聚光器、移相掩模版、光学投影系统最终在硅片上成像。值得注意的是,当掩模版上的结构尺寸与光波波长相当或更小时,光波经过掩模版将发生衍射、散射、极化等三维电磁现象。传统的基于Kirchhoff几何光学近似的掩模版模型[1]由于不能反映三维电磁现象,不再适用,因此必须采用严格的电磁场分析方法对移相掩模版进行精确建模。如何建立一种精确的移相掩模版模型,用来检测光经掩模版后在硅片上的光强分布,成为本领域急需解决的关键技术问题。
目前国际上已经提出了采用二维或三维麦克斯韦方程用于移相掩模版的精确建模,并提出了多种严格电磁分析方法如:时域有限差分方法(FDTD)[2]、波导方法(WaveGuide)[3]和有限元方法(FEM)[4]用于求解麦克斯韦方程。时域有限差分方法(FDTD)[2]在时域求解麦克斯韦方程。它对麦克斯韦方程在时间域和空间域进行差分离散,对得到的离散代数方程进行迭代求解。为了保证时域有限差分方法的稳定性,空间步长和时间步长必须满足稳定性条件。为了保证时域积分的精度,必须采用小的时间步长,而稳定性条件将导致空间步长过小,离散方程的规模变大。因此对于大规模掩模建模问题,时域有限差分方法十分耗时,并不实用。有限元方法[4]求解给定频率下的时谐麦克斯韦方程,采用完美匹配层(PML)处理边界条件。但是有限元方法也存在存储量大、十分耗时的问题,因此也无法处理大规模移相掩模版建模问题。波导方法(WaveGuide)[3]的主要思想是沿水平方向将掩模版划分成一些薄层,使得每一个薄层中的介电常数在垂直方向是均一的。在每一薄层中,对麦克斯韦方程进行分离变量可以得到一个特征值问题。在每一薄层中,将材料的介电常数和电磁场都展开成有限截断的傅立叶级数,可以获得每一水平薄层中的特征值问题的数值解,从而得到光在这一水平薄层中的电磁场传播模式。然后在整个掩模版的上下加上合适的电场和磁场边界条件,可以求得光通过掩模版后透射波和透射波的分布。波导方法也存在一些不足,首先使用傅立叶级数展开使得待求解的区域被周期延拓,由于实际求解的问题并不是周期的,因此必须数倍地扩大计算区域,使得待求解区域的解尽可能少受周期延拓的影响;其次掩模版的介质材料(如铬(chrome)和石英(quartz))呈现阶跃变化,对阶跃的介电常数分布进行逼近需要高阶傅立叶级数,这一方面增加了计算复杂度,另一方面傅立叶级数的有限截断带来了吉布斯效应,影响了阶跃处的电磁场的计算精度。以上三种方法存在的另一个主要问题,就是只能对小规模结构的掩模版进行建模,无法对实际大规模掩模版进行分析建模,这也严重制约了上述三种方法的实际应用。
与本法明相关的现有技术有:
[1]G.A.Ponomarev and V.P.Yakubov.Kirchhoffs approximation method ofgeometrical optics in the problem of scattering of waves at an irregular surface,Radiophysics and Quantum Electronics 19(8):849-8521976
[2]A.K.Wong and A.R.Neureuther.Rigorous three-dimensional time-domainfinite-difference electromagnetic simulation for photolithographic applications.IEEETrans.on Semiconductor Manufacturing,8(4):419-431,1995.
[3]K.D.Lucas,H.Tanabe,and A.J.Strojwas.Effcient and rigorousthree-dimensional model for optical lithography simulation.Journal of the OpticalSociety ofAmerica,13(11):2187-2199,1996.
[4]S.Burger,R.Kohle,L.Zschiedrich,and W.Gao etc.Benchmark of fem,waveguide and fdtd algorithms for rigorous mask simulation.Proc.SPIE,5992:368-379,2005.
[5]W.Cai,X.Ji,J.Sun,and S.Shao.A schwarz generalized eigen-oscillation spectralelement method(gesem)for 2-d high frequency electromagnetic scattering indispersive inhomogeneous media.Journal of Computational Physics,227(23):9933-9954,2008
发明内容
本发明针对现有的光刻掩模版建模存在的问题,提出一种集成电路制造中光刻工艺,具体涉及一种可并行计算的精确的移相掩模版系统的二维电磁快速建模方法。
本发明方法在掩模版的金属和石英的垂直交界处将掩模版沿纵向剖分成N个垂直掩模结构,使得两个相邻垂直掩模结构的介电常数在垂直方向分布不同。对特征垂直掩模结构采用基于非连续伽勒金的谱元方法精确计算出其电场的特征函数和特征值,并使用它们作为基函数来表征任意一个垂直掩模结构的电场分量;在水平方向,采用施瓦茨迭代求解N个垂直掩模结构的电场方程及边界条件,在每次迭代中,N个垂直掩模结构的电场计算任务分配到多个计算节点并行完成,每个垂直掩模结构的左右边界条件将采用相邻垂直掩模结构在上一步迭代的解。
本方法具有精度高和并行计算的特性,能够处理实际大规模任意结构(非周期)移相掩模版的建模。
应用本发明提出的方法,可以从移相掩模优化和版图设计优化两个方面来提高光刻分辨率。一方面,应用本发明方法,可以分析不同材料和结构的移相掩模对光刻分辨率的影响,从而获得满足分辨率要求的移相掩模的工艺结构和材料。另一方面,本发明提出的方法还可以通过光强能量的分布检测光刻后图形的畸变程度,从而指导芯片版图光学邻近效应矫正和移相掩模等光刻优化设计,提高光刻分辨率。
本发明提出的二维光刻掩模版建模方法,流程如图3所示。首先:输入芯片掩模版信息(包括掩模中金属铬和石英的位置和厚度、移相材料的位置和厚度等)和光源信息(包括入射光的强度、极化方向以及入射角度)。步骤一:从掩模版的结构出发,结合入射光的条件,建立掩模版的亥姆霍兹方程模型。步骤二:将掩模版纵向剖分成N个垂直掩模结构,使得两个相邻垂直掩模结构的介电常数在垂直方向分布不同,并提取其中的特征垂直掩模结构。步骤三:针对每一个特征垂直掩模结构,采用基于非连续伽勒金的谱元方法求解特征垂直结构中电场的特征函数和特征值。步骤四:建立第i个垂直掩模结构的电场模型及其边界条件。步骤五:采用并行计算和施瓦茨迭代求解N个垂直掩模结构散射场,从而得出最终的散射场场强分布。
本发明具有以下的优点:
1.本发明对掩模结构采取垂直划分的方式,得到数量很少的特征垂直掩模结构,只需求解特征垂直掩模结构的电场的特征函数和特征值,并使用它们作为基函数来表征掩模版N个垂直结构中任意一个的电场分量,因而极大地缩短了建模时间。
2.本发明采用了基于非连续伽勒金的谱元方法求解特征垂直掩模结构的电场的特征值问题和特解问题,实现了特征函数在存在介电常数阶跃跳变的区域的连续表示,这就避免了波导方法采用高阶傅立叶级数展开所带来的计算复杂度和误差,因此本发明具有精度高的优点。
3.本发明对N个垂直掩模结构的电场计算采用了施瓦茨迭代和并行计算的技术,使得本发明可以处理实际大规模任意结构(非周期)移相掩模版的建模,大幅提高了建模效率。
4.利用本发明提出的方法,可以从移相掩模优化和版图设计优化两个方面来提高光刻工艺的分辨率。提高了版图设计和光刻工艺优化的效率,降低了光刻工艺可制造性研发成本。
附图说明
图1为亚波长光刻造成的图形畸变示意图;
图2为光刻机系统示意图;
图3为本发明方法示意图;
图4是一幅几何示意图,表示了光刻中掩模版的垂直截面图;
图5是一幅示意图,表示了施瓦茨迭代过程中的迭代过程;
图6是第一实施例中本发明方法和波导方法获得的光强分布结果比较;
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面通过一些具体的实例进一步说明本发明。
实施例1:
步骤1
建立光刻掩模版的亥姆霍兹方程模型
本实施例中的光刻掩模版是一个二维结构的掩模版(如图4所示),其中所有的材料介电常数沿Y方向是均一的,入射波、散射波和透射波均在X-Z平面中。考虑TM极化波,其电场分量只有Y方向光经过该二维掩模版的电磁传播问题可以用如下的亥姆霍兹方程建模
其中μ是磁介质常数,ε是电介质常数,ω是光波角频率。电场在垂直方向的不同介质材料的交界面上满足如下的边界条件
在求解区域的边界处添加完美匹配层,使得方程具有如下的边界条件
其中L为计算区域的长度。
如图4所示,当入射的平面波Ey i入射至掩模版表面时,掩模版中的总场、入射场和散射场满足如下的方程
其中Ey(x,z)是总电场强度,Ey i(x,z)是入射波的电场强度,Ey s(x,z)是散射场的电场强度。将散射场展开成如下的级数展开形式
上式中右端项的第二部分是用来满足入射波所带来的非齐次界面条件(4)。将(5)中的级数展开项代入(1),可以得到如下的特征值问题
其中λp是一组特征值,而φp(z)是其对应的一组特征函数;将(5)中的第二项代入(1)式,可以得到一个特解的问题,
方程(6)(7)(8)及边界条件(2)(3)构成了光刻掩模版的模型,其中散射场分量的Ey s(x,z)是待求的未知变量。方程(6)和(8)将通过步骤三中的谱元方法求解,得到(5)中的φp(z)、α(x)和方程(7)通过步骤四中的施瓦茨迭代方法求解,得到(5)中的系数cp(x),从而可以得到散射场电场分量Ey s。
步骤2
将掩模版纵向剖分成N个垂直掩模结构,并提取其中的特征垂直掩模结构
如图4所示二维掩模版结构,最上层为石英层,石英层的下面是金属铬以及石英材料,分别对应版图中的图形和空白区域。在掩模版的金属和石英的垂直交界处将掩模版沿纵向剖分成N个垂直掩模结构,使得相邻垂直掩模结构的介电常数在垂直方向分布不同。每一个垂直掩模结构由多个纵向分层的介质材料构成,每一层介质材料在水平方向上的介电常数是均一的,垂直方向相邻层的介质材料不同。在N个垂直掩模结构中,选出最大的垂直掩模结构子集,构成特征垂直掩模集合,使得其中任意两个垂直掩模结构的介电常数在垂直方向分布不同。
根据如上的划分原则可见,垂直掩模结构的个数是由版图图形的个数决定的。由于版图图形的数量非常庞大,因此垂直掩模结构的个数N很大。但在实际掩模版制造工艺中,沿垂直方向的分层介质的材料的种类很少,使得其中特征垂直掩模结构的个数很少。如图4所示,特征垂直掩模结构只有5个(分别是第1、2、3、6、7个竖条),但是垂直掩模结构的个数是由版图图形的个数决定的,可以有上千万个。
尽管垂直掩模结构的个数N很大,但是只需对少数若干个特征垂直掩模结构的特征值问题(6)和特解问题(8)进行求解,就可以得到垂直掩模结构的电场的特征函数和特征值,并使用它们作为基函数来表征掩模版N个垂直结构中任意一个的电场分量,因而极大地缩短了建模时间。
步骤3
采用基于非连续伽勒金的谱元方法求解特征垂直结构中电场的特征函数和特征值
对于每一个特征垂直掩模结构中的特征值问题(6)和特解问题(8)及其边界条件(2)(3),采用[5]中提出的基于非连续伽勒金的谱元方法得到垂直掩模结构中散射场Ey s表达式(5)中φp(z)、α(x)和三个函数的勒让德多项式表达式。
非连续伽勒金方法的主要优点是引入“数值通量”的概念,实现了特征函数在存在介电常数阶跃跳变的区域的连续表示,这就避免了波导方法采用高阶傅立叶级数展开所带来的计算复杂度和误差,使得本发明具有很高的精度。
步骤4
建立第i个垂直掩模结构的电场模型
每一个垂直掩模结构中的电场问题的解具有如下的形式其中φp(z)、α(x)和已经在步骤三中得到,在本步骤中,将通过施瓦茨迭代方法求解方程(7),得到(5)中的cp(x),从而可以得到散射场的解Ey s。
求解任意第i个垂直掩模结构系数cp i(x)的方程可由(7)式推导如下
cp i(x)所要满足的边界条件就是在相邻的垂直掩模结构的交界面上电场连续的罗宾型边界条件(10)(11)。第i个垂直掩模结构的左边界(也就是第i和i-1个垂直掩模结构的交界面)的边界条件为
其中K=λi为辐射算子,φp i为第i个垂直掩模结构的特征函数。相应地,第i个垂直掩模结构的右边界(第i和i+1个垂直掩模结构的交界面)得到相似的边界条件
方程(9)及其边界条件(10)(11)构成了求解第i个垂直掩模结构散射场的电场分量的方程组。
步骤5
采用并行计算和施瓦茨迭代求解所有垂直掩模结构散射场
第i个垂直掩模结构的电场方程如(9)(10)(11),将N个垂直掩模结构的方程组联立,就得到N个垂直掩模电场方程组,在本步骤中将采用施瓦茨迭代和并行计算求解N个垂直掩模电场方程组。
将整个掩模版求解区域划分成若干个相邻的小区域,每个小区域可以包含若干个垂直掩模结构。采用并行计算技术,将每一个计算小区域放在一个计算节点上计算,每次计算完成之后,将每个计算小区域的边界值与相邻小区域的边界值进行交换,然后开始下一次的并行计算,直至施瓦茨迭代收敛,其中迭代的收敛判据是两次迭代中N个垂直掩模结构中的散射场的电场分量的相对误差小于某个阈值。
如图5所示,在第n步的施瓦茨迭代中,求解第i个垂直掩模结构的电场值,需要求解方程(9),并将相邻的第i-1个和第i+1个垂直掩模结构在第n-1步迭代的解Ey i-1|n-1和Ey i+1|n-1代入(10)(11)得到计算第n步时所需的边界条件。
施瓦茨迭代采用罗宾边界条件,使求解每一个垂直掩模结构的边界条件只与它相邻的两个垂直掩模结构相关。结合施瓦茨迭代的方法可以实现N个垂直掩模结构的并行计算,因此使得该方法可以适用于大规模非周期掩模版的建模。
根据以上步骤一到五,可以在给定入射波和掩模版结构的条件下,得出光透过掩模版后的光强分布的值。
实施例3
通过本发明模型获得的光强分布结果与传统的波导方法结果之间的比较。考虑波导方法仅能求解小规模问题,因此本实施例选择了一个具有9个垂直掩模结构的小规模掩模版,其中每一个垂直结构的宽度均为180nm。以上参数的设定不受上述具体实施例的限制。
图6为通过本发明模型获得的光强分布和传统波导方法得到的光强分布之间的比较。从图上可以看出,对于小规模掩模版,本发明模型得到的光强分布结果与传统的波导方法结果的精度相当,表明了本发明提出的模型的正确性,具有很高的可信度。
实施例4
本实施例为大规模掩模版并行建模的结果。在该实例中,选择了六个掩模版,掩模版的每一个垂直掩模结构的宽度仍为180nm,垂直掩模结构的个数从1000到50000不等,计算节点个数选择了1个到20个。表1是采用本发明对这六个掩模版在1到20个计算节点下的建模时间的比较。从实验结果可见,对大规模的掩模版的建模问题,本发明方法表现出了很好的并行特性,加速比(在单个节点上运算时间和在M个计算节点并行计算时间的比值)与计算节点数几乎呈线性,而传统的建模方法(如波导方法,有限时域差分方法,有限元方法等)由于计算复杂度高,无法获得建模结果。
表1
结果表明,采用本发明方法,可以精确得到光通过掩模版图后的光强分布,既可以帮助获得满足分辨率要求的移相掩模的工艺结构和材料,也可以指导芯片版图光学邻近效应矫正,由此,提高了版图设计和光刻工艺设计的效率,降低了研发成本。
Claims (2)
1.光刻工艺中移相掩模版的建模方法,其特征在于,输入芯片掩模版信息和光源信息后,按下述步骤,
步骤1:从掩模版的结构出发,结合入射光的条件,建立掩模版的亥姆霍兹方程模型;
步骤2:将掩模版纵向剖分成N个垂直掩模结构,使得两个相邻垂直掩模结构的介电常数在垂直方向分布不同,并提取其中的特征垂直掩模结构;
步骤3:针对每一个特征垂直掩模结构,采用基于非连续伽勒金的谱元方法求解特征垂直结构中电场的特征函数和特征值;
步骤4:建立第i个垂直掩模结构的电场模型及其边界条件;
步骤5:采用并行计算和施瓦茨迭代求解N个垂直掩模结构散射场,或得最终的散射场场强分布;
所述的输入芯片的掩模版信息包括掩模中金属铬和石英的位置和厚度、移相材料的位置和厚度;所述的光源信息包括入射光的强度、极化方向以及入射角度。
2.按权利要求1所述的建模方法,其特征在于,所述的光刻掩模版是二维结构的掩模版,其中的材料介电常数沿Y方向是均一的,入射波、散射波和透射波均在X-Z平面中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100532036A CN101923278B (zh) | 2009-06-17 | 2009-06-17 | 一种光刻工艺中移相掩模版的建模方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100532036A CN101923278B (zh) | 2009-06-17 | 2009-06-17 | 一种光刻工艺中移相掩模版的建模方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101923278A CN101923278A (zh) | 2010-12-22 |
CN101923278B true CN101923278B (zh) | 2012-01-04 |
Family
ID=43338286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100532036A Active CN101923278B (zh) | 2009-06-17 | 2009-06-17 | 一种光刻工艺中移相掩模版的建模方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101923278B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110703438B (zh) * | 2019-12-16 | 2020-04-17 | 墨研计算科学(南京)有限公司 | 一种基于极坐标矢量计算光刻模型的方法及装置 |
CN113436967A (zh) * | 2021-05-26 | 2021-09-24 | 四川蓝彩电子科技有限公司 | 高压半导体器件横向非均匀掺杂方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5635314A (en) * | 1994-06-23 | 1997-06-03 | Hyundai Electronics Industries Co., Ltd. | Phase shift mask comprising micro spaces in peripheral opaque regions |
CN1620632A (zh) * | 2001-06-08 | 2005-05-25 | 数字技术公司 | 用于相移光刻掩模的光学接近校正 |
CN1633626A (zh) * | 2000-12-20 | 2005-06-29 | 数字技术股份有限公司 | 校正在三色调衰减相移掩模中邻近效应的结构和方法 |
JP2005309202A (ja) * | 2004-04-23 | 2005-11-04 | Toppan Printing Co Ltd | レベンソン型位相シフトマスク及びその製造方法 |
CN1818790A (zh) * | 2005-02-07 | 2006-08-16 | 中芯国际集成电路制造(上海)有限公司 | 光刻制程中对掩膜图案进行光学邻近修正的方法 |
CN101398859A (zh) * | 2007-09-29 | 2009-04-01 | 上海华虹Nec电子有限公司 | 把光罩偏差放大系数引入光学邻近效应建模的方法 |
-
2009
- 2009-06-17 CN CN2009100532036A patent/CN101923278B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5635314A (en) * | 1994-06-23 | 1997-06-03 | Hyundai Electronics Industries Co., Ltd. | Phase shift mask comprising micro spaces in peripheral opaque regions |
CN1633626A (zh) * | 2000-12-20 | 2005-06-29 | 数字技术股份有限公司 | 校正在三色调衰减相移掩模中邻近效应的结构和方法 |
CN1620632A (zh) * | 2001-06-08 | 2005-05-25 | 数字技术公司 | 用于相移光刻掩模的光学接近校正 |
JP2005309202A (ja) * | 2004-04-23 | 2005-11-04 | Toppan Printing Co Ltd | レベンソン型位相シフトマスク及びその製造方法 |
CN1818790A (zh) * | 2005-02-07 | 2006-08-16 | 中芯国际集成电路制造(上海)有限公司 | 光刻制程中对掩膜图案进行光学邻近修正的方法 |
CN101398859A (zh) * | 2007-09-29 | 2009-04-01 | 上海华虹Nec电子有限公司 | 把光罩偏差放大系数引入光学邻近效应建模的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101923278A (zh) | 2010-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9311443B2 (en) | Correcting for stress induced pattern shifts in semiconductor manufacturing | |
KR101492317B1 (ko) | 제조 고려 설계(dfm)를 최적화하는 방법 | |
CN102033433A (zh) | 用于为显微结构的电磁散射性质建模的方法和设备以及用于重构显微结构的方法和设备 | |
WO2017063839A1 (en) | Methods and apparatus for simulating interaction of radiation with structures, metrology methods and apparatus, device manufacturing method | |
Chen et al. | DevelSet: Deep neural level set for instant mask optimization | |
CN101923278B (zh) | 一种光刻工艺中移相掩模版的建模方法 | |
Cecil et al. | Advances in inverse lithography | |
US10204197B2 (en) | Coupled-domains disturbance matrix generation for fast simulation of wafer topography proximity effects | |
Clifford et al. | Compensation methods using a new model for buried defects in extreme ultraviolet lithography masks | |
Zhou et al. | A new methodology for interconnect parasitics extraction considering photo-lithography effects | |
KR20220042305A (ko) | 자동화된 라우팅을 수행하는 방법 및 시스템 | |
US8719736B1 (en) | Compact and accurate wafer topography proximity effect modeling for full chip simulation | |
CN102540698B (zh) | 双吸收层交替相移掩模衍射场的计算方法 | |
TWI787849B (zh) | 用於判定與運算微影光罩模型相關聯之電磁場的方法 | |
CN102636951B (zh) | 双吸收层交替相移接触孔掩模衍射场的计算方法 | |
CN102662303B (zh) | 多吸收层二维光掩模近场分布的计算方法 | |
CN102360171B (zh) | 一种基于模式搜索法光刻配置参数的优化方法 | |
Torunoglu et al. | OPC on a single desktop: a GPU-based OPC and verification tool for fabs and designers | |
CN102681333B (zh) | 多吸收层一维光掩模近场分布的计算方法 | |
Zhu et al. | METRO-3D: an efficient three-dimensional wafer inspection simulator for next-generation lithography | |
Yang et al. | New OPC verification method using die-to-database inspection | |
CN104050309A (zh) | 主图案和切割图案的布局优化 | |
CN102809894B (zh) | 一种计算多吸收层接触孔掩模衍射的方法 | |
CN102654734B (zh) | 双吸收层交替相移l/s掩模锥形衍射场的计算方法 | |
Li et al. | A new algorithm of inverse lithography technology for mask complexity reduction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |