TWI594067B - 在半導體製程的晶片設計佈局中發現未知問題圖案的系統與方法 - Google Patents

Description

在半導體製程的晶片設計佈局中發現未知問題圖案的系統與方法

本發明係關於半導體元件之製造，特別是關於一種在半導體元件製程的晶片設計佈局中發現未知問題電路圖案的系統與方法。

本段落中下列的敘述與範例並非為申請人所承認的習知技術。

半導體元件的製造，是藉由將多層電路圖案製作於晶圓上，以形成具有大量集成之電晶體的一複雜電路。在半導體元件的製造流程中，微影製程係負責將電路設計者所設計的電路圖案轉移至晶圓上之製程。

具有根據電路圖案之不透光及透光圖案的光罩/光盤係用於在晶圓上將元件層圖案化。光罩上鄰近圖案的效應、光學繞射、光阻製作與蝕刻、對晶圓的鄰近圖層所進行的化學機械式研磨(chemical-mechanical polishing,CMP)，以及圖案與製造在晶圓上的鄰近圖層之間的幾何與層疊關係都可能會造成元件層圖案的變形。隨著積體電路的元件密度，和積體電路的圖案與佈局之複雜度的增加，圖案的變形經常會形成系統性缺陷，進而導致製造在晶圓上的元件之故障，或者形成使得元件性能降低之關鍵尺寸誤差。

第1圖為顯示在半導體元件的製造過程中將微影製程最佳化的初始設置及後續調整的一般流程。用於製造一元件層之光罩的電路圖案係由電路設計者所產生之一設計資料檔案所描 述，如方塊101所示，其中，設計資料檔案為GDS或是OASIS格式。設計資料可以是由隨機佈局產生器(random layout generator,RLG)所產生的隨機電路圖案，或者是由廠商或試點客戶所提供之產品質量檢驗工具(product qualification vehicle,PQV)。方塊102中顯示了用於產生所需的光學鄰近校正(optical proximity correction,OPC)結果之OPC創作，其中所使用的OPC模型與配方係來自方塊103。在OPC創作後，方塊102係根據OPC模型執行OPC認證，並且根據可製造設計(design for manufacturing,DFM)模型執行微影製程檢查(lithographic process check,LPC)認證。

OPC與LPC認證預期了可能造成產量限制的特定電路佈局以及圖案的重要點。如方塊104所示，透過微影製程使用OPC光罩所製造的晶圓，係由光學或電子束檢測器以及度量衡機器所檢測，以偵測晶圓中的缺陷，並且測量重要點的關鍵尺寸。預期的重要點之檢測資料以及測量資料係被回饋至方塊103，以調整OPC以及DFM之模型與配方。一般來說，由於圖案化的誤差可能會來自各種鄰近以及下方圖層的影響，包括如光學、化學、蝕刻、CMP、其他製程以及如光罩/光盤的誤差所造成的效果，因此很難將OPC/DFM的模型/配方完美化。更糟糕的是，某些效果可能是近距離的，而某些效果則可能為遠距離的。

如果微影製程中的光學條件與用於獲得OPC解決方案的模擬光學條件相符，則OPC在控制線寬方面而言為非常有效的手段。然而即使在經過OPC校正後，散焦以及曝光量的變化依然會造成線寬的改變。在微影製程中定焦的變化是由光阻厚度、晶圓表面形狀以及晶圓平面與透鏡系統之間的相對距離之改變所造成。曝光量的改變一般是由掃瞄器或者光學微影系統中的光照射所造成。焦深以及曝光的範圍係界定了微影系統的製程窗口。最先進之根據製程窗口製作的OPC保證了可接受的微影製程品質，但線寬依然會在製程窗口中改變。線寬的變化對時序以及設計中的電流洩漏會造成直接的影響。

微影製程模擬一般係用於模擬電路圖案，並且用於 預測較有可能造成圖案變形的重要點。OPC與LPC為廣泛被用來校正圖案變形的重要技術。CMP模擬亦可以用來在電路佈局中判斷重要點。另一方面，亦可以在元件上執行物理性故障分析(physical failure analysis,PFA)來識別重要點。為了確保系統性缺陷能夠正確的被識別出來並且適當的被排除，利用預測或識別得到的重要點，對晶圓進行抽樣與檢測的製程監控為必要的手段，藉此在半導體元件的製程中達到高產量的結果。

在製程監控中常用的一個手段，係在製造流程中對晶粒與晶圓進行抽樣，以蒐集大量數量之重要點的掃描式電子顯微(scanning electron microscopic,SEM)影像。重要點可以透過LPC、CMP以及其他已知技術或經驗的手段所預測，或者可以由PFA手段所識別。在理想的情形中，預測出來的重要點越多，則錯失關鍵缺陷的機會就會越小。然而，在實際執行的情形中，在製程監控時所使用之重要點的數量不能超載晶圓檢測器，且許多預測的重要點也可能因為模型的誤差而為非系統性或者非關鍵的點。因此，對於半導體製造商而言，要如何以最大的準確度以及良好的完整性來預測重要點一直都是一個重大的挑戰。

在基於晶片設計佈局之微影製程或者CMP模擬方式預測重要點的已知手段中還存在有另一個缺點。由於微影製程或CMP模型係在已知晶片設計佈局上預測重要點，所預測之重要點的電路圖案係侷限於已知的晶片設計佈局中可取得的電路圖案。在包含有新電路圖案之晶片設計的修改版本中可能會存在無法由該些重要點所涵蓋的災難性系統性缺陷。此外，在半導體晶圓廠中具有良好品質的產線在製造新晶片設計的半導體元件時，仍然有錯失對產量造成限制之缺陷的風險。

本發明所提供之方法與系統旨在克服上文中所述之半導體元件的製造過程中，預測與發現晶片設計佈局之問題電路圖案時的挑戰與缺點。據此，本發明的一主要目標在於提供包含 一關鍵特徵資料庫、一統計模型創建器以及一基於統計模型的預測器的系統，用於發現未知的問題電路圖案。

本發明的關鍵特徵資料庫為用於儲存關鍵特徵數據庫的資料庫。各個關鍵特徵數據庫係包括多個在某一晶片設計佈局中的已知問題電路圖案、從製程中所取得之對應的實體測量數據以及與與該實體測量值相關的模擬數據。各個關鍵數據庫亦用於儲存由統計模型創建器為對應的晶片設計佈局所創建之統計模型。

統計模型創建器係將儲存在關鍵特徵數據庫中的已知問題電路圖案分類為模型訓練數據組以及模型驗證數據組。每一個數據組係包括來自該關鍵特徵數據庫中之一定數量的已知問題電路圖案。統計模型創建器係從已知問題電路圖案中擷取特徵，利用模型訓練數據組創建統計模型，並且根據基於實體測量數據及模擬數據或設計數據之間的偏差所獲得的所需目標規格透過模型驗證數據組對統計模型進行驗證。

基於統計模型的預測器係接收大量的候選電路圖案，從該些圖案中擷取特徵，並且根據儲存在對應關鍵特徵數據庫中的一個以上的統計模型預測及發現未知問題電路圖案。候選電路圖案可以藉由將設計佈局劃分為小區塊而從晶片設計佈局中擷取設計剪輯所產生，或者藉由在晶片設計佈局上實施具有嚴格設定之微影製程模擬來識別重要點位置所產生，或者可以藉由利用強烈敏感度設定對根據晶片設計佈局製造的晶圓進行檢測來尋找缺陷位置所產生。

本發明的另一目的在於提供一種在半導體製程中發現晶片設計佈局的未知問題電路圖案的方法。該方法首先係準備一關鍵特徵資料庫，所述關鍵特徵資料庫係包括從晶片設計佈局中所擷取出之具有複數個已知問題電路圖案的至少一關鍵特徵數據庫。各個問題電路圖案可以具有從已製造的半導體元件上測量而得之相關實體數據，以及基於儲存在對應的關鍵特徵數據庫中的晶片設計佈局所產生的模擬數據。

接著，本發明所提供的方法係根據基於相關實體數據及模擬數據或設計數據之間的偏差的目標規格創建基於複數個已知問題電路圖案的一個以上的統計模型。所創建的統計模型係被儲存在對應的關鍵特徵數據庫中。

大量的候選電路圖案係從晶片設計佈局中所產生，或者透過檢測已製造有晶片設計佈局的晶圓所產生。各個候選電路圖案接著係根據一個以上的統計模型被進行預測並且被標記為有問題或者沒有問題的電路圖案。如果一個候選電路圖案被標記為有問題，則將其與已經儲存在對應關鍵特徵數據庫中的已知問題電路圖案進行比對。如果被標記為有問題的候選電路圖案不與任何已知問題電路圖案相符，則該候選電路圖案係被儲存在對應的關鍵特徵數據庫中，並且從後續的預測步驟中移除。

101‧‧‧GDS或是OASIS格式的設計資料

102‧‧‧OPC創作及OPC/LPC認證

103‧‧‧OPC/DFM模型與配方之設置與調整

104‧‧‧晶圓光學或電子束檢測與度量

200‧‧‧系統

201‧‧‧關鍵特徵資料庫

202‧‧‧統計模型創建器

203‧‧‧基於統計模型的預測器

204‧‧‧候選電路圖案

205‧‧‧未知問題電路圖案

301‧‧‧關鍵特徵數據庫

401-405‧‧‧步驟

熟悉本領域的技術人士，在配合下列附圖研讀下文中較佳實施例的說明後將會對本發明有更進一步的瞭解，該些附圖包括：第1圖為一流程圖，其中顯示了製造半導體元件中，最佳化其微影製程的初始設置以及調整的一般流程；第2圖為顯示了根據本發明之用於在半導體元件的製造過程中發現晶片設計佈局中的未知問題電路圖案的系統方塊圖；第3圖為顯示根據本發明用於儲存數個關鍵特徵數據庫的關鍵特徵資料庫的示意圖；以及第4圖為顯示了根據本發明之用於在半導體元件的製造過程中發現晶片設計佈局中的未知問題電路圖案的方法的流程圖。

第2圖顯示了系統200的方塊圖，系統200為根據本發明之用於發現晶片設計佈局中的問題電路圖案的系統。如第2圖所示，系統200係包括了一關鍵特徵資料庫201、一統計模型創建器202，以及一基於統計模型的預測器203。

如第3圖所示，關鍵特徵資料庫201為用於儲存數個關鍵特徵數據庫301的資料庫的儲存裝置。在關鍵特徵資料庫201中，可使用各種不同的索引來標示每一個關鍵特徵數據庫301。舉例來說，可以透過技術節點來標示數據庫，如14nm、10nm或7nm的技術節點；或者，可以透過生產線等特徵來作為索引的標示。每一個關鍵特徵數據庫301係包括了複數個已知問題電路圖案以及其所對應的實體測量數據，例如缺陷影像區塊或者從製造過程中所取得的關鍵尺寸(critical dimension,CD)測量值，以及與該實體測量值相關的模擬數據。

在本發明中，每一個關鍵特徵數據庫301係包括了由統計模型創建器202基於複數個已知問題電路圖案所創建的至少一個統計模型。為了驗證統計模型的準確性，已知問題電路圖案係被分類為模型訓練數據組以及模型驗證數據組。每一個數據組都包括了關鍵特徵數據庫301中一定數量的已知問題電路圖案。

在統計模型的創建過程中，係為統計模式的創建設定了一模型目標規格。在本發明的較佳實施例中，模型目標規格的設定係基於實體測量數據以及模擬數據或設計數據之間的偏差所設定。舉例來說，對於一個已知問題電路圖案而言，可以利用已知問題電路圖案的設計剪輯從微影製程模擬中將模擬CD數據計算出來。模型目標規格可以被設定成在實體CD測量值與模擬CD數據或設計CD數據之間的CD偏差大於10%。換言之，從模型訓練數據組中所創建的理想統計模型，在模型訓練數據組中所有具有CD偏差大於10%的問題電路圖案都滿足該統計模型，且模型訓練數據組中所有具有CD偏差小10%的問題電路圖案都不 滿足該統計模型。

根據本發明的內容，一組特徵係從與問題電路圖案對應的設計剪輯中被擷取出來。從各個問題電路圖案所擷取出來的特徵的範例，包括了圖案密度、圖案周長、最小或最大線寬、最小或最大間隔、圖案方位、邊緣數目、內角或外角、空間頻率分佈等特徵。上述的這些特徵僅為範例，熟知本領域的技術人士亦可以在此使用許多其他的特徵。

透過相關實體測量值與模擬數據或設計數據之間的偏差的目標規格，可以利用從模型訓練數據組中各個問題電路圖案中所擷取出來的特徵來調整統計模型。在統計數據分析以及數據探勘中有許多的模型訓練演算法被廣泛使用。舉例來說，基於決策樹的模型演算法、線性迴歸、非線性迴歸、支持向量機器(support vector machine,SVM)、k-Means分群演算法、階層式分群法等方法。上述的模型演算法皆可以被使用在模型訓練數據組中，用於為模型訓練數據組中的問題電路圖案建立統計模型。

在模型訓練數據組中的統計模型被建立之後，統計模型係被應用在模型驗證數據組中。在模型驗證數據組中，模型訓練時從設計剪輯中所擷取的該組特徵也從與各個問題電路圖案對應的設計剪輯中被擷取出來。統計模型係被使用來預測模型驗證數據組中的各個問題電路圖案的行為表現。

舉例來說，可以利用模型訓練數據組，基於模型目標規格定為實體CD測量值與模擬CD數據或設計CD數據之間的CD偏差大於10%的條件建立一個統計模型。藉由將所建立的統計模型應用到模型驗證數據組中的問題電路圖案的該組特徵中，便能預測出與各個問題電路圖案相對應的CD偏差是否與規格目標相符。

在模型驗證的過程中，模型驗證數據組中的各個問題電路圖案的預測結果，係被拿來與實體CD測量值與模擬CD數據或設計CD數據之間的CD偏差相比較，藉此判斷預測結果是否與事實相符。模型的準確性，可以基於模型驗證數據組中有多少 的問題電路圖案係被正確地預測來判斷。統計模型的穩健性則可以基於統計模型的準確度來判斷。

根據本發明的內容，由統計模型創建器202為各個關鍵特徵數據庫301所創建的統計模型係被儲存在對應的關鍵特徵數據庫301中，如第3圖所示。其中，利用不同的模型演算法或者利用從關鍵特徵數據庫301中的問題電路圖案所擷取出來的不同組特徵，可以為一個對應的關鍵特徵數據庫301建立並且儲存多個統計模型。

本發明之基於統計模型的預測器203係使用關鍵特徵數據庫301的統計模型來預測並且發現未知問題電路圖案205。如第2圖所示，基於統計模型的預測器203係基於儲存在關鍵特徵資料庫201的關鍵特徵數據庫301中的統計模型，從候選電路圖案204預測未知問題電路圖案205。

為了能發現未知問題電路圖案，必須要提供足夠數量的候選電路圖案204。根據本發明的內容，候選電路圖案204可以在技術節點或生產線的初始鑑定時，基於目標半導體技術的規格由隨機佈局產生器所產生，其中，目標半導體技術可以為設計規則、DFM規則、製程模型、標準單元等技術。

針對一個特定晶片設計佈局的製造，可以透過將晶片設計佈局劃分為許多小區塊，並且透過粗略過濾的手段來排除空白或者非關鍵的區域，以從晶片設計佈局中產生一大組所有可能的電路圖案作為候選電路圖案204。此方法的缺點在於，用於產生所有可能的電路圖案的計算過程可能會非常的昂貴，且候選電路圖案的數量可能會多到無法處理。此外，許多可能的電路圖案也許僅包括了微小且較不可能有問題的圖案。

本發明中提供了另一種利用LPC工具來產生候選電路圖案的方法。可以利用LPC工具中所用的重要點偵測來模擬並且分析微影製程與晶片設計佈局，以產生候選電路圖案204。藉由利用嚴格的臨界值設定以及延伸製程窗口設定來加強潛在的系統性問題，許多的重要點可以被識別出來，且其所對應的電路圖案 亦可以從晶片設計佈局中被擷取出來作為候選電路圖案204。

在半導體元件製造過程的初始衝刺期中，可以利用具有強烈敏感度設定的晶圓檢測器來檢測晶圓並且偵測潛在的系統性缺陷區域來產生候選電路圖案204。具有集中曝光矩陣(focus exposure matrix,FEM)的晶圓在多個製程窗口中識別潛在缺陷區域時會特別有用。已識別的潛在缺陷區域之對應的電路圖案，可以從半導體元件的晶片設計佈局中被擷取出來作為候選電路圖案204。

根據本發明的內容，基於統計模型的預測器203係從所有的候選電路圖案204中將用於創建統計模型之對應的該組特徵擷取出來。每一個統計模型係被應用在對應的該組特徵中，藉此預測並且將各個候選電路圖案標示為有問題或者沒有問題的電路圖案。被預測為有問題的候選電路圖案係被識別為未知問題電路圖案205，並且會將其從未來由其他統計模型所執行的預測步驟中移除。

如果被預測為有問題的候選電路圖案在關鍵特徵數據庫301中沒有相同的電路圖案，則預測為未知問題電路圖案205會被儲存在關鍵特徵數據庫301中。如果預測的電路圖案為新發現的問題電路圖案，則可以將該問題電路圖案涵蓋於在未來測試載具中並且對其進行驗證。新發現的問題電路圖案應當立即在晶片設計佈局中被修復。

在本發明中，基於統計模型的預測器203係將針對某一關鍵特徵數據庫301所建立的所有統計模型應用於候選電路圖案204中，藉此可使用所建立之完整的統計模型來檢測候選電路圖案204。熟悉本領域的技術人士應當了解發現未知問題電路圖案的成功與否，係仰賴於所建立之統計模型的準確性及完整性。

在此應注意的是，本發明的要旨在於基於從電路圖案中所擷取的特徵所獲得的統計模型，來建立半導體元件製造過程中晶片設計佈局的電路圖案之效果的模型。因此，僅有在使用來建立模型的特徵能夠正確地捕捉電路圖案在半導體元件的製造 過程中所造成的效果時，才能建立良好的統計模型。

熟知本領域的技術人士已經了解並且觀察到了光學鄰近效應在晶片設計佈局的圖案化中扮演了重要的角色。為了能夠改善所建立之統計模型的準確性與完整性，本發明中統計模型創建器202用來創建統計模型的特徵包括了從關鍵特徵數據庫301中具有不同尺寸的電路圖案所擷取出來的特徵。利用具有不同尺寸的電路圖案，統計模型可以更良好地捕捉光學鄰近效應。

由於在半導體元件的製造過程中係將電路圖案一層一層地疊加，除了利用具有不同尺寸的電路圖案來擷取特徵以外，本發明亦使用了設計當層的下方一或多層的設計剪輯的電路圖案來擷取特徵，以捕捉多個電路層的效應。如OR、Exclusive OR、AND、NOT等的布林運算子可以被應用到包含當層與下方一或多層的設計剪輯中，以形成特徵擷取的合成電路圖案。

第4圖顯示了一流程圖，其係總結了本發明用於發現未知問題電路圖案的方法。在該方法的步驟S401中，係準備一關鍵特徵數據庫並且將其儲存在一關鍵特徵資料庫中。關鍵特徵數據庫係包括了多個已知問題電路圖案。在步驟S402中，係藉由將已知問題電路圖案分類為模型訓練數據組與模型驗證數據組，來建立至少一個統計模型。所建立的統計模型係被儲存在對應的關鍵特徵數據庫中。

在步驟S403中，係產生多個候選電路圖案。候選電路圖案可以透過RLG、晶片設計佈局或者藉由檢測FEM晶圓所產生。在步驟S404中，由關鍵特徵數據庫所提供的統計模型係被應用至各個候選電路圖案中，以預測各個候選電路圖案為有問題的電路圖案或者為沒有問題的電路圖案。如果一個候選電路圖案被預測為有問題的電路圖案，便會將其從多個候選電路圖案中移除，並且不再應用到其他的統計模型中進行進一步的預測步驟。

在步驟S405中，將於步驟S404中所發現的問題電路圖案與已經存在於對應的關鍵特徵數據庫中的已知問題電路圖案進行比對。如果發現的問題電路圖案並不存在於數據庫中，便 會將所發現的問題電路圖案儲存於數據庫中。

如上文中所述，用於發現未知問題電路圖案的方法可以被使用在新技術節點或製造產線上的初始鑑定中。該方法亦可以在被應用於製造半導體元件的初始衝刺階段中，藉此在昂貴且耗時的製造循環開始之前發現並且修復晶片設計佈局中的問題電路圖案。本方法亦可以被使用來發現晶片設計佈局修改版本中的未知問題電路圖案。候選電路圖案可以從晶片設計佈局的修改版本中的修改部分中擷取出來。當產線準備好要製造新的半導體元件時，本方法亦可以用來幫助發現新半導體元件的晶片設計佈局中可能存在的未知問題電路圖案。

在此值得一提的是，本發明第2圖中所示的統計模型創建器202以及基於統計模型的預測器203可以由具有一個以上的計算機處理器與記憶體元件配置來執行程式命令的計算機系統，利用設計來執行統計模型與預測的程式命令所實現。統計模型創建器202以及基於統計模型的預測器203亦可以為專門設計來執行統計模型創建器202以及基於統計模型的預測器203所需的功能的硬體裝置。

以上所述僅係本發明的實施例及其應用範例，當不可用以限定本發明可實施的範圍，而任何熟知此技藝一般技術者根據本文內容所能完成的各種改良及變化，均應視為不脫離本發明實質內容而涵蓋於下文所申請專利範圍內者。凡是利用本文內容及所附圖式而達成的等效結構，不論是直接或間接應用於此技藝或其他相關技術領域，均應視為屬於本發明的申請專利範圍內。

200‧‧‧系統

201‧‧‧關鍵特徵資料庫

202‧‧‧統計模型創建器

203‧‧‧基於統計模型的預測器

204‧‧‧候選電路圖案

205‧‧‧未知問題電路圖案

Claims (28)

1. 一種用來發現在半導體元件的晶片設計佈局中的未知問題電路圖案的系統，該系統係包括：由配置一儲存裝置所構成的一關鍵特徵資料庫，所述的關鍵特徵資料庫具有儲存在該儲存裝置中的至少一個關鍵特徵數據庫，各個該關鍵特徵數據庫係包括從該晶片設計佈局中所擷取出的複數個已知問題電路圖案，各個該問題電路圖案中係具有從已製造的半導體元件上測得的相關實體數據以及基於該晶片設計佈局所產生的模擬數據；一統計模型創建器，與該關鍵特徵資料庫介接，並且根據基於該相關實體數據與該模擬數據或設計數據之間的偏差的一目標規格創建基於該等已知問題電路圖案的至少一統計模型，該至少一統計模型係被儲存在具有該等已知問題電路圖案的對應關鍵特徵數據庫中；以及一基於統計模型的預測器，與該關鍵特徵資料庫介接，用於接收複數個候選電路圖案，並且根據該至少一統計模型預測並且將各個該等候選電路圖案分別標記為有問題或沒有問題的電路圖案；其中，如果被標記為有問題的該候選電路圖案與對應的該關鍵特徵數據庫中的任何一個該等已知問題電路圖案皆不相符，該基於統計模型的預測器係進一步將各 個被標記為有問題的該候選電路圖案儲存在對應的該關鍵特徵數據庫中。
2. 根據申請專利範圍第1項之系統，其中，該統計模型創建器係擷取出與各個該等已知問題電路圖案相關的一組特徵並且基於該組特徵創建該至少一統計模型，該基於統計模型的預測器係將與各個該等候選電路圖案相關的該組特徵擷取出來，並且基於從該候選電路圖案所擷取出來的該組特徵預測各個該等候選電路圖案是否為有問題的電路圖案。
3. 根據申請專利範圍第2項之系統，其中，與各個該等已知問題電路圖案或者各個該等候選電路圖案相關的該組特徵係包括從該晶片設計佈局中的一個以上的相關電路圖案所擷取的特徵。
4. 根據申請專利範圍第3項之系統，其中，在該晶片設計佈局中的該一個以上的相關電路圖案，係包括具有與相關的該已知問題電路圖案不同尺寸的至少一個相關電路圖案。
5. 根據申請專利範圍第3項之系統，其中，在該晶片設計佈局中的該一個以上的相關電路圖案，係包括相關的該已知問題電路圖案所屬的當層的一個下層的至少一相關電路圖案。
6. 根據申請專利範圍第3項之系統，其中，該統計模型創建器創建的一個以上的統計模型，係由數個不同組的特徵所產生的數個統計模型。
7. 根據申請專利範圍第1項之系統，其中，該統計模型創建器創建的一個以上的統計模型，係由數個不同的統計模型演算法所產生的數個統計模型。
8. 根據申請專利範圍第1項之系統，其中，該相關實體數據與該模擬數據或設計數據之間的偏差，為針對一關鍵尺寸的實體測量值與該模擬數據或設計數據之間的偏差。
9. 根據申請專利範圍第1項之系統，其中，該相關實體數據與該模擬數據或設計數據之間的偏差，為針對一邊緣設置誤差的實體測量值與該模擬數據或設計數據之間的偏差。
10. 根據申請專利範圍第1項之系統，其中，該相關實體數據與該模擬數據或設計數據之間的偏差，為針對一角圓化的實體測量值與該模擬數據或設計數據之間的偏差。
11. 一種用來發現在半導體元件的晶片設計佈局中的未知問題電路圖案的方法，該方法係包括：準備一關鍵特徵資料庫，該關鍵特徵資料庫係包括具有從該晶片設計佈局所擷取出來的複數個已知問題電路圖案的至少一關鍵特徵數據庫，各個該問題電路圖案係具有從已製造的半導體元件上測得的相關實體數據以及基於該晶片設計佈局所產生的模擬數據；根據基於該相關實體數據與該模擬數據或設計數據之間的偏差的一目標規格創建基於該等已知問題電路圖案的至少一統計模型，該至少一統計模型係被儲存在具有該等已知問題電路圖案的對應關鍵特徵數據庫中； 產生複數個候選電路圖案；根據該至少一統計模型預測並且將各個該等候選電路圖案分別標記為有問題或沒有問題的電路圖案；將被標記為有問題的各個該候選電路圖案與該等已知問題電路圖案進行比較；以及如果被標記為有問題的該候選電路圖案與對應的該關鍵特徵數據庫中的任何一個該等已知問題電路圖案皆不相符，將各個被標記為有問題的該候選電路圖案儲存在對應的該關鍵特徵數據庫中，並且將該候選電路圖案從進一步的預測步驟中移除。
12. 根據申請專利範圍第11項之方法，其中，在創建該至少一統計模型的步驟中，擷取出與各個該等已知問題電路圖案相關的一組特徵並且基於該組特徵創建該至少一統計模型，並且，在預測並且將各個該等候選電路圖案分別標記為有問題或沒有問題的電路圖案的步驟中擷取出與各個該等候選電路圖案相關的該組特徵。
13. 根據申請專利範圍第12項之方法，其中，與各個該等已知電路圖案或者各個該等候選電路圖案相關的該組特徵，係包括從該晶片設計佈局中的一個以上的相關電路圖案所擷取出的特徵。
14. 根據申請專利範圍第13項之方法，其中，在該晶片設計佈局中的該一個以上的相關電路圖案，係包括具有與相關的該已知問題電路圖案不同尺寸的至少一個相關電路圖案。
15. 根據申請專利範圍第13項之方法，其中，在該晶片設計佈局中的該一個以上的相關電路圖案，係包括相關的該已知問題電路圖案所屬的當層的一個下層的至少一相關電路圖案。
16. 根據申請專利範圍第13項之方法，其中，創建一個以上的統計模型，係利用數個不同組的特徵所產生的數個統計模型。
17. 根據申請專利範圍第11項之方法，其中，創建一個以上的統計模型，係利用數個不同的統計模型演算法所產生的數個統計模型。
18. 根據申請專利範圍第11項之方法，其中，該相關實體數據與該模擬數據或設計數據之間的偏差，為針對一關鍵尺寸的實體測量值與該模擬數據或設計數據之間的偏差。
19. 根據申請專利範圍第11項之方法，其中，該相關實體數據與該模擬數據或設計數據之間的偏差，為針對一邊緣設置誤差的實體測量值與該模擬數據或設計數據之間的偏差。
20. 根據申請專利範圍第11項之方法，其中，該相關實體數據與該模擬數據或設計數據之間的偏差，為針對一角圓化的實體測量值與該模擬數據或設計數據之間的偏差。
21. 根據申請專利範圍第11項之方法，其中，該等候選電路圖案係藉由將該晶片設計佈局劃分為複數個小區塊所產生，各個該等小區塊為一個該候選電路圖案。
22. 根據申請專利範圍第11項之方法，其中，該等候選電路圖案係由一隨機佈局產生器所產生。
23. 根據申請專利範圍第11項之方法，其中，該等候選電路圖案係藉由擷取已在該晶片設計佈局中被修改過的電路圖案所產生。
24. 根據申請專利範圍第11項之方法，其中，該等候選電路圖案係藉由從該晶片設計佈局的重要點位置擷取設計剪輯所產生，該等重要點位置係藉由在該晶片設計佈局上實施具有嚴格設定的微影製程檢測所判定。
25. 根據申請專利範圍第24項之方法，其中，所述的微影製程檢測係包括具有延伸製程窗口設定的認證。
26. 根據申請專利範圍第11項之方法，其中，該等候選電路圖案係藉由從該晶片設計佈局的一修改版本的重要點位置擷取設計剪輯所產生，該等重要點位置係藉由在該晶片設計佈局的該修改版本上實施具有嚴格設定以及延伸製程窗口設定的微影製程檢測所判定。
27. 根據申請專利範圍第11項之方法，其中，該等候選電路圖案係藉由從該晶片設計佈局的缺陷位置擷取設計剪輯所產生，該等缺陷位置係利用一強烈敏感度設定對已製造的該半導體元件上的一晶圓進行檢測所測得。
28. 根據申請專利範圍第11項之方法，其中，該晶圓為具有集中曝光矩陣的晶圓。