TWI755015B - 整合信號與電源之全晶片系統的模擬分析系統及其模擬分析方法 - Google Patents

Abstract

一種整合信號與電源之全晶片系統的模擬分析系統及其模擬分析方法，透過連接系統電源傳輸模型、類比電流時域模型與數位電流時域模型，並取得獲取供電電流後所產生的電源噪音；基於相位鎖定迴路所輸出的時鐘信號的傳輸，藉由模擬程式取得每一介面連結電路模型在電源噪音下的抖動時域信息；藉由模擬程式模擬出每一介面連結電路模型於時鐘端接收理想信號時電壓量測點的電壓步階響應，進而生成對應的第一電壓時域模型；以及基於每一介面連結電路模型在電源噪音下的抖動時域信息、其對應的第一電壓時域模型與資料的傳輸，生成對應的系統波形，進而取得對應的眼圖與時域抖動分佈。

Description

整合信號與電源之全晶片系統的模擬分析系統及其模擬分析 方法

本發明涉及一種模擬系統及其方法，特別是整合信號與電源完整性的模擬系統及其方法。

近年來，物聯網、手持系統、車用電子、高速運算與AI晶片等高階應用興起，越來越多的功能塊被整合到系統單晶片(System on a Chip，SoC)中，而系統單晶片中特殊應用積體電路(ASIC)的工作速度與每一輸入輸出區塊的資料傳輸速率變得越來越高，使得信號完整性與電源完整性變得越來越相互影響。

電源完整性涵蓋ASIC內核電源與每一輸入輸出區塊的電源，並且在很大程度上取決於SoC中的模式。通常，ASIC內核電源將用於為每一輸入輸出區塊提供電源，ASIC的活動將通過內核電源影響每一輸入輸出區塊中的信號質量。

由於每一輸入輸出區塊的資料傳輸速率變得越來越高以及有限的系統頻寬，封裝與印刷電路板中的抖動會放大，因此，系統性能也需要考慮這種影響。此外，來自封裝與印刷電路板的串擾影響也與SoC中的模式有關。

然而，傳統方法係分別針對輸入輸出介面(即該些輸入輸出區塊)、封裝與印刷電路板的各自獨立性能要求進行定量分析，最後再進行全晶片系統的整合設計，存在耗費大量不必要的人力與物力以及造成面積/功耗的浪費之問題。因此實有必要提出改進的技術手段，來解決此一問題。

本發明揭露一種整合信號與電源之全晶片系統的模擬分析系統及其模擬分析方法。

首先，本發明揭露一種整合信號與電源之全晶片系統的模擬分析系統，其包括：記憶體模組與處理器。記憶體模組用以儲存多個指令；以及處理器，用以執行記憶體模組所儲存的該些指令，以對全晶片系統進行模擬分析程序，全晶片系統包括封裝結構、印刷電路板與系統單晶片(System on a Chip，SoC)。其中，模擬分析程序包括：建模模組用以基於封裝結構與印刷電路板的設計佈局，生成每一輸入輸出電源域對應的信號通道模型；基於封裝結構與印刷電路板的設計佈局以及系統單晶片的佈局上多個供電節點的分布，生成系統電源傳輸模型；針對每一輸入輸出電源域建立介面連結電路模型，其中，每一介面連結電路模型包括發射器、其對應的信號通道模型、接收器、電流量測點與電壓量測點，在每一介面連結電路模型中，信號通道模型的兩側分別連接發射器與該接收器，發射器具有資料輸入端、時鐘端與輸入輸出電源端，電流量 測點設置於輸入輸出電源端上，電壓量測點設置於信號通道模型與接收器的連接處；基於每一介面連結電路模型對應的第一電流時域模型於資料輸入端接收隨機資料時電流量測點的響應，生成對應的第二電流時域模型；及基於數位電源域對應的數位電路中每一供電節點的電流變化，生成第三電流時域模型。模擬模組連接建模模組，用以藉由著重於積體電路之模擬程式(SPICE)模擬出每一介面連結電路模型中電流量測點的電流步階響應，進而生成對應的第一電流時域模型；及藉由著重於積體電路之模擬程式模擬出每一介面連結電路模型於時鐘端接收理想信號時電壓量測點的電壓步階響應，進而生成對應的第一電壓時域模型。電源噪音模組連接建模模組與模擬模組，用以連接系統電源傳輸模型、每一第二電流時域模型與每一第三電流時域模型，以生成完整電源傳輸模型，並取得完整電源傳輸模型獲取供電電流後所產生的電源噪音。儲存模組用以記錄相位鎖定迴路所輸出的一時鐘，該相位鎖定迴路連接每一介面連結電路模型。抖動模組連接儲存模組與電源噪音模組，用以基於相位鎖定迴路所輸出的時鐘信號的傳輸，藉由著重於積體電路之模擬程式模擬出每一介面連結電路模型對電源的敏感度，進而取得每一介面連結電路模型在電源噪音下的抖動時域信息。分析模組連接建模模組、抖動模組與模擬模組，用以基於每一介面連結電路模型在電源噪音下的抖動時域信息、每一介面連結電路模型對應的第一電壓時域模型與每一介面連結電路模型中資料的傳輸，生成每一介面連結電路模型對應的系統波形，進而取得每一介面連結電路模型對應的眼圖與時域抖動分佈。

此外，本發明揭露一種整合信號與電源之全晶片系統的模擬分析方法，用以對全晶片系統進行模擬分析，全晶片系統包括封裝結構、印刷電路 板與系統單晶片，模擬方法包括以下步驟：(a)基於封裝結構與印刷電路板的設計佈局，生成每一輸入輸出電源域對應的信號通道模型；(b)基於封裝結構與印刷電路板的設計佈局以及系統單晶片的佈局上多個供電節點的分布，生成系統電源傳輸模型；(c)針對每一輸入輸出電源域建立介面連結電路模型，其中，每一介面連結電路模型包括發射器、其對應的信號通道模型、接收器、電流量測點與電壓量測點，在每一介面連結電路模型中，信號通道模型的兩側分別連接發射器與接收器，發射器具有資料輸入端、時鐘端與輸入輸出電源端，電流量測點設置於輸入輸出電源端上，電壓量測點設置於信號通道模型與接收器的連接處；(d)藉由著重於積體電路之模擬程式(SPICE)模擬出每一介面連結電路模型中電流量測點的電流步階響應，進而生成對應的第一電流時域模型；(e)基於每一介面連結電路模型對應的第一電流時域模型於資料輸入端接收隨機資料時電流量測點的響應，生成對應的第二電流時域模型；(f)基於數位電源域對應的數位電路中每一供電節點的電流變化，生成第三電流時域模型；(g)連接系統電源傳輸模型、每一第二電流時域模型與每一第三電流時域模型，以生成完整電源傳輸模型，並取得完整電源傳輸模型獲取供電電流後所產生的電源噪音；(h)記錄相位鎖定迴路所輸出的時鐘信號，相位鎖定迴路連接每一介面連結電路模型；(i)基於相位鎖定迴路所輸出的時鐘信號的傳輸，藉由著重於積體電路之模擬程式模擬出每一介面連結電路模型對電源的敏感度，進而取得每一介面連結電路模型在電源噪音下的抖動時域信息；(j)藉由著重於積體電路之模擬程式模擬出每一介面連結電路模型於時鐘端接收理想信號時電壓量測點的電壓步階響應，進而生成對應的第一電壓時域模型；以及(k)基於每一介面連結電路模型在電源噪音下的抖動時域信息、每一介面連結電路 模型對應的第一電壓時域模型與每一介面連結電路模型中資料的傳輸，生成每一介面連結電路模型對應的系統波形，進而取得每一介面連結電路模型對應的眼圖與時域抖動分佈。

本發明所揭露之系統與方法如上，與先前技術的差異在於本發明是透過連接系統電源傳輸模型、類比電流時域模型與數位電流時域模型，並取得獲取供電電流後所產生的電源噪音；基於相位鎖定迴路所輸出的時鐘信號的傳輸，藉由著重於積體電路之模擬程式取得每一介面連結電路模型在電源噪音下的抖動時域信息；藉由著重於積體電路之模擬程式模擬出每一介面連結電路模型於時鐘端接收理想信號時電壓量測點的電壓步階響應，進而生成對應的第一電壓時域模型；以及基於每一介面連結電路模型在電源噪音下的抖動時域信息、每一介面連結電路模型對應的第一電壓時域模型與每一介面連結電路模型中資料的傳輸，生成每一介面連結電路模型對應的系統波形，進而取得每一介面連結電路模型對應的眼圖與時域抖動分佈。

透過上述的技術手段，本發明可以將全晶片系統抽象模型化，以對其進行信號完整性與電源完整性的模擬分析。

50:電流量測點

60:電壓量測點

72:資料輸入端

74:時鐘端

76:輸入輸出電源端

100:模擬系統

101:處理器

102:記憶體模組

103:匯流排

110:建模模組

120:模擬模組

130:電源噪音模組

140:儲存模組

150:抖動模組

160:分析模組

170:優化模組

180:設定模組

410:發射器

420:信號通道模型

430:接收器

步驟210:基於封裝結構與印刷電路板的設計佈局，生成每一輸入輸出電源域對應的信號通道模型

步驟220:基於封裝結構與印刷電路板的設計佈局以及系統單晶片的佈局上多個供電節點的分布，生成系統電源傳輸模型

步驟230:針對每一輸入輸出電源域建立介面連結電路模型，其中，每一介面連結電路模型包括發射器、其對應的信號通道模型、接收器、電流量測點與電壓量測點，在每一介面連結電路模型中，信號通道模型的兩側分別連接發射器與接收器，發射器具有資料輸入端、時鐘端與輸入輸出電源端，電流量測點設置於輸入輸出電源端上，電壓量測點設置於信號通道模型與接收器的連接處

步驟240:藉由著重於積體電路之模擬程式模擬出每一介面連結電路模型中電流量測點的電流步階響應，進而生成對應的第一電流時域模型

步驟250:基於每一介面連結電路模型對應的第一電流時域模型於資料輸入端接收隨機資料時電流量測點的響應，生成對應的第二電流時域模型

步驟260:基於數位電源域對應的數位電路中每一供電節點的電流變化，生成第三電流時域模型

步驟270:連接系統電源傳輸模型、每一第二電流時域模型與每一第三電流時域模型，以生成完整電源傳輸模型，並取得完整電源傳輸模型獲取供電電流後所產生的電源噪音

步驟280:記錄相位鎖定迴路所輸出的時鐘信號，相位鎖定迴路連接每一介面連結電路模型

步驟290:基於相位鎖定迴路所輸出的時鐘信號的傳輸，藉由著重於積體電路之模擬程式模擬出介面連結電路模型對電源的敏感度，進而取得介面連結電路模型在電源噪音下的抖動時域信息

步驟300:藉由著重於積體電路之模擬程式模擬出每一介面連結電路模型於時鐘端接收理想信號時電壓量測點的電壓步階響應，進而生成對應的第一電壓時域模型

步驟310:基於每一介面連結電路模型在電源噪音下的抖動時域信息、每一介面連結電路模型對應的第一電壓時域模型與每一介面連結電路模型中資料的傳輸，生成每一介面連結電路模型對應的系統波形，進而取得每一介面連結電路模型對應的眼圖與時域抖動分佈

第1A圖為本發明模擬分析系統之一實施例元件示意圖。

第1B圖為本發明模擬分析系統之一實施例系統架構圖。

第2A圖與第2B圖為第1B圖的模擬分析系統執行模擬分析方法之一實施例方法流程圖。

第3圖為本發明介面連結電路模型之一實施例示意圖。

以下將配合圖式及實施例來詳細說明本發明之實施方式，藉此對本發明如何應用技術手段來解決技術問題並達成技術功效的實現過程能充分理解並據以實施。

請先參閱「第1A圖」與「第1B圖」，「第1A圖」為本發明模擬分析系統之一實施例元件示意圖，「第1B圖」為本發明模擬分析系統之一實施例系統架構圖。在本實施例中，模擬系統100可包括但不限於一個或多個處理器101、一個或多個記憶體模組102、匯流排103等硬體元件，其中，匯流排103可以連接不同的硬體元件。透過所包括之多個硬體元件，模擬系統100可應用於計算裝置，以執行對應的軟體或應用程式。

其中，匯流排103可包括一種或多個類型，例如包括資料匯流排(data bus)、位址匯流排(address bus)、控制匯流排(control bus)、擴充功能匯流排(expansion bus)與/或局域匯流排(local bus)等類型的匯流排。計算設備的匯流排包括但不限於並列的工業標準架構(ISA)匯流排、周邊元件互連(PCI)匯流排、視頻電子標準協會(VESA)局域匯流排、串列的通用序列匯流排(USB)、快速周邊元件互連(PCI-E)匯流排等。

在本實施例中，處理器101可與匯流排103耦接。處理器101可包括暫存器(Register)組或暫存器空間，暫存器組或暫存器空間可以完全的被設置在處理晶片上，或全部或部分被設置在處理晶片外並經由專用電氣連接與/或經由匯流排103耦接至處理器101。其中，處理器101可為處理單元、微處理器或 任何合適的處理元件。當模擬系統100包括多個處理器時，該些處理器可為相同或類似的處理器，且透過匯流排103耦接與通訊。處理器101可以解釋一連串的多個指令以進行特定的運算或操作，例如：數學運算、邏輯運算、資料比對、複製/移動資料等，藉以執行各種應用程式、模組與/或元件。

此外，處理器101可與晶片組耦接或透過匯流排103與晶片組電性連接。其中，晶片組是由一個或多個積體電路(IC)組成，包括記憶體控制器以及周邊輸出入(I/O)控制器，也就是說，記憶體控制器以及周邊輸出入控制器可以包括在一個積體電路內，也可以使用兩個或更多的積體電路實現。晶片組通常提供了輸出入和記憶體管理功能、以及提供多個通用及/或專用暫存器、計時器等，其中，上述之通用及/或專用暫存器與計時器可以讓耦接或電性連接至晶片組的一個或多個處理器101存取或使用。

另外，處理器101也可透過記憶體控制器存取安裝於模擬系統100上的記憶體模組102與大容量儲存區中的資料。上述之記憶體模組102包括任何類型的揮發性記憶體(volatile memory)與/或非揮發性(non-volatile memory,NVRAM)記憶體，例如：靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)、快閃記憶體(Flash)、唯讀記憶體(ROM)等。上述之大容量儲存區可以包括任何類型的儲存裝置或儲存媒體，例如：硬碟機、光碟片、隨身碟(快閃記憶體)、記憶卡(memory card)、固態硬碟(Solid State Disk,SSD)或任何其他儲存裝置等。也就是說，記憶體控制器可以存取靜態隨機存取記憶體、動態隨機存取記憶體、快閃記憶體、硬碟機、固態硬碟中的資料。

再者，處理器101也可透過周邊輸出入控制器經由匯流排103與周邊輸出裝置、周邊輸入裝置、通訊介面與GPS接收器等周邊裝置或介面連接並通 訊。周邊輸入裝置可以是任何類型的輸入裝置，例如：鍵盤、滑鼠、軌跡球、觸控板、搖桿等，周邊輸出裝置可以是任何類型的輸出裝置，例如：顯示器、印表機等，周邊輸入裝置與周邊輸出裝置也可以是同一裝置，例如觸控螢幕等。通訊介面可以包括無線通訊介面及/或有線通訊介面，無線通訊介面可以包括支援Wi-Fi、Zigbee等無線區域網路、藍牙、紅外線、近場通訊(NFC)、3G/4G/5G等行動通訊網路或其他無線資料傳輸協定的介面，有線通訊介面可為乙太網路裝置、非同步傳輸模式(ATM)裝置、DSL數據機、纜線(Cable)數據機等。處理器101可週期性地輪詢(polling)各種周邊裝置與介面，使得模擬系統100能夠透過各種周邊裝置與介面進行資料的輸入與輸出。

如「第1B圖」所示，模擬系統100含有建模模組110、模擬模組120、電源噪音模組130、儲存模組140、抖動模組150與分析模組160，以及可附加的優化模組170與設定模組180。其中，建模模組110、模擬模組120、電源噪音模組130、儲存模組140、抖動模組150、分析模組160、優化模組170與設定模組180通常是在處理器101執行被載入記憶體模組102之特定程式後產生，或是包括在處理器101中。在實際實施中，模擬系統100可應用但不限於平板電腦、桌上型電腦或筆記型電腦。

接著，請參閱「第2A圖」與「第2B圖」，「第2A圖」與「第2B圖」為「第1B圖」的模擬分析系統執行模擬分析方法之一實施例方法流程圖，其中，模擬分析程序可用以對全晶片系統進行模擬分析，全晶片系統包括封裝結構、印刷電路板與系統單晶片，模擬分析程序包括以下步驟：基於封裝結構與印刷電路板的設計佈局，生成每一輸入輸出電源域對應的信號通道模型(步驟210)；基於封裝結構與印刷電路板的設計佈局以及系統單晶片的佈局上多個 供電節點的分布，生成系統電源傳輸模型(步驟220)；針對每一輸入輸出電源域建立介面連結電路模型，其中，每一介面連結電路模型包括發射器、其對應的信號通道模型、接收器、電流量測點與電壓量測點，在每一介面連結電路模型中，信號通道模型的兩側分別連接發射器與接收器，發射器具有資料輸入端、時鐘端與輸入輸出電源端，電流量測點設置於輸入輸出電源端上，電壓量測點設置於信號通道模型與接收器的連接處(步驟230)；藉由著重於積體電路之模擬程式(SPICE)模擬出每一介面連結電路模型中電流量測點的電流步階響應，進而生成對應的第一電流時域模型(步驟240)；基於每一介面連結電路模型對應的第一電流時域模型於資料輸入端接收隨機資料時電流量測點的響應，生成對應的第二電流時域模型(步驟250)；基於數位電源域對應的數位電路中每一供電節點的電流變化，生成第三電流時域模型(步驟260)；連接系統電源傳輸模型、每一第二電流時域模型與每一第三電流時域模型，以生成完整電源傳輸模型，並取得完整電源傳輸模型獲取供電電流後所產生的電源噪音(步驟270)；記錄相位鎖定迴路所輸出的時鐘信號，相位鎖定迴路連接每一介面連結電路模型(步驟280)；基於相位鎖定迴路所輸出的時鐘信號的傳輸，藉由著重於積體電路之模擬程式模擬出每一介面連結電路模型對電源的敏感度，進而取得每一介面連結電路模型在電源噪音下的抖動時域信息(步驟290)；藉由著重於積體電路之模擬程式模擬出每一介面連結電路模型於時鐘端接收理想信號時電壓量測點的電壓步階響應，進而生成對應的第一電壓時域模型(步驟300)；基於每一介面連結電路模型在電源噪音下的抖動時域信息、每一介面連結電路模型對應的第一電壓時域模型與每一介面連結電路模型中資料的傳輸，生成每一介面 連結電路模型對應的系統波形，進而取得每一介面連結電路模型對應的眼圖與時域抖動分佈(步驟310)。

在步驟210中，建模模組110可利用散射參數(Scattering parameters，S參數)或一至多階的RLCG(電阻-電感-電容-電導)電路來描述封裝結構與印刷電路板，使得封裝結構與印刷電路板被抽象模型化，更詳細地說，建模模組110可基於封裝結構的設計佈局建立對應該封裝結構的電學性能模型(即第一電源傳輸模型與第一信號傳輸模型)，第一電源傳輸模型與第一信號傳輸模型的模型格式可為S參數或RLCG電路；建模模組110可基於印刷電路板的設計佈局建立對應該印刷電路板的電學性能模型(即第二電源傳輸模型與第二信號傳輸模型)，第二電源傳輸模型與第二信號傳輸模型的模型格式可為S參數或RLCG電路；接著，建模模組110可基於封裝結構與印刷電路板的連接關係連接第一信號傳輸模型與第二信號傳輸模型，並根據輸入輸出介面中不同的輸入輸出電源域進行劃分，進而生成每一輸入輸出電源域對應的信號通道模型，此時，每一輸入輸出電源域對應的信號通道模型的模型格式可為S參數。

在步驟220中，建模模組110可利用一至多階的RLCG電路來描述系統單晶片的佈局，使得系統單晶片被抽象模型化；因此，建模模組110可基於系統單晶片的佈局上多個供電節點的分布(即系統單晶片中金屬連線的寄生電阻、寄生電容與寄生電感)，利用RLCG電路建立對應系統單晶片的第三電源傳輸模型，接著，基於封裝結構、印刷電路板與系統單晶片的電源連接關係(即電源的實際通道)連接第一電源傳輸模型、第二電源傳輸模型與第三電源傳輸模型，以生成系統電源傳輸模型，此時，系統電源傳輸模型的模型格式可為S參 數，但本實施例並非用以限定本發明，舉例而言，系統電源傳輸模型的模型格式也可為阻抗參數(Z參數)。

在步驟230中，建模模組110可針對系統單晶片的每一輸入輸出電源域建立對應的介面連結電路模型(如「第3圖」所示，「第3圖」為本發明介面連結電路模型之一實施例示意圖)，其中，每一介面連結電路模型包括發射器410、其對應的信號通道模型420、接收器430、電流量測點50與電壓量測點60，在每一介面連結電路模型中，信號通道模型420的兩側分別連接發射器410與接收器420，發射器410具有資料輸入端72、時鐘端74與輸入輸出電源端76，電流量測點50設置於輸入輸出電源端76上，電壓量測點60設置於信號通道模型420與接收器430的連接處，資料輸入端72用以接收欲透過發射器410傳輸的資料，時鐘端74用以接收時鐘信號，輸入輸出電源端76用以接收來自輸入輸出電源域的電力。

在步驟240中，模擬模組120可藉由著重於積體電路之模擬程式(SPICE)模擬出建模模組110所建立的每一介面連結電路模型中電流量測點50的電流步階響應，進而生成對應的第一電流時域模型。更詳細地說，當建模模組110建立每一介面連結電路模型後，模擬模組120可藉由SPICE模擬出當其資料輸入端72所接收的資料由0改變為1(即資料上升邊緣)時其電流量測點50的電流變化；以及當其資料輸入端72所接收的資料由1改變為0(即資料下降邊緣)時其電流量測點50的電流變化；因此，模擬模組120可模擬出每一電流量測點50的電流步階響應，並基於每一電流量測點50的電流步階響應生成每一介面連結電路模型對應的第一電流時域模型。

在步驟250中，建模模組110可基於每一介面連結電路模型對應的第一電流時域模型於其資料輸入端72接收隨機資料時其電流量測點50的響應，以生成對應的第二電流時域模型。更詳細地說，當模擬模組120生成每一介面連結電路模型對應的第一電流時域模型且其資料輸入端72接收隨機資料(例如：010010010001...)時，建模模組110可比較隨機資料中當前的資料位元與前一資料位元，以取得每一第一電流時域模型對應的介面資料變動；以及基於每一介面連結電路模型對應的第一電流時域模型、步驟240中生成每一第一電流時域模型的電流量測點50的電流步階響應(即步驟240中的模擬資料)以及每一第一電流時域模型對應的介面資料變動，生成每一第一電流時域模型對應的第二電流時域模型。其中，當隨機資料中當前的資料位元與前一資料位元相同(即沒有變化)時，第一電流時域模型的電流測試點50的電流為零。

在步驟260中，建模模組110可基於數位電源域對應的數位電路中每一供電節點的電流變化，生成第三電流時域模型。更詳細地說，建模模組110係可利用VCD檔案找到數位電路中每一供電節點的資料變動；利用標準單元庫查到每一供電節點在任一標準單元中的電流步階響應(即每一供電節點的資料由0改變成1或由1改變成0時的電流變化)，以生成在該標準單元中每一供電節點在其資料變動下的電流時域模型；以及基於每一供電節點隸屬的多個標準單元，利用線性疊加方式取得每一供電節點的電流變化，進而生成第三電流時域模型。

在步驟270中，電源噪音模組130可連接系統電源傳輸模型、每一第二電流時域模型與每一第三電流時域模型，以生成完整電源傳輸模型，並取得完整電源傳輸模型獲取供電電流後所產生的電源噪音。換句話說，當生成完 整電源傳輸模型後，電源噪音模組130可使完整電源傳輸模型獲取供電電流，進而取得對應產生的電源噪音。

在步驟280中，儲存模組140可記錄系統單晶片的相位鎖定迴路所輸出的時鐘信號，相位鎖定迴路連接每一介面連結電路模型。換句話說，儲存模組140可記錄相位鎖定迴路所輸出的時鐘信號之時鐘沿對應的時域信息，也就是針對相位鎖定迴路所輸出的實際波形進行時鐘沿的紀錄，其中，時鐘沿即為時鐘信號的上升邊緣與下降邊緣。

在步驟290中，抖動模組150可基於相位鎖定迴路所輸出的時鐘信號的傳輸(即從相位鎖定迴路傳輸至發射器410的時鐘信號)，藉由SPICE模擬出每一介面連結電路模型對電源的敏感度，進而取得每一介面連結電路模型在電源噪音下的抖動時域信息。其中，抖動模組150還可將所有抖動時域信息與步驟280中相位鎖定迴路所輸出的時鐘信號之時鐘沿對應的時域信息相疊加，以生成整個系統實際的抖動時域信息。

在步驟300中，模擬模組120可藉由SPICE模擬出每一介面連結電路模型於其時鐘端74接收理想信號(即為理想時鐘信號)時其電壓量測點60的電壓步階響應，進而生成對應的第一電壓時域模型。更詳細地說，模擬模組120可藉由SPICE模擬出當每一介面連結電路模型的時鐘端74接收理想時鐘信號且其資料輸入端72接收的資料由0改變為1時電壓量測點60的電壓變化；以及當每一介面連結電路模型的時鐘端74接收理想時鐘信號且其資料輸入端72接收的資料由1改變為0時電壓量測點60的電壓變化；因此，模擬模組120可模擬出每一介面連結電路模型的時鐘端74接收理想信號(即為理想時鐘信號)時其電壓量測 點60的電壓步階響應，並基於每一電壓量測點60的電壓步階響應生成對應的第一電壓時域模型。

所謂的理想信號(ideal signal)，即是沒有任何抖動以及噪音的純淨信號。此為模擬過程中的輸入訊號，其與實際情況可能因為受到各種干擾因素而產生抖動以及噪音的一般信號有所不同。

在步驟310中，分析模組160可基於步驟290中每一介面連結電路模型在電源噪音下的抖動時域信息、步驟300所生成每一介面連結電路模型對應的第一電壓時域模型與每一介面連結電路模型中資料的傳輸，生成每一介面連結電路模型對應的系統波形，進而取得每一介面連結電路模型對應的眼圖與時域抖動分佈。

透過上述步驟，即可將全晶片系統抽象模型化，以對其進行信號完整性與電源完整性的模擬分析。換句話說，可按照全晶片系統的性能要求進行定量分析(即針對輸入輸出介面、封裝與印刷電路板的整體系統性能要求進行定量分析)，避免因輸入輸出介面、封裝與印刷電路板的各自獨立性能要求，造成最後整合時面積/功耗的浪費。

此外，在本實施例中，在執行模擬分析程序(即步驟210至步驟310)之前還可進行設定程序，設定程序可包括：接收並設定系統單晶片中每一輸入輸出電源域對應的輸入輸出電路與數位電路之間的隔斷電容(de-coupling capacity)的電容值與每一輸入輸出電路對應的預設眼圖標準。設定模組180可連接建模模組110，並執行上述設定程序。其中，系統單晶片的隔斷電容係用以降低電源抖動影響。

另外，在本實施例中，在執行模擬分析程序(即步驟210至步驟310)之後還可進行優化程序，優化程序包括：判斷每一輸入輸出電路對應的眼圖是否符合對應的預設眼圖標準；以及當判斷某一輸入輸出電路對應的眼圖不符合對應的預設眼圖標準時，調整該輸入輸出電路與數位電路之間的隔斷電容的電容值，並重新執行模擬分析程序，直至判斷出該輸入輸出電路對應的眼圖符合對應的預設眼圖標準。優化模組170可連接該分析模組160與設定模組180，並執行上述優化程序。其中，每一預設眼圖標準包括眼寬(eye width)標準與/或眼高(eye height)標準。

透過上述優化程序，即可透過調整系統單晶片的每一隔斷電容的電容值方式降低電源抖動影響，可降低傳統模擬方法所使用的隔斷電容數量，進而避免設置過多隔斷電容所造成的面積浪費。

綜上所述，可知本發明與先前技術之間的差異在於透過連接系統電源傳輸模型、類比電流時域模型與數位電流時域模型，並取得獲取供電電流後所產生的電源噪音；基於相位鎖定迴路所輸出的時鐘信號的傳輸，藉由著重於積體電路之模擬程式取得每一介面連結電路模型在電源噪音下的抖動時域信息；藉由著重於積體電路之模擬程式模擬出每一介面連結電路模型於時鐘端接收理想信號時電壓量測點的電壓步階響應，進而生成對應的第一電壓時域模型；以及基於每一介面連結電路模型在電源噪音下的抖動時域信息、每一介面連結電路模型對應的第一電壓時域模型與每一介面連結電路模型中資料的傳輸，生成每一介面連結電路模型對應的系統波形，進而取得每一介面連結電路模型對應的眼圖與時域抖動分佈，藉由此一技術手段可將全晶片系統抽象模型化，以對其進行信號完整性與電源完整性的模擬分析。換句話說，可按照全晶 片系統的性能要求進行定量分析(即針對輸入輸出介面、封裝與印刷電路板的整體系統性能要求進行定量分析)，避免因輸入輸出介面、封裝與印刷電路板的各自獨立性能要求，造成最後整合時面積/功耗的浪費。

此外，本發明的優化程序可透過調整系統單晶片的隔斷電容的電容值方式降低電源抖動影響，可降低隔斷電容的使用數量，進而避免設置過多隔斷電容所造成的面積浪費。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。

100:模擬系統

110:建模模組

120:模擬模組

130:電源噪音模組

140:儲存模組

150:抖動模組

160:分析模組

170:優化模組

180:設定模組

Claims (10)

1. 一種整合信號與電源之全晶片系統的模擬分析系統，其包括：一記憶體模組，用以儲存多個指令；以及一處理器，用以執行該記憶體模組所儲存的該些指令，以對一全晶片系統進行一模擬分析程序，該全晶片系統包括一封裝結構、一印刷電路板與一系統單晶片(System on a Chip，SoC)，該模擬分析程序包括：一建模模組，用以基於該封裝結構與該印刷電路板的設計佈局，生成每一輸入輸出電源域對應的一信號通道模型；基於該封裝結構與該印刷電路板的設計佈局以及該系統單晶片的佈局上多個供電節點的分布，生成一系統電源傳輸模型；針對每一該輸入輸出電源域建立一介面連結電路模型，其中，每一該介面連結電路模型包括一發射器、其對應的該信號通道模型、一接收器、一電流量測點與一電壓量測點，在每一該介面連結電路模型中，該信號通道模型的兩側分別連接該發射器與該接收器，該發射器具有一資料輸入端、一時鐘端與一輸入輸出電源端，該電流量測點設置於該輸入輸出電源端上，該電壓量測點設置於該信號通道模型與該接收器的連接處；基於每一該介面連結電路模型對應的一第一電流時域模型於該資料輸入端接收一隨機資料時該電流量測點的響應，生成對應的一第二電流時域模型；及基於一數位電 源域對應的一數位電路中每一該供電節點的電流變化，生成一第三電流時域模型；一模擬模組，連接該建模模組，用以藉由一著重於積體電路之模擬程式(SPICE)模擬出每一該介面連結電路模型中該電流量測點的一電流步階響應，進而生成對應的該第一電流時域模型；及藉由該著重於積體電路之模擬程式模擬出每一該介面連結電路模型於該時鐘端接收一理想信號時該電壓量測點的一電壓步階響應，進而生成對應的一第一電壓時域模型；一電源噪音模組，連接該建模模組與該模擬模組，用以連接該系統電源傳輸模型、每一該第二電流時域模型與每一該第三電流時域模型，以生成一完整電源傳輸模型，並取得該完整電源傳輸模型獲取一供電電流後所產生的一電源噪音；一儲存模組，用以記錄一相位鎖定迴路所輸出的一時鐘信號，該相位鎖定迴路連接每一該介面連結電路模型；一抖動模組，連接該儲存模組與該電源噪音模組，用以基於該相位鎖定迴路所輸出的該時鐘信號的傳輸，藉由該著重於積體電路之模擬程式模擬出每一該介面連結電路模型對電源的敏感度，進而取得每一該介面連結電路模型在該電源噪音下的一抖動時域信息；以及 一分析模組，連接該建模模組、該抖動模組與該模擬模組，用以基於每一該介面連結電路模型在該電源噪音下的該抖動時域信息、每一該介面連結電路模型對應的該第一電壓時域模型與每一該介面連結電路模型中資料的傳輸，生成每一該介面連結電路模型對應的一系統波形，進而取得每一該介面連結電路模型對應的一眼圖與一時域抖動分佈。
2. 如請求項1所述之整合信號與電源之全晶片系統的模擬分析系統，其中，每一該信號通道模型的格式為S參數，該系統電源傳輸模型的格式為S參數或Z參數。
3. 如請求項1所述之整合信號與電源之全晶片系統的模擬分析系統，其中，該建模模組係利用一VCD檔案找到該數位電路中每一該供電節點的資料變動；利用一標準單元庫查到每一該供電節點在任一該標準單元中的電流步階響應，以生成在該標準單元中每一該供電節點在其資料變動下的電流變化；以及基於每一該供電節點隸屬的多個標準單元，利用線性疊加方式取得每一該供電節點的電流變化，進而生成該第三電流時域模型。
4. 如請求項1所述之整合信號與電源之全晶片系統的模擬分析系統，其中，當每一該介面連結電路模型對應的該第一電流時域模型於該資料輸入端接收該隨機資料時，該建模模組係比較該隨機資料中當前的資料位元與前一資料位元，以取得每一該第一電流時域模型對應的一介面資料變動；以及基於每一該介面連結電路模型對應的該第一電流時域模型與生成每一該第一電流時域模型 的該電流量測點的該電流步階響應以及每一該第一電流時域模型對應的該介面資料變動，生成每一該第一電流時域模型對應的該第二電流時域模型，其中，當該隨機資料中該當前的資料位元與該前一資料位元相同時，該第一電流時域模型的該電流測試點的電流為零。
5. 如請求項1所述之整合信號與電源之全晶片系統的模擬分析系統，其中，該處理器還執行該記憶體模組所儲存的該些指令，以在執行該模擬分析程序之前進行一設定程序，該設定程序包括：一設定模組，連接該建模模組，用以接收並設定該系統單晶片中每一該輸入輸出電源域對應的一輸入輸出電路與該數位電路之間的一隔斷電容的一電容值與每一該輸入輸出電路對應的一預設眼圖標準；該處理器還執行該記憶體模組所儲存的該些指令，以在執行該模擬分析程序之後進行一優化程序，該優化程序包括：一優化模組，連接該分析模組與該設定模組，用以判斷每一該輸入輸出電路對應的該眼圖是否符合對應的該預設眼圖標準；以及當判斷某一該輸入輸出電路對應的該眼圖不符合對應的該預設眼圖標準時，調整該輸入輸出電路與該數位電路之間的該隔斷電容的該電容值，並重新執行該模擬分析程序，直至判斷出該輸入輸出電路對應的該眼圖符合對應的該預設眼圖標準；其中，判斷該眼圖是否符合對應的該預設眼圖標準，即是指該眼圖中的眼寬與/或眼高是否符合該預設眼圖標準中所設定的眼寬標準與/或眼高標準。
6. 一種整合信號與電源之全晶片系統的模擬分析方法，用以對一全晶片系統進行一模擬分析，該全晶片系統包括一封裝結構、一印刷電路板與一系統單晶片，該模擬方法包括以下步驟：(a)基於該封裝結構與該印刷電路板的設計佈局，生成每一輸入輸出電源域對應的一信號通道模型；(b)基於該封裝結構與該印刷電路板的設計佈局以及該系統單晶片的佈局上多個供電節點的分布，生成一系統電源傳輸模型；(c)針對每一該輸入輸出電源域建立一介面連結電路模型，其中，每一該介面連結電路模型包括一發射器、其對應的該信號通道模型、一接收器、一電流量測點與一電壓量測點，在每一該介面連結電路模型中，該信號通道模型的兩側分別連接該發射器與該接收器，該發射器具有一資料輸入端、一時鐘端與一輸入輸出電源端，該電流量測點設置於該輸入輸出電源端上，該電壓量測點設置於該信號通道模型與該接收器的連接處；(d)藉由一著重於積體電路之模擬程式(SPICE)模擬出每一該介面連結電路模型中該電流量測點的一電流步階響應，進而生成對應的一第一電流時域模型；(e)基於每一該介面連結電路模型對應的該第一電流時域模型於該資料輸入端接收一隨機資料時該電流量測點的響應，以生成對應的一第二電流時域模型；(f)基於一數位電源域對應的一數位電路中每一該供電節點的電流變化，生成一第三電流時域模型； (g)連接該系統電源傳輸模型、每一該第二電流時域模型與每一該第三電流時域模型，以生成一完整電源傳輸模型，並取得該完整電源傳輸模型獲取一供電電流後所產生的一電源噪音；(h)記錄一相位鎖定迴路所輸出的一時鐘，該相位鎖定迴路連接每一該介面連結電路模型；(i)基於該相位鎖定迴路所輸出的該時鐘的傳輸，藉由該著重於積體電路之模擬程式模擬出每一該介面連結電路模型對電源的敏感度，進而取得每一該介面連結電路模型在該電源噪音下的一抖動時域信息；(j)藉由該著重於積體電路之模擬程式模擬出每一該介面連結電路模型於該時鐘端接收一理想信號時該電壓量測點的一電壓步階響應，進而生成對應的一第一電壓時域模型；以及(k)基於每一該介面連結電路模型在該電源噪音下的該抖動時域信息、每一該介面連結電路模型對應的該第一電壓時域模型與每一該介面連結電路模型中資料的傳輸，生成每一該介面連結電路模型對應的一系統波形，進而取得每一該介面連結電路模型對應的一眼圖與一時域抖動分佈。
7. 如請求項6所述之整合信號與電源之全晶片系統的模擬分析方法，其中，步驟(f)還包括：利用一VCD檔案找到該數位電路中每一該供電節點的資料變動； 利用一標準單元庫查到每一該供電節點在任一該標準單元中的電流步階響應，以生成在該標準單元中每一該供電節點在其資料變動下的電流變化；以及基於每一該供電節點隸屬的多個標準單元，利用線性疊加方式取得每一該供電節點的電流變化，進而生成該第三電流時域模型。
8. 如請求項6所述之整合信號與電源之全晶片系統的模擬分析方法，其中，步驟(e)還包括：當每一該介面連結電路模型對應的該第一電流時域模型於該資料輸入端接收該隨機資料時，比較該隨機資料中當前的資料位元與前一資料位元，以取得每一該第一電流時域模型對應的一介面資料變動，其中，當該隨機資料中該當前的資料位元與該前一資料位元相同時，該第一電流時域模型的該電流測試點的電流為零；以及基於每一該介面連結電路模型對應的該第一電流時域模型與生成每一該第一電流時域模型的該電流量測點的該電流步階響應以及每一該第一電流時域模型對應的該介面資料變動，生成每一該第一電流時域模型對應的該第二電流時域模型。
9. 如請求項6所述之整合信號與電源之全晶片系統的模擬分析方法，其中，在步驟(a)之前，該模擬方法還包括：接收並設定該系統單晶片中每一該輸入輸出電源域對應的一輸入輸出電路與該數位電路之間的一隔斷電容的一電容值；在步驟(k)之後，該模 擬方法還包括：判斷每一該輸入輸出電路對應的該眼圖是否符合對應的該預設眼圖標準；以及當判斷某一該輸入輸出電路對應的該眼圖不符合對應的該預設眼圖標準時，調整該輸入輸出電路與該數位電路之間的該隔斷電容的該電容值，並重新執行步驟(a)至步驟(k)，直至判斷出該輸入輸出電路對應的該眼圖符合對應的該預設眼圖標準；其中，判斷該眼圖是否符合對應的該預設眼圖標準，即是指該眼圖中的眼寬與/或眼高是否符合該預設眼圖標準中所設定的眼寬標準與/或眼高標準。
10. 如請求項6所述之整合信號與電源之全晶片系統的模擬分析方法，其中，每一該信號通道模型的格式為S參數，該系統電源傳輸模型的格式為S參數或Z參數。

Images