CN106158679A - 结合晶圆实体测量与数位模拟以改善半导体元件制程方法 - Google Patents

结合晶圆实体测量与数位模拟以改善半导体元件制程方法 Download PDF

Info

Publication number
CN106158679A
CN106158679A CN201510141237.6A CN201510141237A CN106158679A CN 106158679 A CN106158679 A CN 106158679A CN 201510141237 A CN201510141237 A CN 201510141237A CN 106158679 A CN106158679 A CN 106158679A
Authority
CN
China
Prior art keywords
data
vital point
crucial
design
position error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510141237.6A
Other languages
English (en)
Other versions
CN106158679B (zh
Inventor
庄少特
林志诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
System Co Ltd Of British Cayman Islands Shang Da Alliance
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by System Co Ltd Of British Cayman Islands Shang Da Alliance filed Critical System Co Ltd Of British Cayman Islands Shang Da Alliance
Publication of CN106158679A publication Critical patent/CN106158679A/zh
Application granted granted Critical
Publication of CN106158679B publication Critical patent/CN106158679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种结合晶圆实体测量结果与数位模拟资料,以辨识并且监测关键重要点的重要点方法。晶圆实体测量数据是从制造半导体元件的加工晶圆上的多个目标位置搜集而得。候选重要点以及对应的模拟数据,是根据半导体元件的设计资料并基于光学邻近效应以及微影制程校正的模型与认证由数位模拟所产生,利用数据分析来提供所搜集的晶圆实体数据与模拟数据之间的数据相关性分析。此外,数据分析进一步根据与模拟数据具有最佳相关性的晶圆实体数据针对模拟数据执行数据校正,藉此更佳地预测关键重要点。

Description

结合晶圆实体测量与数位模拟以改善半导体元件制程方法
技术领域
本发明与半导体元件的制程相关,更具体而言,关于一种改善制造半导体元件的微影制程的方法。
背景技术
在本段落中所包含的以下的叙述与示例,并非为申请人所承认的先前技术。
半导体元件的制造,是藉由将多层电路图案制作于晶圆上,以形成具有大量集成的电晶体的一复杂电路。在半导体元件的制造流程中,微影制程是负责将电路设计者所设计的电路图案转移至晶圆上的制程。
具有不透光以及透光的图案的光罩用来根据电路图案在晶圆上将元件层图案化。光罩上邻近图案的效应与光学绕射、晶圆上相邻层的化学机械研磨(chemical-mechanical polishing,CMP),以及制造于晶圆上的相邻层的图案之间的几何与重叠关系都有可能会造成元件层图案的变形。由于积体电路(integrated circuits,ICs)的元件密度增加了积体电路图案与配置的复杂度,元件层图案的变形经常会产生系统性缺陷,而该些系统性缺陷会导致晶圆上的半导体元件的制作失败,或者造成关键尺寸(critical dimension,CD)的误差,而使半导体元件的效能降低。
图1为一现有的流程图,其中显示了制造半导体元件时,最佳化其微影制程所使用的初始设置以及后续调整的现有流程。用于制造一元件层的光罩的电路图案,由电路设计者所产生的一设计资料档案所描述,如方块101所示,所述设计资料档案为GDS或是OASIS格式。设计资料可以是由随机逻辑产生器(random logic generator,RLG)所产生的随机电路图案,或者是厂商或试点客户所提供的产品质量检验工具(product qualification vehicle,PQV)。方块102中显示了光学邻近校正(optical proximity correction,OPC)创作,其中产生所需要的OPC所使用的OPC模型与配方是来自方块103。在OPC创作后,方块102根据OPC模型以及可制造性设计(design formanufacturability,DFM)模型执行OPC认证与微影制程检查(lithographicprocess check,LPC)认证。
OPC与LPC认证预期了可能造成产量限制的特定电路布局以及图案的重要点。如方块104所示,透过微影制程使用OPC光罩所制造的晶圆,由光学或电子束检测器以及度量衡工具所检测,藉此侦测晶圆中的缺陷,并且测量重要点的关键尺寸。预期的重要点的检测资料以及测量资料被回馈至方块103,以调整OPC以及DFM的模型与配方。一般来说,由于图案化的误差来自包括了光学、化学、蚀刻、CMP与其他制程以及光罩/光标的误差等,多种因邻近与下方的环境影响所造成的效果,要达成完美的OPC/DFM模型与配方并非为容易的事情。更糟糕的是,上述的某些效果所影响的为近距离,而某些效果所影响的为长距离的效果。
若在微影制程中的光学状况与用于获得OPC解决方案的模拟光学状况相同,OPC在线宽控制方面是可达成有效的结果。散焦与曝光剂量的不同,使得线宽即使在OPC后仍然会有差异。微影制程中的聚焦差异是由抗蚀剂厚度、晶圆表面高低的变化、以及晶圆平面与透镜系统之间的相关距离的改变所造成。剂量的差异一般是由扫描器或者光学微影系统的照射所造成。聚焦深度以及曝光宽容度界定了微影系统的制程窗口。制程窗口的最新进步虽然使OPC能保证提供可接受的微影品质,但制程窗口中的线宽仍会有差异存在。线宽的差异对于设计电路的时序与泄漏电流具有直接的影响。
微影制程(Lithographic process,LP)模拟是一般用来模拟电路图案并且预测容易造成图案变形的重要点的方法,并且也可以透过在电路布局上执行CMP模拟来判定重要点。除了这些方法之外,也可以在元件上执行物理性故障分析(Physical failure analysis,PFA)来辨识重要点。OPC与LPC为一般用于校正图案变形时所使用的重要技术。
然而,在实务上来说,并非所有的重要点都会造成系统性的缺陷,而且并非所有的系统性缺陷都可以由模拟过程透过重要点所预测。为了确保系统性缺陷能够被辨识且排除以使半导体元件的制程能够具有高产量,透过晶圆的采样与检测所进行的制程监测是必要的程序。制程监测中一种常用的手段,是藉由在制造流程中对多个晶圆与晶粒进行采样,以搜集大量重要点的扫描式电子显微镜(scanning electron microscopic,SEM)的影像。该些重要点可以由LPC、CMP、PFA或其他经验与知识来预测。
随着微影制程的技术被推向其最大的极限,各种技术以及低介电材料亦被使用来追求解决方案以及降低线宽。结果,大幅地增加了光罩误差增益效应,即,光罩上的关键尺寸误差在晶圆上被大幅地放大。在先进技术节点中的多晶硅线宽的差异,是电晶体效能差异以及电路参数和生产良率的主要影响来源。目前已了解所观察到的差异的很大一部份,是由在光学邻近效应中的邻近布局图案的系统性影响所造成。在进行设计的最佳化时应将这些差异纳入考量,以将晶片设计的性能与产能最佳化。
在制程监测中,当藉由检测SEM影像或PFA将造成系统性缺陷的重要点辨识出来后,进行图案变形的校正为关键的过程。然而,当半导体制造的技术进步至20nm或者更小,其电路设计的架构也随之缩小,而在设计上对几何尺寸的减缩造成了许多系统性的制造变化,其对半导体的产量造成的限制也大于其他随机性的变化。在光学邻近效应中的小几何尺寸内的相互作用、制程邻近效应、…以及相邻层之间等原因,导致辨识图案变形的根本原因以供校正的过程变得困难。
发明内容
本发明的目的在于解决为了改善半导体元件制程中的微影制程,在预测与揭露制程中的关键重要点时如上文中所提及的挑战与缺点。据此,本发明提供一种结合晶圆实体测量结果与数位模拟资料,以辨识半导体元件制程中的关键重要点的方法。
本发明透过数位分析来辨识晶圆实体数据与模拟数据之间的相关性。接着,根据相关性分析的结果校正模拟数据,藉此捕捉在数位模拟结果中未预期到的效果所造成的图案误差。在本发明的一实施例中,CD数据为从制造半导体元件的加工晶圆上所取得的实体测量结果,而候选重要点为根据OPC/LPC模型、认证以及其他方法从半导体元件的设计资料中以数位化的模拟方法所产生的模拟数据。
在半导体元件的设计资料中准备了一定数量的CD目标。利用基于半导体元件的设计资料所进行的OPC/LPC认证以及OPC/DFM模型以取得多个重要点,作为预测的候选重要点。在半导体元件的晶圆上测量CD目标的CD数据。数据分析是根据所测量的CD数据以及候选重要点的模拟数据并参照设计资料所进行,以产生用于监测所制造的晶圆的关键重要点。
根据本发明,数据分析提供了在所测量的CD数据与候选重要点的模拟数据之间的数据相关性以及数据校正,以从该些候选重要点中辨识出关键重要点。在一较佳实施例中,根据OPC与LPC认证所预测的边缘定位误差数据来选择候选重要点。接着,进行测量CD数据与预测边缘定位数据之间的相关性分析,以校正预测边缘定位数据,藉此辨识关键重要点。
在本发明的一实施例中,以CD目标的测量CD数据校准预测的边缘定位误差,是根据与相对应的预测边缘定位误差数据的位置具有最接近的位置邻近度的CD目标进行。在本发明的另一实施例中,预测边缘定位误差的校准,是根据与对应的预测边缘定位误差数据的设计资料具有最佳相关性的CD目标所进行。此外,数据的相关性分析与校正亦可以基于从晶圆上所取得的光学或SEM影像,或是从设计资料中建模与呈现的模拟影像所进行。
为了配合晶圆与晶圆之间的差异性以及达到更好的精确度,本发明在晶圆的检测与度量进行的同时产生并且监控关键重要点。本发明提供一晶圆加工监测工具来执行晶圆的检测与度量,而数据分析是在CD数据透过度量衡进行测量的同时在产线上执行,藉此即时应变的辨识关键重要点以供监控与检测。此外,透过监控关键重要点所取得的CD数据以及缺陷,可以被用来调整OPC与DFM的模型与配方的初始设置,或者可以用来进行后续的调整。
附图说明
熟悉本领域的技术人员在配合附图研读下文中所述的较佳实施例后能够对其充分了解并且据以实施,其中,本发明的图示包括:
图1为一方块图,其中显示了制造半导体元件中,最佳化其微影制程的初始设置以及调整的现有流程;
图2为一方块图,其中显示了本发明透过CD测量、重要点预测以及数据分析所进行的关键重要点认证的流程;
图3为一方块图,其中显示了本发明藉由结合晶圆实体测量结果与数位模拟资料所进行的关键重要点认证的数据分析的流程;以及
图4为一方块图,其中显示了本发明为了将半导体元件制程中的微影制程最佳化,透过数据分析进行的重要点的产生与监控,以供初始设置以及后续调整的流程。
其中,附图标记说明如下:
101 GDS或OASIS格式的设计资料
102 OPC创作、OPC/LPC认证
103 OPC/DFM模型与配方的设置与调整
104 晶圆光学或电子束检测与度量
201 设计资料
202 OPC创作、OPC/LPC认证
203 OPC/DFM模型与配方
204 CD目标
205 重要点预测
206 光学或电子束度量
207 数据分析
208 关键重要点
301 数据相关性分析与校正
302 边缘定位误差数据
303 CD数据
304 设计资料
305 关键重要点
403 OPC与DFM模型的初始设置或后续调整
具体实施方式
图2显示了根据本发明中为了监控半导体元件的制程而进行的辨识关键重要点的方法。请参照图2,半导体晶圆上形成有作为CD目标的多个测试结构,以进行晶圆上的CD数据的一致性与差异性的监测。
如图2所示,所需的OPC是透过OPC/DFM模型与配方203由OPC创作202所创建。具有预期关键尺寸的CD目标204是基于设计资料201中以GDS或是OASIS格式所记载的CD目标图案与位置制造于晶圆上。实体CD数据207是透过光学或电子束度量206在晶圆上进行测量所取得。
基于OPC与DFM模型的OPC/LPC认证202被广泛使用来预测重要点。候选重要点经常是根据由OPC/LPC认证202所预测的电路图案的边缘定位误差所认定。然而,如上文中所述,当线宽低于20nm时,目前已观察到有某些关键重要点已经无法由OPC与DFM模型正确的预测出来。
CD数据为反映晶圆制造完成后经由所有邻近以及下方元件层所造成的影响的真实实体数据。由于在执行CD测量时设计晶片中可使用的区域以及所需的时间的缘故,CD目标的数量通常非常有限。虽然在光学的解析度与图案的几何被推向极限之后较难透过建模、模拟与预测的方式取得某些差异与误差,边缘定位误差仍然能够在OPC与DFM模型中有效的表示电路图案在晶圆上的设置与印制的趋势。此外,与测量大量的CD数据相较而言,以数位模拟产生密集的模拟数据也较为简单。因此,本发明的方法的设计的目的,是将稀疏的晶圆实体测量结果与由数位模拟结果所预测的密集的边缘定位误差做结合,以改善半导体元件的制程。
根据本发明,以OPC/LPC认证202所预测的候选重要点,进一步以实际的CD数据来做精准的调整与校准。重要点预测205的输出亦包括了边缘定位误差数据。数据分析207是参照设计资料201,并且以光学或电子束度量206所取得的测量CD数据以及重要点预测205中所取得的边缘定位误差数据作为输入所进行。原则上来说,边缘定位误差数据代表了基于模型的模拟误差数据,而测量CD数据代表了从晶圆实体测量所取得的真实误差数据。
如图3所示,本发明的数据分析是参照设计资料304,根据从晶圆实体测量所取得的CD数据303以及由数位模拟所产生的边缘定位误差数据302进行数据相关性分析与校正301,以判定供监控的关键重要点305。
从多个CD目标中测量的CD数据,可以包括一个CD测量数据的清单。每一笔CD测量数据至少包括测量CD目标的位置、电路图案类型、CD误差以及晶圆区域资讯。此外,光罩或光标的场域资讯亦可以被包含在CD测量数据中,以捕捉由光罩或光标的CD误差所造成的图案误差。边缘定位误差数据包括了多个位置以及对应位置的模拟边缘定位误差的清单。
应注意的是,本发明中用于取得晶圆实体测量结果的CD目标,可以为设置且分布于半导体元件的整个晶片上的简单CD图案。简单的CD图案可以被放置在其邻近或下方有某种特性的特定电路的一预定范围中的各个位置处,该些特性包括如密度、方位、顶点、线端以及多层图案的分裂点等特性,藉此捕捉该些特性所造成的效果。CD目标也可以为根据特定图案的邻近或下方特性,从设计资料中所选择的既有的元件电路图案。
在本发明的数据分析中,CD数据以及边缘定位误差数据之间的数据相关性分析与校正,可以由几种不同的手段来完成。在一实施例中,是根据两组数据之间的位置邻近度来进行相关性分析。举例来说,可以针对边缘定位误差数据的每一笔资料将最接近的CD目标辨识出来。为了能够在晶圆上预测出更多正确的边缘定位误差数据,可以从最接近的CD目标中所测量的CD误差数据校准模拟边缘误差数据。接着,可以针对校准后的模拟边缘误差数据进行分级,其中,较大的边缘定位误差,或较为容易成为短路或断路的边缘定位误差的位置,可以将其辨识和认定为关键重要点。
在另一实施例中,可以根据两组数据之间的电路图案来进行数据的相关性分析。设计片段代表了位于晶片的某一区域处的中心位置的电路图案。在本发明中,数据分析步骤是从设计资料中为模拟边缘定位误差数据中的每一笔资料的位置撷取设计片段。每一个CD目标的设计片段亦可以根据其自身的电路图案类型所取得,或者根据CD目标位置从设计资料中所撷取。
对边缘定位误差数据中的每一笔资料来说,可以辨识出与各个资料位置的设计片段具有最高相关性的CD目标的设计片段。此外,可以根据从具有最高设计片段相关性的CD目标处所测量的CD误差数据,来校准模拟边缘定位误差数据。设计片段相关性可以从根据设计片段所建模与呈现的模拟影像或者从设计片段撷取的设计特征中判定,其中,设计特征包括了如顶点数量、具有不同方位的多边形或者线条,或者任何上述特征的组合。
在另一实施例中,相关性分析亦可以将下方元件层的设计图案纳入考量。换言之,为CD目标以及边缘定位误差位置所撷取的设计片段可以包括现在元件层下方的元件层的设计片段。虽然在模拟边缘定位误差时,有可能可以包括下方元件层或结构,但是模拟的复杂度使得取得正确的结果变得非常烦冗与困难。因此,藉由将下方元件层的设计片段包含在相关性分析之中,校准过的模拟边缘定位误差数据应当可以反映先前元件层的影响,并且可以更好的预测关键重要点。
虽然在上文中针对几个透过数位模拟进行晶圆实体测量的相关性分析的示例性实施例进行了描述,本发明的数据分析亦可以透过许多其他的方式实施。晶圆实体测量结果亦可以包括如光学或SEM影像等实体影像。模拟影像亦可以由设计片段建模或产生。数据相关性分析可以根据从实体影像或模拟影像所撷取的设计特征、多边形特性或者影像特性来执行。此外,亦可以根据模拟影像以及实体影像之间的直接影像相关性分析来进行图案相关性分析。
值得一提的是,在判定数据相关性的现有技术中,有许多判断如特征、设计片段或者影像等两组数据之间的相关性的技巧。其中一种示例性的方法,是计算两组数据之间的标准化交叉相关系数。另一种示例性的方式,是计算两组数据之间的平方差分的总和。这些方法都可用于本发明的数据相关性分析中,且可以选择合适的技巧以提供最正确的相关性分析结果。
如上所述,在从CD目标测量CD数据后,由本发明中图2所示的方法所进行的数据分析判定的关键重要点,可以在半导体元件的制程中用于进行产线上的晶圆监控。此外,可以基于数据分析所判定的关键重要点进行晶圆检测的智慧采样,以更有效率的使用晶圆检测的资源。为了配合晶圆与晶圆之间的差异性以及获得更多的优点,数据分析亦可以在晶圆的度量与检测在进行的同时在产线上执行,如图4所示。
请参照图4,可以设计一个具有检测以及度量衡功能的晶圆加工监测工具。当由度量衡测量CD数据后,数据分析207可以根据已经可用的CD数据以及预测边缘定位误差数据来辨识关键重要点。接着,可以马上以相同的晶圆加工监测工具执行关键重要点晶圆检测,以加速发现可能严重影响半导体元件制程产量的系统性缺陷和缩短侦测时间。
根据本发明,一旦CD目标的CD数据准备好了之后,数据分析207便能透过模拟边缘定位误差数据执行数据相关性分析以及校正。产线上执行数据分析的优点之一,在于能够根据CD测量所侦测到的制程差异即时应变的判别重要点。如此一来,便能在不需要将晶圆卸载的情形下,藉由数据分析所判定的晶圆上的重要点,在同一个晶圆加工监测工具上及时进行光学或电子束检测。
如图4所示,亦可以将CD数据与检测数据的结果回馈,以进行OPC与DFM模型的初始设置或后续调整403,藉此将半导体元件制程中的微影制程最佳化。数据分析207是在晶圆度量与检测进行的同时执行。透过在产线上测量晶圆所取得的CD数据,OPC/DFM模型与配方可以被更佳的调整,藉此将模型无法预测但在制造过程中出现的差异与误差纳入考量。
凡是利用本文内容及所附图式而达成的等效结构,不论是直接或间接应用于此技术领域或其他相关技术领域,均应视为属于本发明的权利要求范围内。

Claims (22)

1.一种结合晶圆实体测量结果与数位模拟资料以在半导体元件的制造过程中辨识关键重要点的方法,该方法包括以下步骤:
从一半导体元件的一加工晶圆上的多个位置搜集多个实体数据;
基于根据该半导体元件的一晶片设计资料所产生的数位模拟资料,产生多个候选重要点的多个模拟数据;以及
基于所述实体数据以及所述模拟数据进行数据分析,以判别多个关键重要点;
其特征在于,在判别所述关键重要点的步骤中,数据分析包括所述实体数据以及所述模拟数据之间的数据相关性分析,以及根据与所述模拟数据最相关的所述实体数据针对所述模拟数据进行的数据校正。
2.根据权利要求1所述的辨识关键重要点的方法,其特征在于,搜集所述实体数据的该步骤进一步包括以下步骤:
根据该半导体元件的该晶片设计资料,准备位于所述位置上的多个关键尺寸目标;以及
测量该加工晶圆上的所述关键尺寸目标的关键尺寸数据。
3.根据权利要求2所述的辨识关键重要点的方法,其特征在于,产生所述候选重要点的所述模拟数据的该步骤包括透过数位模拟资料预测边缘定位误差数据,并且包括根据预测边缘定位误差数据选择所述候选关键重要点;此外,在判别所述关键重要点的该步骤中,数据分析是由测量关键尺寸数据以及预测边缘定位误差数据之间的数据相关性分析,以及根据与预测边缘定位误差数据最相关的测量关键尺寸数据针对预测边缘定位误差数据进行的数据校正所完成。
4.根据权利要求3所述的辨识关键重要点的方法,其特征在于,测量关键尺寸数据以及预测边缘定位误差数据之间的数据相关性分析是根据位置近似度来进行,并且针对预测边缘定位误差数据的数据校正,藉由预测边缘定位误差数据的校准而完成,其中,预测边缘定位误差数据的校准是根据在位置近似度上具有与对应于预测边缘定位误差数据的位置最接近的位置的所述关键尺寸目标的测量关键尺寸数据来进行。
5.根据权利要求3所述的辨识关键重要点的方法,其特征在于,进行数据分析以判别所述关键重要点的该步骤,是进一步整合应用从该晶片设计资料中在预测边缘定位误差数据对应的位置以及关键尺寸目标所撷取的设计片段。
6.根据权利要求5所述的辨识关键重要点的方法,其特征在于,测量关键尺寸数据以及预测边缘定位误差数据之间的数据相关性分析是根据设计片段来进行,并且针对预测边缘定位误差数据的数据校正,藉由预测边缘定位误差数据的校准而完成,其中,预测边缘定位误差数据的校准是根据在设计片段相关性上具有与对应于预测边缘定位误差数据的设计片段最良好相关性的设计片段的所述关键尺寸目标的测量关键尺寸数据来进行。
7.根据权利要求6所述的辨识关键重要点的方法,其特征在于,基于设计片段的数据相关性分析,是透过从设计片段中所撷取的设计特征的相关性比对来进行。
8.根据权利要求6所述的辨识关键重要点的方法,其特征在于,基于设计片段的数据相关性分析,是透过根据设计片段而建模与呈现的模拟影像的相关性比对来进行。
9.根据权利要求6所述的辨识关键重要点的方法,其特征在于,基于设计片段的数据相关性分析,是透过从根据设计片段而建模与呈现的模拟影像中所撷取的影像特质的相关性比对来进行。
10.根据权利要求6所述的辨识关键重要点的方法,其特征在于,所述关键尺寸目标的设计片段以及对应于预测边缘定位误差数据的设计片段,包括位于该半导体元件的现在一层的至少下方一层的设计片段。
11.根据权利要求6所述的辨识关键重要点的方法,其特征在于,所述关键尺寸目标的设计片段包括了所述关键尺寸目标的位置的邻近区域的一预定尺寸的设计片段,且对应于预测边缘定位误差数据的设计片段包括了与预测边缘定位误差数据相对应的位置的邻近区域的一预定尺寸的设计片段。
12.根据权利要求3所述的辨识关键重要点的方法,其特征在于,搜集所述实体数据的该步骤进一步包括搜集所述关键尺寸目标的位置的邻近区域的一预定尺寸的实体影像;此外,测量关键尺寸数据以及预测边缘定位误差数据之间的数据相关性分析,是基于所述关键尺寸目标的实体影像以及与预测边缘定位误差数据对应的该晶片设计资料中所撷取的设计片段建模与呈现的模拟影像之间的相关性比对来进行。
13.根据权利要求12所述的辨识关键重要点的方法,其特征在于,实体影像以及模拟影像之间的相关性比对,是透过从实体影像或者模拟影像中所撷取的设计特征的相关性比对来达成。
14.根据权利要求12所述的辨识关键重要点的方法,其特征在于,实体影像以及模拟影像之间的相关性比对,是透过从实体影像或者模拟影像中所撷取的多边形特质的相关性比对来达成。
15.根据权利要求12所述的辨识关键重要点的方法,其特征在于,实体影像以及模拟影像之间的相关性比对,是透过从实体影像或者模拟影像中所撷取的影像特质的相关性比对来达成。
16.一种在半导体元件的制造过程中辨识与监测关键重要点的方法,该方法包括以下步骤:
从一半导体元件的一加工晶圆上的多个位置搜集多个实体数据;
基于根据该半导体元件的一晶片设计资料所产生的数位模拟资料,产生多个候选重要点的多个模拟数据;
基于所述实体数据以及所述模拟数据进行数据分析,以判别多个关键重要点;以及
检测该半导体元件的该加工晶圆上的所述关键重要点;
其特征在于,在判别所述关键重要点的步骤中,数据分析包括所述实体数据以及所述模拟数据之间的数据相关性分析,以及根据与所述模拟数据最相关的所述实体数据针对所述模拟数据进行的数据校正。
17.根据权利要求16所述的辨识与监测关键重要点的方法,其特征在于,搜集所述实体数据的该步骤进一步包括以下步骤:
根据该半导体元件的该晶片设计资料,准备位于所述位置上的多个关键尺寸目标;以及
测量该加工晶圆上的所述关键尺寸目标的关键尺寸数据。
18.根据权利要求17所述的辨识与监测关键重要点的方法,其特征在于,产生所述候选重要点的所述模拟数据的该步骤包括透过数位模拟资料预测边缘定位误差数据,并且包括根据预测边缘定位误差数据选择所述候选关键重要点;此外,在判别所述关键重要点的该步骤中,数据分析是由测量关键尺寸数据以及预测边缘定位误差数据之间的数据相关性分析,以及根据与预测边缘定位误差数据最相关的测量关键尺寸数据针对预测边缘定位误差数据进行的数据校正所完成。
19.根据权利要求18所述的辨识与监测关键重要点的方法,其特征在于,判别所述关键重要点的该步骤与测量关键尺寸数据的该步骤在产线上同步执行,藉以在关键尺寸数据的测量于同一个该加工晶圆上进行的同时,即时应变的判别所述关键重要点以供检测与监控。
20.根据权利要求16所述的辨识与监测关键重要点的方法,其特征在于,检测所述关键重要点的步骤以及搜集所述实体数据的步骤是在不将该加工晶圆卸载下来的情形下于相同的一晶圆加工监测工具上执行。
21.根据权利要求16所述的辨识与监测关键重要点的方法,其特征在于,在该加工晶圆上的所述位置所搜集的所述实体数据以及检测多个关键重要点所获得的结果被回馈,以调整该晶片设计资料的光学邻近校正的模型与配方。
22.根据权利要求16所述的辨识与监测关键重要点的方法,其特征在于,从该加工晶圆上的所述位置所搜集的所述实体数据以及检测多个关键重要点所获得的结果被回馈,以调整在制造半导体元件时的微影制程中所用的可制造性设计的模型与配方。
CN201510141237.6A 2015-01-28 2015-03-30 结合晶圆实体测量与数位模拟以改善半导体元件制程方法 Active CN106158679B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/607,352 US20160217240A1 (en) 2015-01-28 2015-01-28 Methodology Of Incorporating Wafer Physical Measurement With Digital Simulation For Improving Semiconductor Device Fabrication
US14/607,352 2015-01-28

Publications (2)

Publication Number Publication Date
CN106158679A true CN106158679A (zh) 2016-11-23
CN106158679B CN106158679B (zh) 2020-02-21

Family

ID=56433365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510141237.6A Active CN106158679B (zh) 2015-01-28 2015-03-30 结合晶圆实体测量与数位模拟以改善半导体元件制程方法

Country Status (3)

Country Link
US (2) US20160217240A1 (zh)
CN (1) CN106158679B (zh)
TW (1) TWI552245B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231623A (zh) * 2016-12-12 2018-06-29 英属开曼群岛商达盟系统有限公司 半导体元件的制造过程中进行自动缺陷筛选的系统
CN108268684A (zh) * 2016-12-30 2018-07-10 中芯国际集成电路制造(上海)有限公司 建立可制造性设计模型的数据处理方法及其数据处理装置
WO2021069984A1 (en) * 2019-10-08 2021-04-15 International Business Machines Corporation Tool control using multistage lstm for predicting on-wafer measurements

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102160217B1 (ko) 2015-12-22 2020-09-28 에이에스엠엘 네델란즈 비.브이. 프로세스-윈도우 특성화를 위한 장치 및 방법
TWI644190B (zh) * 2017-06-29 2018-12-11 台灣積體電路製造股份有限公司 製程系統與製程方法
WO2019198143A1 (ja) * 2018-04-10 2019-10-17 株式会社日立製作所 加工レシピ生成装置
CN110033470B (zh) * 2019-04-17 2021-08-24 英特尔产品(成都)有限公司 一种晶圆边缘管芯判定方法及系统
CN110134688B (zh) * 2019-05-14 2021-06-01 北京科技大学 一种在线社交网络中热点事件数据存储管理方法及系统
US11231376B2 (en) * 2019-08-29 2022-01-25 Taiwan Semiconductor Manufacturing Company Ltd. Method for semiconductor wafer inspection and system thereof
KR20230037491A (ko) * 2020-04-30 2023-03-16 포트로닉스, 인크. 포토마스크를 제조하기 위한 시스템, 방법 및 프로그램 제품
US11586794B2 (en) 2020-07-30 2023-02-21 Applied Materials, Inc. Semiconductor processing tools with improved performance by use of hybrid learning models

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070052963A1 (en) * 2005-05-13 2007-03-08 Orbon Jacob J Grouping systematic defects with feedback from electrical inspection
CN101252097A (zh) * 2007-02-23 2008-08-27 台湾积体电路制造股份有限公司 光学式关键尺寸量测准确度的改善系统及其方法
CN101308517A (zh) * 2007-03-21 2008-11-19 台湾积体电路制造股份有限公司 检测并校正半导体装置的方法
US20090144691A1 (en) * 2007-11-29 2009-06-04 Tokyo Electron Limited Enhanced Process Yield Using a Hot-Spot Library
US20110230998A1 (en) * 2006-05-15 2011-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Model import for electronic design automation

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3848236B2 (ja) * 2002-10-18 2006-11-22 株式会社東芝 欠陥情報検出感度データの決定方法及び欠陥情報検出感度データの決定装置、欠陥検出装置の管理方法、半導体装置の欠陥検出方法及び半導体装置の欠陥検出装置
JP4904034B2 (ja) * 2004-09-14 2012-03-28 ケーエルエー−テンカー コーポレイション レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体
JP4768251B2 (ja) * 2004-11-01 2011-09-07 株式会社東芝 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法
US7769225B2 (en) * 2005-08-02 2010-08-03 Kla-Tencor Technologies Corp. Methods and systems for detecting defects in a reticle design pattern
US7532024B2 (en) * 2006-07-05 2009-05-12 Optimaltest Ltd. Methods and systems for semiconductor testing using reference dice
US7904845B2 (en) * 2006-12-06 2011-03-08 Kla-Tencor Corp. Determining locations on a wafer to be reviewed during defect review
US7962863B2 (en) * 2007-05-07 2011-06-14 Kla-Tencor Corp. Computer-implemented methods, systems, and computer-readable media for determining a model for predicting printability of reticle features on a wafer
US7937179B2 (en) * 2007-05-24 2011-05-03 Applied Materials, Inc. Dynamic inline yield analysis and prediction of a defect limited yield using inline inspection defects
US7962864B2 (en) * 2007-05-24 2011-06-14 Applied Materials, Inc. Stage yield prediction
US8139844B2 (en) * 2008-04-14 2012-03-20 Kla-Tencor Corp. Methods and systems for determining a defect criticality index for defects on wafers
CN101621016B (zh) * 2008-07-02 2011-10-05 中芯国际集成电路制造(上海)有限公司 在制造集成电路中用于缺陷检测的方法和系统
JP5235719B2 (ja) * 2009-02-27 2013-07-10 株式会社日立ハイテクノロジーズ パターン測定装置
JP5417358B2 (ja) * 2011-02-28 2014-02-12 株式会社日立ハイテクノロジーズ 画像処理装置、及び画像処理を行うためのコンピュータープログラム
US8788658B2 (en) * 2012-02-03 2014-07-22 International Business Machines Corporation Allocation and balancing of storage resources
US10192303B2 (en) * 2012-11-12 2019-01-29 Kla Tencor Corporation Method and system for mixed mode wafer inspection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070052963A1 (en) * 2005-05-13 2007-03-08 Orbon Jacob J Grouping systematic defects with feedback from electrical inspection
US20110230998A1 (en) * 2006-05-15 2011-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Model import for electronic design automation
CN101252097A (zh) * 2007-02-23 2008-08-27 台湾积体电路制造股份有限公司 光学式关键尺寸量测准确度的改善系统及其方法
CN101308517A (zh) * 2007-03-21 2008-11-19 台湾积体电路制造股份有限公司 检测并校正半导体装置的方法
US20090144691A1 (en) * 2007-11-29 2009-06-04 Tokyo Electron Limited Enhanced Process Yield Using a Hot-Spot Library

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231623A (zh) * 2016-12-12 2018-06-29 英属开曼群岛商达盟系统有限公司 半导体元件的制造过程中进行自动缺陷筛选的系统
CN108231623B (zh) * 2016-12-12 2020-06-12 应用材料公司 半导体元件的制造过程中进行自动缺陷筛选的系统
US10754309B2 (en) 2016-12-12 2020-08-25 Applied Materials, Inc. Auto defect screening using adaptive machine learning in semiconductor device manufacturing flow
CN108268684A (zh) * 2016-12-30 2018-07-10 中芯国际集成电路制造(上海)有限公司 建立可制造性设计模型的数据处理方法及其数据处理装置
WO2021069984A1 (en) * 2019-10-08 2021-04-15 International Business Machines Corporation Tool control using multistage lstm for predicting on-wafer measurements
CN114503244A (zh) * 2019-10-08 2022-05-13 国际商业机器公司 用于预测晶圆上测量值的使用多级lstm的工具控制
GB2603400A (en) * 2019-10-08 2022-08-03 Ibm Tool control using multistage LSTM for predicting on-wafer measurements
CN114503244B (zh) * 2019-10-08 2023-09-15 国际商业机器公司 用于预测晶圆上测量值的使用多级lstm的工具控制
GB2603400B (en) * 2019-10-08 2024-05-22 Ibm Tool control using multistage LSTM for predicting on-wafer measurements

Also Published As

Publication number Publication date
US11120182B2 (en) 2021-09-14
US20190384882A1 (en) 2019-12-19
TWI552245B (zh) 2016-10-01
TW201628112A (zh) 2016-08-01
CN106158679B (zh) 2020-02-21
US20160217240A1 (en) 2016-07-28

Similar Documents

Publication Publication Date Title
CN106158679A (zh) 结合晶圆实体测量与数位模拟以改善半导体元件制程方法
US10726192B2 (en) Semiconductor Fab's defect operating system and method thereof
KR102295266B1 (ko) 내장 타겟을 사용한 설계에 대한 검사의 정렬
TWI503521B (zh) A stacking measurement device, a stacking measurement method, and a stacking measurement system
CN106537449B (zh) 确定样本上的关注区域的坐标
CN106407490B (zh) 在芯片设计布局中发现未知问题图案的系统与方法
KR20200014938A (ko) 반도체 제조 프로세스에서 딥 러닝을 사용하여 결함 및 임계 치수를 예측하기 위한 시스템 및 방법
KR102310680B1 (ko) 설계에 대한 검사의 서브-픽셀 정렬
KR20170132841A (ko) 패터닝된 웨이퍼들 상의 결함들의 서브-픽셀 및 서브-해상도 로컬리제이션
JPWO2011021346A1 (ja) パターン形状推定方法、及びパターン測定装置
CN109804462A (zh) 用于大量图案搜索的检验和设计之间的漂移的自动校正的系统及方法
CN113412485B (zh) 用于选择设计文件的系统、计算机可读媒体及实施方法
TWI807442B (zh) 程序控制之晶粒內度量衡方法及系統
KR102451533B1 (ko) 마이크로리소그라피용 마스크의 검증 방법
CN1947149B (zh) 校准系统及校准方法
JP2008130582A (ja) 半導体装置の製造方法および半導体検査装置
US7856138B2 (en) System, method and computer software product for inspecting charged particle responsive resist
JP2010135416A (ja) 半導体装置用パターン検査装置および検査方法
KR20100011755A (ko) 다수 검사 포인트들에서 선폭 측정방법
Choi et al. Control of CD errors and hotspots by using a design based verification system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Lin Zhicheng

Inventor after: Zhuang Shaote

Inventor before: Zhuang Shaote

Inventor before: Lin Zhicheng

COR Change of bibliographic data
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190801

Address after: American California

Applicant after: Applied Materials Inc.

Address before: Taiwan Hsinchu County Chinese jhubei City, eleven Road 1 Richwood No. 100 5 floor 1

Applicant before: System Co., Ltd of British Cayman Islands Shang Da alliance

GR01 Patent grant
GR01 Patent grant