CN109804462A - 用于大量图案搜索的检验和设计之间的漂移的自动校正的系统及方法 - Google Patents

用于大量图案搜索的检验和设计之间的漂移的自动校正的系统及方法 Download PDF

Info

Publication number
CN109804462A
CN109804462A CN201780028194.8A CN201780028194A CN109804462A CN 109804462 A CN109804462 A CN 109804462A CN 201780028194 A CN201780028194 A CN 201780028194A CN 109804462 A CN109804462 A CN 109804462A
Authority
CN
China
Prior art keywords
design
sem
tool
chip
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780028194.8A
Other languages
English (en)
Other versions
CN109804462B (zh
Inventor
曾启源
薛铭祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN109804462A publication Critical patent/CN109804462A/zh
Application granted granted Critical
Publication of CN109804462B publication Critical patent/CN109804462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • G06T7/73—Determining position or orientation of objects or cameras using feature-based methods
    • G06T7/74—Determining position or orientation of objects or cameras using feature-based methods involving reference images or patches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明涉及用于大量图案搜索的检验及设计之间的漂移的自动校正的系统及方法。在晶片的扫描中识别缺陷。所述缺陷与工具坐标相关联。SEM复检工具捕获所述缺陷的经居中图像。使用经导入设计文件中的设计多边形来将所述SEM复检工具与所述晶片对准。设计坐标经导出且用于界定受关注图案且识别所述受关注图案的位置。

Description

用于大量图案搜索的检验和设计之间的漂移的自动校正的系 统及方法
相关申请案的交叉参考
本申请案主张2016年5月17日申请的现待决的第62/337,618号美国临时申请案的优先权，所述申请案的揭示内容以引用的方式并入本文中。
技术领域
本发明涉及缺陷检测，即，用于大量图案搜索的检验和设计之间的漂移的自动校正的系统及方法。
背景技术
制造例如逻辑和存储器装置的半导体装置通常包含使用大量半导体制造工艺处理例如半导体晶片的衬底以形成半导体装置的各种特征和多个层级。举例来说，光刻是涉及将图案从主光罩转印到布置在半导体晶片上的抗蚀剂的半导体制造工艺。半导体制造工艺的额外实例包含(但不限于)化学机械抛光(CMP)、蚀刻、沉积及离子植入。多个半导体装置可以某个布置制造在单个半导体晶片上且接着分离为个别半导体装置。
在半导体制造工艺期间的各个步骤使用检验过程以检测晶片上的缺陷以促进制造工艺中的更高良率及因此更高利润。检验始终是制造半导体装置(例如IC)的重要部分。但是，随着半导体装置的尺寸减小，检验对于成功制造可接受半导体装置变得更加重要，这是因为较小缺陷可导致装置故障。例如，随着半导体装置的尺寸减小，缩小大小的缺陷的检测已变得必要，这是由于即使相对小的缺陷也可导致半导体装置中的非所要像差。
但是，随着设计规则收紧，半导体制造工艺可更接近于工艺的性能能力的极限而操作。另外，随着设计规则收紧，较小缺陷可影响装置的电参数，此驱使更灵敏的检验。因此，随着设计规则收紧，通过检验检测到的潜在良率相关缺陷的群体显著增长，且通过检验检测到的扰乱点缺陷的群体也显著增加。因此，可在晶片上检测到越来越多的缺陷，且校正工艺以消除所有缺陷可为困难且昂贵的。因而，确定哪些缺陷实际上影响装置的电参数及良率可允许工艺控制方法关注所述缺陷，同时大体上忽略其它缺陷。此外，在较小设计规则下，工艺引发的故障可在一些情况中倾向于是系统性的。即，工艺引发的故障倾向于在通常在设计内重复许多次的预定设计图案下发生故障。空间系统性、电相关缺陷的消除是重要的，这是因为消除此等缺陷可对良率具有显著的总体影响。缺陷是否将影响装置参数及良率通常无法从上文描述的检验、复检及分析过程确定，这是由于这些过程无法确定缺陷相对于电设计的位置。
存在用来定位晶片的设计文件中或图像中的受关注误差或区域的硬件及软件工具。但是，归因于成像硬件中的限制，图像的分辨率可能不足以精确地识别受关注的误差或区域的再定位。例如，由于图像的组成方式，所感知的受关注误差或区域可不在受关注误差或区域的实际位置中。因此，晶片的设计文件(其具有精确的实际位置)与图像之间可能存在差异。
发明内容
本发明的一个实施例可描述为一种用于识别设计文件中的受关注图案的位置的方法。所述方法包括使用图像数据采集子系统来执行晶片的扫描。所述图像数据采集子系统可为宽带等离子体图像数据采集子系统。
所述方法进一步包括使用所述图像数据采集子系统在所述晶片的所述扫描中识别一或多个缺陷。每一经识别缺陷与工具坐标相关联。
所述方法进一步包括使用与扫描式电子显微镜(SEM)复检工具电子通信的处理器来导入对应于所述晶片的设计文件。所述设计文件具有一或多个设计多边形。
针对在所述晶片的所述扫描中识别的每一缺陷，所述方法进一步包括使所述SEM复检工具的视野居中于与所述缺陷相关联的所述工具坐标处且捕获所述经居中视野处的图像。使用所述SEM复检工具来捕获所述图像且使用所述处理器使所述视野居中。所述SEM复检工具的所述视野至少为300nm。
所述方法进一步包括使用所述SEM复检工具确认所述扫描中的所述一或多个缺陷。基于所述经捕获图像执行所述确认。可使用自动缺陷分类来确认所述扫描中的所述一或多个缺陷。
所述方法进一步包括使用所述处理器将所述SEM复检工具与所述晶片对准。基于所述设计文件中的所述一或多个设计多边形执行所述对准。
所述方法进一步包括将设计坐标文件从所述SEM复检工具导出。所述设计坐标文件具有与所述经确认缺陷中的每一者相关联的设计坐标。所述设计坐标是基于所述经对准SEM复检工具及晶片。所述设计坐标文件可为CSV文件。
所述方法进一步包括使用所述处理器来界定一或多个受关注图案。所述受关注图案是基于所述设计文件中的所述设计坐标及所述经确认一或多个缺陷。
所述方法进一步包括针对所述一或多个经界定受关注图案中的每一者识别所述设计文件中的受关注图案的位置。使用所述处理器来识别所述受关注图案。
在一个实施例中，所述方法可进一步包括使用所述图像数据采集子系统在所述经识别受关注图案的位置处执行所述晶片的第二扫描。在另一实施例中，所述方法可进一步包括使用所述处理器对所述经导入设计文件执行设计规则检查。
本发明的另一实施例可描述为一种用于识别设计文件中的受关注图案的位置的系统。所述系统包括图像数据采集子系统、SEM复检工具及处理器。所述SEM复检工具具有视野，例如，所述SEM复检工具的所述视野为至少300nm。所述处理器与所述图像数据采集子系统及所述SEM复检工具电子通信。所述图像数据采集子系统可为宽带等离子体图像数据采集子系统。
所述处理器经配置以指示所述图像数据采集子系统执行晶片的扫描。所述处理器经进一步配置以识别所述扫描中存在的一或多个缺陷。每一缺陷与工具坐标相关联。
所述处理器经进一步配置以导入对应于所述晶片的设计文件。所述设计文件具有一或多个设计多边形。在一个实施例中，所述处理器经进一步配置以对所述经导入设计文件执行设计规则检查。
所述处理器经进一步配置以针对在所述晶片的所述扫描中识别的每一缺陷：指示所述SEM复检工具使所述视野居中于与所述缺陷相关联的所述工具坐标处，且指示所述SEM复检工具捕获所述居中视野处的图像。
所述处理器经进一步配置以指示所述SEM复检工具基于所述经捕获图像确认所述扫描中的所述一或多个缺陷。
所述处理器经进一步配置以基于所述设计文件中的所述一或多个设计多边形将所述SEM复检工具与所述晶片对准。
所述处理器经进一步配置以将设计坐标文件从所述SEM复检工具导出。所述设计坐标文件具有与所述经确认缺陷中的每一者相关联的设计坐标。所述设计坐标是基于经对准SEM复检工具及晶片。所述设计坐标文件可为CSV文件。
所述处理器经进一步配置以界定一或多个受关注图案。所述处理器基于所述设计文件中的所述设计坐标及所述经确认一或多个缺陷界定所述受关注图案。
所述处理器经进一步配置以针对所述一或多个经界定受关注图案中的每一者识别所述设计文件中的受关注图案的位置。在一个实施例中，所述处理器经进一步配置以指示所述图像数据采集子系统在所述经识别受关注图案的位置处执行所述晶片的第二扫描。在另一实施例中，所述处理器经进一步配置以执行自动缺陷分类。
本发明的一个实施例可描述为一种非暂时性计算机可读媒体，其存储经配置以指示处理器使用图像数据采集子系统执行晶片的扫描的程序。所述程序也指示所述处理器使用所述图像数据采集子系统在所述晶片的所述扫描中识别一或多个缺陷。每一缺陷与工具坐标相关联。所述程序也指示所述处理器使用与SEM复检工具电子通信的处理器来导入对应于所述晶片的设计文件。所述设计文件具有一或多个设计多边形。
针对在所述晶片的所述扫描中识别的每一缺陷，所述程序经配置以指示所述处理器使所述SEM复检工具的视野居中于与所述缺陷相关联的所述工具坐标处且使用所述SEM复检工具捕获所述经居中视野处的图像。
所述程序也经配置以指示所述处理器使用所述SEM复检工具基于所述经捕获图像确认所述扫描中的所述一或多个缺陷。所述程序也经配置以指示所述处理器基于所述设计文件中的所述一或多个设计多边形将所述SEM复检工具与所述晶片对准。所述程序也经配置以指示所述处理器从所述SEM复检工具设计坐标文件导出设计坐标文件。所述设计坐标文件具有与所述经确认缺陷中的每一者相关联的设计坐标。所述设计坐标是基于经对准SEM复检工具及晶片。所述程序也经配置以指示所述处理器基于所述设计文件中的所述设计坐标及所述经确认一或多个缺陷界定一或多个受关注图案，以及针对所述一或多个经界定受关注图案中的每一者识别所述设计文件中的受关注图案的位置。
附图说明
为更完全理解本发明的性质及目的，应参考结合附图进行的以下具体实施方式，其中：
图1是展示检验报告的受关注图案与真实受关注图案之间的漂移的图示说明；
图2是比较设计文件与SEM图像且基于图案搜索导出设计坐标的本发明的一个实施例的图示说明；
图3是用于收集图像的检验系统的图；
图4是展示存储可在计算机系统上执行以执行本发明的计算机实施方法的程序指令的非暂时性计算机可读媒体的图；及
图5是根据本发明的一或多个实施例的方法的流程图。
具体实施方式
尽管针对特定实施例描述所主张的标的物，但其它实施例(包含未提供本文提及的所有益处及特征的实施例)也在本发明的范围内。可在不脱离本发明的范围的情况下做出各种结构、逻辑、过程步骤及电子改变。因此，仅参考所附权利要求书界定本发明的范围。
如本文使用，术语“晶片”一般是指由半导体或非半导体材料形成的衬底。此半导体或非半导体材料的实例包含(但不限于)单晶硅、砷化镓及磷化铟。此类衬底普遍可在半导体制造设施中找到及/或处理。
晶片可包含在衬底上形成的一或多个层。例如，此类层可包含(但不限于)抗蚀剂、电介质材料、及导电材料。许多不同类型的此类层在技术中已知，且如本文使用的术语晶片意在涵盖包含所有类型的此类层的晶片。
形成于晶片上的一或多个层可经图案化或未图案化。举例来说，晶片可包含多个裸片，每个裸片具有可重复图案化特征。此类材料层的形成及处理可最终导致完成的装置。许多不同类型的装置(例如集成电路(IC))可形成于晶片上，且如本文使用的术语晶片意在涵盖其上制造技术中已知的任何类型装置的晶片。如本文中使用，术语“芯片”可包括针对特定目的设计的IC的集合。
虽然本文中相对于晶片描述实施例，但应了解，所述实施例可用于另一样品(例如主光罩，其通常也可被称为掩模或主光罩)。在此项技术中已知许多不同类型的光罩，且如本文中所使用的术语“主光罩”、“掩模”及“光罩”希望涵盖此项技术中已知的所有类型的主光罩。
检测晶片上的缺陷可涉及使用一或多个光学器件模式，其包含使用一或多个光学器件模式及一或多个缺陷检测算法对所述晶片执行热扫描。“热扫描”一般是指晶片的扫描/检验，其经执行以通过应用相对主动检测设置(例如，实质上接近于噪声底限的阈值)检测晶片上的缺陷。如此，可执行热扫描以收集将用于调谐过程(光学器件选择及算法调谐)的关于晶片的检验数据。热扫描的目的在于在(若干)选定模式中检测晶片上的全部缺陷及扰乱点类型的代表性样本。
本文中描述的实施例可包含多个热扫描，例如，一个热扫描用于光学器件选择，且另一热扫描用于参数调谐。可使用经选择用于晶片检验的(若干)光学模式来执行针对参数选择执行的热扫描。选择(若干)光学模式可包含运用总体计分的光学器件选择，其自动计算指定模式或光学器件模式的组合在寻找DOI，同时抑制给定缺陷集合的扰乱点方面的“良好”程度的单个数字。此消除跨许多模式逐个缺陷地手动比较信噪比的工作，且显著减小光学器件选择时间。
本文描述的实施例可利用一组处理器节点，所述组处理器节点经配置以使用存储于针对晶片的存储媒体数组及至少一个额外数据源中的图像数据产生晶片的图像。如此，所述组处理器节点可经配置以执行多通道图像融合。晶片的(若干)额外数据源可包含在图像融合时可获得的任何信息。此类数据源可包含但不限于设计数据、使用设计布局脱机产生的裸片背景映射(context map)、从(若干)图像脱机产生的裸片背景映射、缺陷检测结果、使用通过检验系统的不同检测通道产生的图像数据产生的缺陷检测结果、通过晶片的多个(不同)扫描(例如，使用检验系统的不同成像模式执行的多个扫描)产生的图像数据、关于用于在晶片上印刷图案的主光罩的信息等。
图像融合可不包含简单地重叠多个数据源(尽管此重叠也可通过本文描述的实施例执行)。替代地，图像融合可包含组合多个数据源以产生复合图像。图像融合也可如在2009年1月26日申请的陈(Chen)等人的共同拥有的第12/359,476号美国专利申请案(其在2010年7月29日作为第2010/0188657号美国专利申请公开案发表)中描述那样执行，所述申请案以引用的方式并入本文。
使用检验工具识别缺陷的一种方式是产生检验关照区域。检验关照区域可为设计文件中或一或多个图像内的虚拟空间。检验关照区域可指示易受缺陷影响的区域。可手动产生检验关照区域。例如，其可在软件内手动产生用于设计或检验。检验关照区域可为矩形、多边形或任何其它二维或三维形状。
例如，偏移装置上的典型系统可含有数千个散布的存储器区域。将这些区域与随机逻辑区域分离以改进检验灵敏度且分离可影响存储器结构的事实可为重要的。归因于存储器区域的数量及分布，工程师定位其且将其分组在单个关照区域中同时设置检验所花费的时间是耗时的。
因而，操作者可使用设计文件协同一或多个检验工具来产生检验关照区域。在一个实例中，此可通过对比特定规则以编程方式分析设计文件而执行。这些规则可被称为设计规则检查引擎。分析设计文件的过程可被称为设计规则检查。
设计规则检查是确定特定芯片的实体布局是否满足称为设计规则的一系列建议参数的电子设计自动化的领域。设计规则检查是在设计的物理验证期间的主要步骤。对于先进工艺，可利用受限规则来改进良率。
设计规则可为由半导体制造者提供以使设计者能够验证掩模集合的正确性的一系列参数。设计规则可特定于特定半导体制造工艺。设计规则可设置特定几何及导电性限制，使得确保且考虑足够裕度。因而，遵循设计规则的设计可考虑在半导体制造工艺中的可变性以确保多数零件正确地工作。
例如，设计规则可包含见证规则来指定设计中的任何形状的最小宽度。间距将可指定两个相邻对象之间的距离容许(最小值或最大值)。这些规则可独立于半导体制造工艺的每一层存在。最低层可具有最小规则且最高金属层可具有更大规则。
两个层规则可指定两个层之间必须存在的关系(或不存在关系)。例如，封闭规则可指定，一个类型的对象(例如触点)必须被金属层覆盖(具有一些额外裕度)。
设计规则可针对可按比例调整参数λ指定，使得设计中的所有几何公差可经定义为λ的整数倍。这简化将现有芯片布局迁移到较新工艺。行业规则可经高度优化，且仅近似于均匀按比例调整。
设计规则检查的一个目标是实现设计的高的总良率及可靠性。如果违反设计规则，那么设计可能是不起作用的。为满足改进裸片良率的此目的，设计规则检查已从简单测量及布尔(Boolean)检查演进为修改现有特征、插入新的特征且针对工艺限制(例如层密度)检查整个设计的更复杂规则。完成的布局不仅由设计的几何表示构成，而且由提供对设计制造的支持的数据构成。虽然设计规则检查未核验设计将正确地操作，但其经构造以验证结构满足针对给定设计类型及工艺技术的工艺约束。
设计规则检查软件可获得GDSII标准的格式的布局及特定于经选择用于制造的半导体工艺的一系列规则作为输入。软件可从这些输入产生设计者可能选择或可能未选择来校正的设计规则违反的报告。仔细地“扩展”或放弃特定设计规则通常用于以良率为代价增加性能及组件密度。
设计规则检查可为计算密集型任务。设计规则检查可在ASIC的每一子区段上运行以最小化在顶层处检测到的误差的数目。
也可通过使用图案搜索针对已知受关注图案确定检验关照区域。例如，图案搜索可包含使用已知设计多边形图案是目标。图案搜索软件将匹配多边形且确定在目标设计内是否存在相同图案。
在半导体行业中，存在用于确定预认证特定掩模层级及工艺的最佳光刻曝光及剂量条件的各种方法。最常用光刻学习方法是FEM(焦点曝光矩阵)及PWQ(制造工艺窗认证)。传统上，FEM利用每个裸片的若干位置来基于临界尺寸测量找到最佳剂量及焦点。尽管这是针对光刻优化的良好初始起始点，但所获得的信息限于芯片中的特定预定义位置，不含有关于剩余裸片上的图案如何受影响的信息。
在一个实例中，客户可能想要使用FEM来找到热扫描中的一或多个受关注点。可通过图案搜索产生关照区域。
在此实例中，检验系统可报告缺陷位置。检验系统可例如使用宽带等离子体。宽带紫外光源用于半导体处理行业中的各种应用。这些应用包含晶片检验系统及光刻系统。在两个类型的系统中，期望光源具有较长可用寿命、高亮度及发射光的宽光谱范围。当前基于等离子体的光源用于光刻及晶片检验系统中。基于等离子体的光源一般包含含有阴极、阳极及放电气体(例如，氩气、氙气或水银蒸气或这些的一些组合)的壳体。阴极与阳极之间的电压维持等离子体或电弧。
缺陷位置可在不手动检查任何潜在晶片/设计偏移的情况下被导入到图案搜索及运行中。如果存在过多检测到的缺陷，那么客户无法检查缺陷位置在设计文件中是否为正确的。例如，初始热扫描中可存在高达1百万个缺陷，此接着需要取样且复检真实缺陷。真实缺陷数目可达数千。因而，存在在不在工艺上花费数周的人力的情况下手动校正的有限方式。
图1图示说明图案搜索结果可从实际受关注图案偏移的方式。如在图1中展示，如通过检验系统检测到的所关注的受关注图案的位置可与设计文件中的实际受关注图案转置。在一个实施例中，检验系统是具有包含受关注图案的视野的SEM工具。但是，当检验工具报告受关注图案的位置时，所述位置在SEM工具的视野中居中。SEM工具的FOV的中心可不直接对应于所关注的受关注图案。因此，必须执行偏移校正以使设计坐标与检验工具的报告坐标匹配。
偏移校正可为必要的，这是因为例如，宽带等离子体报告的缺陷位置可与不完整或不精确像素合并。由于对晶片执行的扫描类型(例如热扫描)，所述像素可为不完整或不精确的。不完整或不精确像素可经合并，因此，引入相较于由检验工具报告的位置的与真实缺陷位置的小偏移。例如，一些宽带等离子体工具具有约300nm的固有缺陷位置精确度。此精确度可为不足够的且造成更小大小的设计中的偏移。
设计文件坐标与检验工具坐标之间的差异可导致浪费或不正确的热点搜索，这是因为检验工具归因于所述偏移而在错误区域中成像。
本发明的一个实施例通过启用缺陷复检工具中的SEM-设计特征而校正此坐标偏移。例如，SEM-设计特征可自动收集及/或匹配SEM图像及附近的设计多边形。
在SEM复检工具上在自动缺陷分类模式中复检SEM图像。自动缺陷分类模式确保缺陷将在所述检验工具的视野的中心。自动缺陷分类是基于SEM/检验工具的属性以产生规则来执行自动缺陷分类。在SEM复检过程期间，SEM复检工具将在目标位置上且也在参考裸片上的相同位置上获得两个或两个以上图像。来自参考裸片的图像可出于此目的存储于存储器中且被检索。软件将比较这些图像之间的差异以便定位缺陷在SEM图像内的何处。SEM工具使所述位置居中且获得放大图片。因而，缺陷(或潜在缺陷)将在最终SEM图像的中心处。此类型的过程也被称为自动缺陷居中。
在确认所述缺陷是真实的之后，可导出含有缺陷在设计空间中的坐标的坐标文件。例如，坐标文件可为在设计空间中具有x、y坐标的CSV文件。可手动执行或使用自动缺陷分类来自动执行缺陷确认。
坐标文件可经导入到检验系统中以用作图案搜索的搜索源位置。在SEM成像后，系统将具有关于每一缺陷在设计坐标系中的坐标的信息。此不同于坐标是基于来自检验工具的数据的先前应用。所记录的信息由图案搜索软件使用以制作目标图案。图案搜索软件可为独立软件且在检验系统外部。
在一个实施例中，由主光罩检验系统产生的主光罩的图像是用作为图像数据空间中的图像数据。如此，由主光罩检验系统产生的主光罩的图像可用作为图像数据的替代。用于此实施例中的主光罩的图像可包含由技术中已知的任何主光罩检验系统以任何适当方式产生的主光罩的任何适当图像。例如，主光罩的图像可为分别通过高放大率光学主光罩检验系统或基于电子束的主光罩检验系统获取的主光罩的高放大率光学或电子束图像。或者，主光罩的图像可为由空中成像主光罩检验系统所获取的主光罩的空中图像。
在一个实施例中，检验系统用于收集图像数据。例如，本文中描述的光学及电子束输出获取子系统可经配置为检验系统。在另一实施例中，图像数据采集子系统是缺陷复检系统。例如，本文中描述的光学及电子束输出获取子系统可经配置为缺陷复检系统。在进一步实施例中，图像数据采集子系统是计量系统。例如，本文中描述的光学及电子束输出获取子系统可经配置为计量系统。特定来说，本文中描述且在图3中展示的输出获取子系统的实施例可修改一或多个参数以取决于其将用于的应用而提供不同成像能力。在一个此实例中，图3中展示的图像数据采集子系统可经配置以具有较高分辨率，前提是其将用于缺陷复检或计量而非检验。换句话说，图3中展示的图像数据采集子系统的实施例描述图像数据采集子系统的一些一般及各种配置，所述配置可以所属领域的技术人员了解的数个方式定制以产生具有或多或少适用于不同应用的不同成像能力的输出获取子系统。
本发明的系统及方法可利用经配置用于样品(例如晶片及主光罩)的检验、缺陷复检及计量的输出获取子系统、缺陷复检输出获取子系统、及计量图像数据采集子系统。例如，本文中描述的实施例可经配置以将扫描式电子显微镜(SEM)及光学图像两者用于掩模检验、晶片检验及晶片计量的目的。特定来说，本文描述的实施例可安装在计算机节点或计算机群集上，所述计算机节点或计算机群集为图像数据采集子系统(例如宽带等离子体检验器、电子束检验器或缺陷复检工具、掩模检验器、虚拟检验器等)的组件或耦合到所述图像数据采集子系统。如此，本文描述的实施例可产生可用于各种应用的输出，所述应用包含但不限于晶片检验、掩模检验、电子束检验及复检、计量等。图3中展示的输出获取子系统的特性可基于将针对其产生实际输出的样品而如上文描述那样修改。
此子系统包含图像数据采集子系统，其包含至少能量源及检测器。能量源经配置以产生被引导到晶片的能量。检测器经配置以检测来自晶片的能量且响应于经检测的能量产生输出。
在一个实施例中，引导到晶片的能量包含光，且自晶片检测的能量包含光。例如，在图3中展示的系统的实施例中，图像数据采集子系统10包含经配置以将光引导到晶片14的照明子系统。照明子系统包含至少一个光源。例如，如在图3中展示，照明子系统包含光源16。在一个实施例中，照明子系统经配置以按一或多个入射角将光引导到晶片，所述一或多个入射角可包含一或多个倾斜角及/或一或多个法线角。例如，如在图3中展示，来自光源16的光经引导穿过光学元件18且接着穿过透镜20到光束分离器21，所述光束分离器21将光按法线入射角引导到晶片14。入射角可包含任何适当入射角，其可取决于(例如)晶片的特性而变化。
照明子系统可经配置以在不同时间按不同入射角将光引导到晶片。例如，图像数据采集子系统可经配置以更改照明子系统的一或多个元件的一或多个特性，使得光可按不同于图3中展示的入射角的入射角被引导到晶片。在一个此实例中，图像数据采集子系统可经配置以移动光源16、光学元件18及透镜20，使得光按不同入射角被引导到晶片。
在一些例子中，图像数据采集子系统可经配置以在相同时间按超过一个入射角将光引导到晶片。例如，照明子系统可包含超过一个照明通道，照明通道的一者可包含如在图3中展示的光源16、光学元件18及透镜20，且照明通道中的另一者(未展示)可包含类似元件(其可经不同或相同配置)，或可包含至少光源及可能包含一或多个其它组件(例如本文中进一步描述的所述组件)。如果此光与另一光同时被引导到晶片，那么按不同入射角被引导到晶片的光的一或多个特性(例如，波长、偏光等等)可为不同的，使得由按不同入射角照明晶片产生的光可在(若干)检测器处彼此区分。
在另一例子中，照明子系统可包含仅一个光源(例如，图3中展示的源16)且来自光源的光可通过照明子系统的一或多个光学元件(未展示)分离为不同光学路径(例如，基于波长、偏光等)。不同光学路径中的每一者中的光可接着被引导到晶片。多个照明通道可经配置以在相同时间或在不同时间将光引导到晶片(例如，当不同照明通道用于循序照明晶片时)。在另一例子中，相同照明通道可经配置以在不同时间将光引导到具有不同特性的晶片。例如，在一些例子中，光学元件18可经配置为光谱滤光器且光谱滤光器的性质可以各种不同方式(例如，通过交换光谱滤光器)改变，使得不同波长的光可在不同时间被引导到晶片。照明子系统可具有技术中已知用于将具有不同或相同特性的光按不同或相同入射角循序或同时引导到晶片的任何其它适当配置。
在一个实施例中，光源16可包含宽带等离子体(BBP)光源。如此，通过光源产生且被引导到晶片的光可包含宽带光。但是，光源可包含任何其它适当的光源，例如激光。激光可包含技术中已知的任何适当激光，且可经配置以产生技术中已知的任何适当波长或若干波长的光。另外，激光可经配置以产生单色或近单色的光。如此，激光可为窄带带激光。光源也可包含产生多个离散波长或波带的光的多色光源。
来自光学元件18的光可通过透镜20聚焦到光束分离器21。尽管透镜20在图3中展示为单个折射光学元件，但应理解，实际上，透镜20可包含组合以将来自光学元件的光聚焦到晶片的数个折射及/或反射光学元件。在图3中展示且在本文中描述的照明子系统可包含任何其它适当光学元件(未展示)。此类光学元件的实例包含但不限于(若干)偏光组件、(若干)光谱滤光器、(若干)空间滤光器、(若干)反射光学元件、(若干)变迹器、(若干)光束分离器、(若干)孔隙及类似物，其可包含技术中已知的任何此类适当光学元件。另外，系统可经配置以基于待用于输出获取的照明类型更改照明子系统的一或多个元件。
图像数据采集子系统也包含扫描子系统，所述扫描子系统经配置以致使光扫描遍及晶片。例如，图像数据采集子系统可包含载台22，在输出获取期间晶片14经安置在所述载台22上。扫描子系统可包含可经配置以移动晶片，使得光可扫描遍及晶片的任何适当机械及/或机器人总成(其包含载台22)。另外，或替代地，图像数据采集子系统可经配置使得图像数据采集子系统的一或多个光学元件执行光的某种扫描遍及晶片。光可以任何适当方式扫描遍及晶片。
图像数据采集子系统进一步包含一或多个检测通道。一或多个检测通道中的至少一者包含检测器，所述检测器经配置以检测归因于通过图像数据采集子系统照明晶片而来自晶片的光且响应于经检测的光而产生输出。例如，在图3中展示的图像数据采集子系统包含两个检测通道：一个通道通过集光器24、元件26及检测器28形成，且另一个通道通过集光器30、元件32及检测器34形成。如在图3中展示，两个检测通道经配置以按不同收集角收集且检测光。在一些例子中，一个检测通道经配置以检测镜面反射光，且另一检测通道经配置以检测非从晶片镜面反射(例如，散射、绕射等)的光。但是，两个或两个以上检测通道可经配置以检测来自晶片的相同类型的光(例如，镜面反射光)。尽管图3展示包含两个检测通道的图像数据采集子系统的实施例，但图像数据采集子系统可包含不同数目的检测通道(例如，仅一个检测通道或两个或两个以上检测通道)。尽管集光器中的每一者在图3中展示为单个折射式光学元件，但应理解，集光器中的每一者可包含一或多个折射式光学元件及/或一或多个反射式光学元件。
一或多个检测通道可包含技术中已知的任何合适检测器。例如，检测器可包含光电倍增管(PMT)、电荷耦合装置(CCD)及时延积分(TDI)相机。检测器也可包含此项技术中已知的任何其它适当检测器。检测器也可包含非成像检测器或成像检测器。如此，如果检测器是非成像检测器，那么检测器中的每一者可经配置以检测散射光的特定特性(例如强度)，但可非经配置以依据成像平面内的位置检测此类特性。因而，由包含于图像数据采集子系统的检测通道中的每一者中的检测器中的每一者产生的输出可为信号或数据，但非图像信号或图像数据。在此类例子中，计算机子系统(例如系统的计算机子系统36)可经配置以从检测器的非成像输出产生晶片的图像。但是，在其它例子中，检测器可经配置为成像检测器，所述成像检测器经配置以产生成像信号或图像数据。因此，系统可经配置从而以数个方式产生本文描述的图像。
应注意，在本文中提供图3以大体图示说明可包含于本文中描述的系统实施例中的图像数据采集子系统的配置。显然，本文中描述的图像数据采集子系统配置可经更改以优化如在设计商用系统时正常执行的系统的性能。另外，本文中描述的系统可使用现有输出获取系统实施(例如，通过将本文中描述的功能性添加到现有输出获取系统)，例如购自科磊公司(KLA-Tencor)的工具。对于一些此类系统，本文中描述的方法可经提供为输出获取系统的任选功能性(例如，作为输出获取系统的其它功能性的补充)。或者，可“从头开始”设计本文中描述的系统以提供全新系统。
所述系统的计算机子系统36可以任何适当方式(例如，经由一或多个传输媒体，所述一或多个传输媒体可包含“有线”及/或“无线”传输媒体)耦合到图像数据采集子系统的检测器，使得计算机子系统可在晶片扫描期间接收由检测器产生的输出。计算机子系统36可经配置以使用如本文描述的检测器的输出执行数个功能及本文中进一步描述的任何其它功能。此计算机子系统可如本文中描述般进一步配置。
此计算机子系统(以及本文中描述的其它计算机子系统)也可在本文中称为(若干)计算机系统。本文中描述的(若干)计算机子系统或(若干)系统中的每一者可采用各种形式，包含个人计算机系统、图像计算机、主计算机系统、工作站、网络设备、因特网设备或其它装置。一般来说，术语“计算机系统”可经广泛定义以涵盖具有执行来自存储器媒体的指令的一或多个处理器的任何装置。(若干)计算机子系统或(若干)系统也可包含此项技术中已知的任何合适处理器，例如并行处理器。另外，(若干)计算机子系统或(若干)系统可包含作为单独或网络化工具的具有高速处理及软件的计算机平台。
如果系统包含超过一个计算机子系统，那么不同计算机子系统可经耦合到彼此使得图像、数据、信息、指令等可在如本文中进一步描述的计算机子系统之间发送。例如，计算机子系统36可通过任何适当传输媒体耦合到(若干)计算机子系统102，所述传输媒体可包含此项技术中已知的任何适当有线及/或无线传输媒体。此类计算机子系统中的两者或两者以上也可通过共享计算机可读存储媒体(未展示)有效耦合。
额外实施例涉及非暂时性计算机可读媒体，其存储可在计算机系统上执行以用于执行用于模式选择及图像融合的计算机实施方法的程序指令。在图4中展示一个此实施例。特定来说，如图4中所展示，非暂时性计算机可读媒体1800包含可在计算机系统1804上执行的程序指令1802。计算机实施的方法可包含本文中描述的任何(若干)方法的任何(若干)步骤。
实施例如本文中描述的所述方法的方法的程序指令1802可存储在计算机可读媒体1800上。计算机可读媒体可为存储媒体，例如磁盘或光盘、磁带或此项技术中已知的任何其它适当非暂时性计算机可读媒体。
可以各种方式的任一者实施程序指令，其包含基于程序的技术、基于组件的技术及/或面向对象技术等等。举例来说，可视需要使用ActiveX控件、C++对象、JavaBeans、微软基础类别(“MFC”)、SSE(流式SIMD扩展)或其它技术或方法实施程序指令。
计算机系统1804可根据本文中描述的实施例中的任一者配置。
图5图示说明本发明的一或多个方法。揭示用于识别设计文件中的受关注图案的位置的方法100。使用图像数据采集子系统来执行101晶片的扫描。图像数据采集子系统可为宽带等离子体图像数据采集子系统或能够依足够分辨率扫描晶片的任何其它装置。
方法100进一步包括在晶片的扫描中识别103一或多个缺陷。图像数据采集子系统可执行识别103。识别103可通过其它设备(例如远程服务器、SEM复检工具或处理器)执行。每一经识别103缺陷与工具坐标相关联。工具坐标可为工具坐标系中的X、Y坐标。工具坐标是可为用于图像数据采集子系统的定位系统。例如，工具坐标系可与图像数据采集子系统在晶片上方的位置相关联。
方法100进一步包括导入105对应于晶片的设计文件。例如，可通过将设计文件下载到局部存储器而导入105设计文件。设计文件可具有一或多个设计多边形。设计文件可使用与SEM复检工具电子通信的处理器导入105。例如，处理器可将设计文件引导到SEM复检工具。在另一实例中，处理器可指示SEM复检工具下载设计文件。
针对在晶片的扫描中识别的每一缺陷，方法100进一步包括居中109及捕获111。使用处理器，使SEM复检工具的视野居中109在与缺陷相关联的工具坐标处。例如，处理器可指示SEM复检工具基于与所述缺陷相关联的工具坐标复检晶片上的位置。SEM复检工具捕获111经居中视野处的图像。此可经完成以捕获缺陷附近的区域以及缺陷其自身。经捕获111的图像可存储在SEM复检工具、中央服务器或直接发送到处理器。
使用SEM复检工具，方法100进一步包括基于经捕获111的图像确认113扫描中的一或多个缺陷。SEM复检工具可使用自动缺陷分类以便确定缺陷是扰乱点缺陷或实际缺陷。可摒弃与扰乱点缺陷相关的图像。与经确认113的缺陷相关的图像可保存在SEM复检工具、中央数据库或发送到处理器。
方法100进一步包括以基于设计文件中的一或多个设计多边形将SEM复检工具与晶片对准115。SEM复检工具可实体或通过数学转置而对准115。例如，转置矩阵可用于基于设计多边形将SEM复检工具与晶片对准115。
方法100进一步包括导出117设计坐标文件。设计坐标文件可从SEM复检工具导出117。设计坐标文件具有与经确认113的缺陷中的每一者相关联的设计坐标。设计坐标可基于经对准115的SEM复检工具及晶片。设计坐标可为设计坐标系中的X、Y坐标。可使用其它类型的坐标。一个实例可包含Z坐标。
方法100进一步包括基于设计文件中的设计坐标及经确认的一或多个缺陷界定119一或多个受关注图案。例如，处理器可界定119受关注图案，其中已在对应于设计文件的晶片上出现多个缺陷。
方法100进一步包括针对一或多个经界定受关注图案中的每一者识别121设计文件中的受关注图案的位置。经识别121的受关注图案或若干图案的形状可为多边形。其它形状(例如矩形、正方形及椭圆形)可为有效经识别121的受关注图案的位置。如本文中使用，受关注图案的位置可是指设计文件或晶片的单个点或某一区域。
在一个实施例中，方法100进一步包括对经导入的设计文件执行107设计规则检查。例如，SEM复检工具或处理器可基于特定设计布局中的已知故障因素执行107设计的分析。
在另一实施例中，方法100进一步包括在经识别受关注图案的位置处执行123晶片的第二扫描。例如，在识别121受关注图案之后，可有利地对晶片的所述区域执行高分辨率扫描以确定缺陷的严重性或存在。
尽管已相对于一或多个特定实施例描述本发明，但将理解，可在不脱离本发明的精神及范围的情况下制作本发明的其它实施例。因此，本发明视为仅受所附权利要求书及其合理解释限制。

Claims (15)

1.一种用于识别设计文件中的受关注图案的位置的方法，其包括：
使用图像数据采集子系统来执行晶片的扫描；
使用所述图像数据采集子系统来识别所述晶片的所述扫描中的一或多个缺陷，每一缺陷与工具坐标相关联；
使用与SEM复检工具电子通信的处理器导入对应于所述晶片的设计文件，所述设计文件具有一或多个设计多边形；
针对在所述晶片的所述扫描中识别的每一缺陷：
使用所述处理器使所述SEM复检工具的视野居中在与所述缺陷相关联的所述工具坐标处；及
使用所述SEM复检工具捕获所述居中视野处的图像；
使用所述SEM复检工具基于所述经捕获图像确认所述扫描中的所述一或多个缺陷；
使用所述处理器基于所述设计文件中的所述一或多个设计多边形将所述SEM复检工具与所述晶片对准；
从所述SEM复检工具导出具有与所述经确认缺陷中的每一者相关联的设计坐标的设计坐标文件，所述设计坐标基于所述经对准SEM复检工具及所述晶片；
使用所述处理器基于所述设计文件中的所述设计坐标及所述经确认一或多个缺陷界定一或多个受关注图案；及
使用所述处理器针对所述一或多个经界定受关注图案中的每一者识别所述设计文件中的受关注图案的位置。
2.根据权利要求1所述的方法，其中所述图像数据采集子系统为宽带等离子图像数据采集子系统。
3.根据权利要求1所述的方法，其进一步包括使用所述图像数据采集子系统在所述经识别受关注图案的位置处执行所述晶片的第二扫描。
4.根据权利要求1所述的方法，其进一步包括使用所述处理器对所述经导入设计文件执行设计规则检查的步骤。
5.根据权利要求1所述的方法，其中所述SEM复检工具的所述视野至少为300nm。
6.根据权利要求1所述的方法，其中所述设计坐标文件是CSV文件。
7.根据权利要求1所述的方法，其中使用自动缺陷分类来确认所述扫描中的所述一或多个缺陷。
8.一种用于识别设计文件中的受关注图案的位置的系统，其包括：
图像数据采集子系统；
SEM复检工具，其具有视野；及
处理器，其与所述图像数据采集子系统及所述SEM复检工具电子通信，所述处理器经配置以：
指示所述图像数据采集子系统执行晶片的扫描；
识别所述扫描中存在的一或多个缺陷，每一缺陷与工具坐标相关联；
导入对应于所述晶片的设计文件，所述设计文件具有一或多个设计多边形；
针对在所述晶片的所述扫描中识别的各缺陷：
指示所述SEM复检工具使所述SEM复检工具的所述视野居中于与所述缺陷相关联的所述工具坐标处；及
指示所述SEM复检工具捕获所述经居中视野处的图像；
指示所述SEM复检工具基于所述经捕获图像确认所述扫描中的所述一或多个缺陷；
基于所述设计文件中的所述一或多个设计多边形将所述SEM复检工具与所述晶片对准；
从所述SEM复检工具导出具有与所述经确认缺陷中的每一者相关联的设计坐标的设计坐标文件，所述设计坐标基于所述经对准SEM复检工具及所述晶片；
基于所述设计文件中的所述设计坐标及所述经确认一或多个缺陷界定一或多个受关注图案；及
针对所述一或多个经界定受关注图案中的每一者识别所述设计文件中的受关注图案的位置。
9.根据权利要求8所述的系统，其中所述图像数据采集子系统是宽带等离子图像数据采集子系统。
10.根据权利要求8所述的系统，其中所述处理器经进一步配置以指示所述图像数据采集子系统在所述经识别受关注图案的位置处执行所述晶片的第二扫描。
11.根据权利要求8所述的系统，其中所述处理器经进一步配置以对所述经导入设计文件执行设计规则检查。
12.根据权利要求8所述的系统，其中所述SEM复检工具的所述视野至少为300nm。
13.根据权利要求8所述的系统，其中所述设计坐标文件是CSV文件。
14.根据权利要求8所述的系统，其中所述处理器经进一步配置以执行自动缺陷分类。
15.一种非暂时性计算机可读媒体，其储存程序，所述程序经配置以指示处理器：
使用图像数据采集子系统来执行晶片的扫描；
使用所述图像数据采集子系统来识别所述晶片的所述扫描中的一或多个缺陷，每一缺陷与工具坐标相关联；
使用与SEM复检工具电子通信的处理器导入对应于所述晶片的设计文件，所述设计文件具有一或多个设计多边形；
针对在所述晶片的所述扫描中识别的每一缺陷：
使用所述处理器使所述SEM复检工具的视野居中于与所述缺陷相关联的所述工具坐标处；及
使用所述SEM复检工具捕获所述经居中视野处的图像；
使用所述SEM复检工具基于所述经捕获图像确认所述扫描中的所述一或多个缺陷；
使用所述处理器基于所述设计文件中的所述一或多个设计多边形将所述SEM复检工具与所述晶片对准；
从所述SEM复检工具导出具有与所述经确认缺陷中的每一者相关联的设计坐标的设计坐标文件，所述设计坐标基于所述经对准SEM复检工具及所述晶片；
使用所述处理器基于所述设计文件中的所述设计坐标及所述经确认一或多个缺陷界定一或多个受关注图案；及
使用所述处理器针对所述一或多个经界定受关注图案中的每一者识别所述设计文件中的受关注图案的位置。
CN201780028194.8A 2016-05-17 2017-05-16 用于识别设计文件中的受关注图案的位置的方法及系统 Active CN109804462B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662337618P 2016-05-17 2016-05-17
US62/337,618 2016-05-17
US15/594,300 US11010886B2 (en) 2016-05-17 2017-05-12 Systems and methods for automatic correction of drift between inspection and design for massive pattern searching
US15/594,300 2017-05-12
PCT/US2017/032975 WO2017201098A1 (en) 2016-05-17 2017-05-16 Systems and methods for automatic correction of drift between inspection and design for massive pattern searching

Publications (2)

Publication Number Publication Date
CN109804462A true CN109804462A (zh) 2019-05-24
CN109804462B CN109804462B (zh) 2024-07-05

Family

ID=60325492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780028194.8A Active CN109804462B (zh) 2016-05-17 2017-05-16 用于识别设计文件中的受关注图案的位置的方法及系统

Country Status (6)

Country Link
US (1) US11010886B2 (zh)
KR (1) KR102443815B1 (zh)
CN (1) CN109804462B (zh)
IL (1) IL262464B (zh)
TW (1) TWI738780B (zh)
WO (1) WO2017201098A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115398478A (zh) * 2020-04-07 2022-11-25 科磊股份有限公司 用于计量测量的在线导航偏移校正
CN115588626A (zh) * 2022-12-12 2023-01-10 北京象帝先计算技术有限公司 晶圆的缺陷模式识别方法、设备及存储介质

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10082471B2 (en) * 2017-01-02 2018-09-25 United Microelectronics Corp. Semiconductor structure and method for reviewing defects
US10529534B2 (en) 2018-01-05 2020-01-07 Kla-Tencor Corporation Compensating for scanning electron microscope beam distortion-induced metrology error using design
US10970834B2 (en) * 2018-01-05 2021-04-06 Kla-Tencor Corporation Defect discovery using electron beam inspection and deep learning with real-time intelligence to reduce nuisance
US20190279914A1 (en) * 2018-03-09 2019-09-12 Kla-Tencor Corporation Region of interest and pattern of interest generation for critical dimension measurement
US11263737B2 (en) * 2019-01-10 2022-03-01 Lam Research Corporation Defect classification and source analysis for semiconductor equipment
US11450012B2 (en) * 2019-10-31 2022-09-20 Kla Corporation BBP assisted defect detection flow for SEM images
US11526152B2 (en) * 2019-12-19 2022-12-13 X Development Llc Techniques for determining fabricability of designs by searching for forbidden patterns
CN111257327A (zh) * 2020-02-17 2020-06-09 上海华力集成电路制造有限公司 图形缺陷检测方法及检测系统
US11379972B2 (en) * 2020-06-03 2022-07-05 Applied Materials Israel Ltd. Detecting defects in semiconductor specimens using weak labeling

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985680A (en) * 1997-08-08 1999-11-16 Applied Materials, Inc. Method and apparatus for transforming a substrate coordinate system into a wafer analysis tool coordinate system
US20030139838A1 (en) * 2002-01-16 2003-07-24 Marella Paul Frank Systems and methods for closed loop defect reduction
JP2005532671A (ja) * 2001-07-30 2005-10-27 アプライド マテリアルズ インコーポレイテッド 製造データ分析方法及び装置
US20060100730A1 (en) * 2002-07-12 2006-05-11 Parkes Alan S Method for detection and relocation of wafer defects
US20070288219A1 (en) * 2005-11-18 2007-12-13 Khurram Zafar Methods and systems for utilizing design data in combination with inspection data
JP2014139537A (ja) * 2013-01-21 2014-07-31 Hitachi High-Technologies Corp 荷電粒子線装置用の検査データ処理装置
US20150125065A1 (en) * 2013-11-04 2015-05-07 Kla-Tencor Corporation Method and System for Correlating Optical Images with Scanning Electron Microscopy Images
JP2016029376A (ja) * 2005-11-18 2016-03-03 ケーエルエー−テンカー コーポレイション 検査データと組み合わせて設計データを使用するための方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6061009A (ja) * 1983-09-13 1985-04-08 Ishikawajima Harima Heavy Ind Co Ltd 気液分離装置
US7346883B2 (en) 2004-07-09 2008-03-18 Kla-Tencor Technologies Corporation System and method for integrated data transfer, archiving and purging of semiconductor wafer data
WO2006039760A1 (en) 2004-10-15 2006-04-20 Ipom Pty Ltd Method of analysing data
US8041103B2 (en) 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US7904845B2 (en) 2006-12-06 2011-03-08 Kla-Tencor Corp. Determining locations on a wafer to be reviewed during defect review
US8054097B2 (en) 2007-03-06 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for automatically managing probe mark shifts
US8223327B2 (en) 2009-01-26 2012-07-17 Kla-Tencor Corp. Systems and methods for detecting defects on a wafer
US9251581B1 (en) 2010-09-14 2016-02-02 Hermes Microvision, Inc. Methods for promoting semiconductor manufacturing yield and classifying defects during fabricating a semiconductor device, and computer readable mediums encoded with a computer program implementing the same
JP5460662B2 (ja) 2011-09-07 2014-04-02 株式会社日立ハイテクノロジーズ 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法
US8855399B2 (en) 2012-02-07 2014-10-07 Applied Materials Israel, Ltd. System, a method and a computer program product for CAD-based registration
US9858658B2 (en) 2012-04-19 2018-01-02 Applied Materials Israel Ltd Defect classification using CAD-based context attributes
KR102019534B1 (ko) 2013-02-01 2019-09-09 케이엘에이 코포레이션 결함 특유의, 다중 채널 정보를 이용한 웨이퍼 상의 결함 검출
JP5978162B2 (ja) 2013-03-29 2016-08-24 株式会社日立ハイテクノロジーズ 欠陥検査方法および欠陥検査装置
US9098891B2 (en) 2013-04-08 2015-08-04 Kla-Tencor Corp. Adaptive sampling for semiconductor inspection recipe creation, defect review, and metrology
CN107077077B (zh) 2014-09-22 2019-03-12 Asml荷兰有限公司 过程窗口识别符
US9846934B2 (en) * 2015-04-13 2017-12-19 Anchor Semiconductor Inc. Pattern weakness and strength detection and tracking during a semiconductor device fabrication process

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985680A (en) * 1997-08-08 1999-11-16 Applied Materials, Inc. Method and apparatus for transforming a substrate coordinate system into a wafer analysis tool coordinate system
JP2005532671A (ja) * 2001-07-30 2005-10-27 アプライド マテリアルズ インコーポレイテッド 製造データ分析方法及び装置
US20030139838A1 (en) * 2002-01-16 2003-07-24 Marella Paul Frank Systems and methods for closed loop defect reduction
US20060100730A1 (en) * 2002-07-12 2006-05-11 Parkes Alan S Method for detection and relocation of wafer defects
US20070288219A1 (en) * 2005-11-18 2007-12-13 Khurram Zafar Methods and systems for utilizing design data in combination with inspection data
JP2016029376A (ja) * 2005-11-18 2016-03-03 ケーエルエー−テンカー コーポレイション 検査データと組み合わせて設計データを使用するための方法
JP2014139537A (ja) * 2013-01-21 2014-07-31 Hitachi High-Technologies Corp 荷電粒子線装置用の検査データ処理装置
US20150125065A1 (en) * 2013-11-04 2015-05-07 Kla-Tencor Corporation Method and System for Correlating Optical Images with Scanning Electron Microscopy Images

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115398478A (zh) * 2020-04-07 2022-11-25 科磊股份有限公司 用于计量测量的在线导航偏移校正
CN115398478B (zh) * 2020-04-07 2024-01-23 科磊股份有限公司 用于计量测量的在线导航偏移校正
CN115588626A (zh) * 2022-12-12 2023-01-10 北京象帝先计算技术有限公司 晶圆的缺陷模式识别方法、设备及存储介质
CN115588626B (zh) * 2022-12-12 2023-03-24 北京象帝先计算技术有限公司 晶圆的缺陷模式识别方法、设备及存储介质

Also Published As

Publication number Publication date
IL262464A (en) 2018-12-31
KR20180137574A (ko) 2018-12-27
US11010886B2 (en) 2021-05-18
WO2017201098A1 (en) 2017-11-23
KR102443815B1 (ko) 2022-09-16
US20170337673A1 (en) 2017-11-23
TW201805893A (zh) 2018-02-16
TWI738780B (zh) 2021-09-11
IL262464B (en) 2021-06-30
CN109804462B (zh) 2024-07-05

Similar Documents

Publication Publication Date Title
CN109804462A (zh) 用于大量图案搜索的检验和设计之间的漂移的自动校正的系统及方法
US11719650B2 (en) Method for performing smart semiconductor wafer defect calibration
CN111189848B (zh) 具有多种模式的虚拟检验系统
CN106415807B (zh) 使用高分辨率全裸片图像数据进行检验
CN106537449B (zh) 确定样本上的关注区域的坐标
JP5444092B2 (ja) 検査方法およびその装置
KR20170132841A (ko) 패터닝된 웨이퍼들 상의 결함들의 서브-픽셀 및 서브-해상도 로컬리제이션
KR102310680B1 (ko) 설계에 대한 검사의 서브-픽셀 정렬
CN108463875A (zh) 使用具有晶片图像数据的设计数据改进半导体晶片检验器的缺陷敏感度
CN108352336A (zh) 确定样品上所关注图案的一或多个特性
CN110892516B (zh) 识别晶片上的干扰缺陷的来源
CN106158679A (zh) 结合晶圆实体测量与数位模拟以改善半导体元件制程方法
JP2016528497A (ja) フォトマスク欠陥性における変化の監視
CN111837227B (zh) 用于确定在晶片上所检测到的缺陷位于上面的层的系统
CN109314067B (zh) 在逻辑及热点检验中使用z层上下文来改善灵敏度及抑制干扰的系统及方法
CN115917436A (zh) 通过对重叠结构上的反向散射电子建模以测量叠加的目标及算法
KR20180037055A (ko) 셀프 디렉팅된 계측 및 패턴 분류
CN117518747B (zh) 一种光刻量测强度的生成方法、装置、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant