CN110892516B - 识别晶片上的干扰缺陷的来源 - Google Patents

识别晶片上的干扰缺陷的来源 Download PDF

Info

Publication number
CN110892516B
CN110892516B CN201880046096.1A CN201880046096A CN110892516B CN 110892516 B CN110892516 B CN 110892516B CN 201880046096 A CN201880046096 A CN 201880046096A CN 110892516 B CN110892516 B CN 110892516B
Authority
CN
China
Prior art keywords
wafer
defects
defect
detected
nuisance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880046096.1A
Other languages
English (en)
Other versions
CN110892516A (zh
Inventor
B·布劳尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN110892516A publication Critical patent/CN110892516A/zh
Application granted granted Critical
Publication of CN110892516B publication Critical patent/CN110892516B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G01N21/9503—Wafer edge inspection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Abstract

本发明提供用于识别晶片上的干扰缺陷的来源的方法及系统。一种方法包含：通过将热阈值应用于由检验子系统的检测器对于晶片所生成的输出来检测所述晶片上的缺陷，使得所述经检测缺陷的至少大部分包含干扰缺陷；及相对于所述晶片的设计信息来确定所述经检测缺陷的位置。另外，所述方法包含：基于所述经确定位置相对于所述晶片上的结构来堆叠所述经检测缺陷的信息，使得相对于所述结构具有相同位置的所述经检测缺陷在所述堆叠的结果中彼此重合。所述方法进一步包含基于所述堆叠的所述结果来识别所述干扰缺陷的来源。

Description

识别晶片上的干扰缺陷的来源
技术领域
本发明大体上涉及用于识别晶片上的干扰缺陷的来源的方法及系统。
背景技术
下文描述及实例不能因其包含在本章节中而被承认为现有技术。
可使用例如电子设计自动化(EDA)、计算机辅助设计(CAD)及其它集成电路(IC)设计软件的方法或系统来开发IC设计。此类方法及系统可用于从IC设计生成电路图案数据库。电路图案数据库包含表示IC的各种层的多个布局的数据。电路图案数据库中的数据可用于确定多个光罩的布局。光罩的布局通常包含界定光罩上的图案中的特征的多个多边形。每一光罩用于制造IC的各种层中的一者。IC的层可包含(例如)半导体衬底中的接合图案、栅极电介质图案、栅极电极图案、层间电介质中的接触图案及金属化层上的互连图案。
制造例如逻辑及存储器装置的半导体装置通常包含使用大量半导体制造工艺来处理例如半导体晶片的衬底以形成半导体装置的各种特征及多个层级。例如，光刻是一种涉及将图案从光罩转印到布置在半导体晶片上的抗蚀剂的半导体制造工艺。半导体制造工艺的额外实例包含但不限于化学机械抛光(CMP)、蚀刻、沉积及离子植入。多个半导体装置可呈布置制造在单个半导体晶片上且接着分离成个别半导体装置。
在半导体制造工艺期间的各种步骤中使用检验过程来检测晶片上的缺陷以促成制造工艺的较高良率及因此较高利润。检验已成为制造例如IC的半导体装置的重要部分。然而，随着半导体装置的尺寸减小，检验对于成功制造可接受半导体装置来说变得甚至更加重要，因为更小缺陷会致使装置失效。
然而，随着设计规则收紧，半导体制造工艺可能更接近于所述工艺的性能能力的限制操作。另外，随着设计规则收紧，更小缺陷会对装置的电参数产生影响，这意味着更敏感检验。因此，随着设计规则收紧，通过检验所检测的潜在良率相关缺陷的群体急剧增长，且通过检验所检测的干扰缺陷的群体也急剧增加。因此，可在晶片上检测到越来越多缺陷，且校正所述工艺以消除所有缺陷可能很困难及昂贵。
相对高干扰率是常见问题且防止运行足够热(即，到噪声底限中)来找到基本上小的缺陷。识别干扰缺陷如何引入通常是找到正确干扰抑制技术的关键。扫描电子显微镜(SEM)图像可用于使光学图像与SEM图像相关以查明干扰缺陷来自何处，但这是漫长耗时过程。另外，在很多时候，干扰缺陷在SEM图像中是不可见的，这使预测在哪个层及哪个图案化特征中引入干扰缺陷变得不可能。替代地，可执行干扰缺陷的透射电子显微镜(TEM)横截面测量，但这是基本上耗时的技术，且基本上难以找到干扰缺陷的位置。
因此，将有利地开发不具有上述一或多个缺点的用于识别晶片上的干扰缺陷的来源的系统及/或方法。
发明内容
各种实施例的下文描述绝不应被解释为限制所附权利要求书的标的物。
一个实施例涉及一种经配置以识别晶片上的干扰缺陷的来源的系统。所述系统包含具有至少能量源及检测器的检验子系统。所述能量源经配置以生成引导到晶片的能量。所述检测器经配置以从所述晶片检测能量且响应于所述经检测能量而生成输出。所述系统还包含一或多个计算机子系统，所述一或多个计算机子系统经配置以通过将热阈值应用于所述输出来检测所述晶片上的缺陷，使得所述经检测缺陷的至少大部分包含干扰缺陷。所述一或多个计算机子系统还经配置以相对于所述晶片的设计信息来确定所述经检测缺陷的位置。另外，所述一或多个计算机子系统经配置以基于相对于所述晶片上的结构的所述经确定位置来堆叠所述经检测缺陷的信息，使得具有相对于所述结构的相同位置的所述经检测缺陷在所述堆叠的结果中彼此重合。所述一或多个计算机子系统进一步经配置以基于所述堆叠的所述结果来识别所述干扰缺陷的来源。所述系统可如本文所描述那样进一步配置。
另一实施例涉及一种用于识别晶片上的干扰缺陷的来源的计算机实施方法。所述方法包含通过将热阈值应用于由检验子系统的检测器对于晶片所生成的输出来检测所述晶片上的缺陷，使得所述经检测缺陷的至少大部分包含干扰缺陷。所述检验子系统如上文所描述那样配置。所述方法还包含相对于所述晶片的设计信息来确定所述经检测缺陷的位置。另外，所述方法包含基于相对于所述晶片上的结构的所述经确定位置来堆叠所述经检测缺陷的信息，使得具有相对于所述结构的相同位置的所述经检测缺陷在所述堆叠的结果中彼此重合。所述方法进一步包含基于所述堆叠的所述结果来识别所述干扰缺陷的来源。所述检测步骤、所述确定步骤、所述堆叠步骤及所述识别步骤由耦合到所述检验子系统的一或多个计算机子系统执行。
上述方法的每一步骤可如本文进一步描述那样进一步执行。另外，上述方法可包含本文所描述的(若干)任何其它方法的(若干)任何其它步骤。此外，上述方法可由本文所描述的任何系统执行。
额外实施例涉及一种存储可在计算机系统上执行的程序指令的非暂时性计算机可读媒体，所述程序指令用于执行用来识别晶片上的干扰缺陷的来源的计算机实施方法。所述计算机实施方法包含上述方法的步骤。所述计算机可读媒体可如本文所描述那样进一步配置。所述计算机实施方法的步骤可如本文进一步描述那样执行。另外，可执行所述程序指令的所述计算机实施方法可包含本文所描述的(若干)任何其它方法的(若干)任何其它步骤。
附图说明
本发明的其它目的及优点将在阅读下文详细描述及参考附图后变得显而易见，在附图中：
图1是说明如本文所描述那样配置的系统的实施例的侧视图的示意图；
图2是说明如本文所描述那样配置的基于电子束的工具的实施例的侧视图的示意图；
图3是说明晶片图的实例的示意图，所述晶片图说明可由本文所描述的实施例生成的缺陷检测结果；
图4及5是说明基于缺陷(其可由本文所描述的实施例生成)相对于晶片上的结构的确定的位置来堆叠晶片上所检测的缺陷的信息的结果的实例的示意图；及
图6是说明存储可在计算机系统上执行程序指令(其用于执行本文所描述的一或多种计算机实施方法)的非暂时性计算机可读媒体的一个实施例的框图。
虽然本发明可易于进行各种修改及替代形式，但本发明的特定实施例是以实例方式展示在附图中且将在本文详细描述。然而，应理解，附图及其详细描述并非旨在将本发明限于所揭示的特定形式，相反，本发明旨在涵盖落入如由所附权利要求书界定的本发明的精神及范围内的所有修改、等效物及替代物。
具体实施方式
如本文所使用的术语“设计”、“设计数据”及“设计信息”通常是指IC的物理设计(布局)及通过复杂模拟或简单几何及布尔运算从物理设计导出的数据。另外，由光罩检验系统及/或其衍生物获取的光罩的图像可用作设计“代理”或若干“代理”。此光罩图像或其衍生物可充当使用设计的本文所描述的任何实施例中的设计布局的替代物。所述设计可包含扎法尔(Zafar)等人在2009年8月4日发布的第7,570,796号共同拥有的美国专利及库尔卡尼(Kulkarni)等人在2010年3月9日发布的第7,676,077号共同拥有的美国专利中所描述的任何其它设计数据或设计数据代理，所述两个专利宛如全文阐那样以引用的方式并入本文中。另外，设计数据可为标准单元库数据、集成布局数据、一或多个层的设计数据、设计数据的衍生物及全部或部分芯片设计数据。
然而，一般来说，无法通过使用晶片检验系统使晶片成像来生成设计信息或数据。例如，形成在晶片上的设计图案无法准确表示晶片的设计且晶片检验系统不能生成以足够分辨率形成在晶片上的设计图案的图像使得图像无法用于确定关于晶片的设计的信息。因此，一般来说，无法使用物理晶片来生成设计信息或设计数据。另外，本文所描述的“设计”及“设计数据”是指由半导体装置设计者在设计过程中生成且因此可在将设计印刷在任何物理晶片上前很好地用于本文所描述的实施例中的信息及数据。
现转到附图，应注意，图未按比例绘制。特定来说，明显放大图的一些元件的比例以突显元件的特性。还应注意，图未按相同比例绘制。已使用相同参考数字来指示可类似配置的一个以上图中所展示的元件。除非本文另有说明，否则所描述及展示的任何元件可包含任何适合市售元件。
一个实施例涉及一种经配置以识别晶片上的干扰缺陷的来源的系统。图1中展示此系统的一个实施例。所述系统包含具有至少能量源及检测器的检验子系统。能量源经配置以生成引导到晶片的能量。检测器经配置以从晶片检测能量且响应于经检测能量而生成输出。晶片可包含所属领域中已知的任何晶片。
在一个实施例中，检验子系统经布置为光学检验子系统。例如，在图1所展示的系统的实施例中，检验子系统10包含经配置以将光引导到晶片14的照明子系统。照明子系统包含至少一个光源。例如，如图1中所展示，照明子系统包含光源16。在一个实施例中，照明子系统经配置以成一或多个入射角(其可包含一或多个倾斜角及/或一或多个法线角)将光引导到晶片。例如，如图1中所展示，来自光源16的光穿过光学元件18及接着透镜20而引导到分束器21，分束器21成法线入射角将光引导到晶片14。入射角可包含任何适合入射角，这可取决于(例如)晶片的特性及在晶片上要检测的缺陷而变动。
照明子系统可经配置以在不同时间成不同入射角将光引导到晶片。例如，检验子系统可经配置以更改照明子系统的一或多个元件的一或多个特性，使得光可成与图1中所展示的入射角不同的入射角引导到晶片。在此类实例中，检验子系统可经配置以移动光源16、光学元件18及透镜20，使得光成不同入射角引导到晶片。
在一些实例中，检验子系统可经配置以在相同时间成一个以上入射角将光引导到晶片。例如，照明子系统可包含一个以上照明通道，所述照明通道中的一者可包含光源16、光学元件18及透镜20(如图1中所展示)且所述照明通道中的另一者(未展示)可包含可不同或相同配置的类似元件或可包含至少光源及可能一或多个其它组件，例如本文将进一步描述的组件。如果在与其它光相同的时间将此光引导到晶片，那么成不同入射角引导到晶片的光的一或多个特性(例如波长、偏振等)可不同，使得由成不同入射角照明晶片引起的光可在(若干)检测器处彼此区分开。
在另一实例中，照明子系统可包含仅一个光源(例如图1中所展示的光源16)且来自所述光源的光可由照明子系统的一或多个光学元件(未展示)分离成不同光学路径(例如基于波长、偏振等)。接着，可将不同光学路径中的每一者中的光引导到晶片。多个照明通道可经配置以在相同时间或不同时间(例如当不同照明通道用于按顺序照明晶片时)将光引导到晶片。在另一实例中，相同照明通道可经配置以在不同时间将具有不同特性的光引导到晶片。例如，在一些实例中，光学元件18可经配置为光谱滤波器且光谱滤波器的性质可以各种不同方式改变(例如通过换出光谱滤波器)，使得光的不同波长可在不同时间引导到晶片。照明子系统可具有所属领域中已知用于按顺序或同时成不同或相同入射角将具有不同或相同特性的光引导到晶片的任何其它适合配置。
在一个实施例中，光源16可包含宽带等离子体(BBP)光源。以这种方式，由光源生成且引导到晶片的光可包含宽带光。然而，光源可包含例如激光器的任何其它适合光源。激光器可包含所属领域中已知的任何适合激光器且可经配置以生成呈所属领域中已知的任何适合波长或若干任何适合波长的光。另外，激光器可经配置以生成单色或近单色光。以这种方式，激光器可为窄带激光器。光源还可包含生成呈多个离散波长或波带的光的多色光源。
来自光学元件18的光可通过透镜20聚焦到分束器21。尽管透镜20在图1中被展示为单个折射光学元件，但应理解，透镜20实际上可包含组合地将光从光学元件聚焦到晶片的数个折射及/或反射光学元件。图1中所展示及本文所描述的照明子系统可包含任何其它适合光学元件(未展示)。此类光学元件的实例包含但不限于(若干)偏振组件、(若干)光谱滤波器、(若干)空间滤波器、(若干)反射光学元件、(若干)变迹器、(若干)分束器、(若干)光圈等等，其可包含所属领域中已知的任何此类适合光学元件。另外，所述系统可经配置以基于用于检验的照明类型来更改照明子系统的元件中的一或多者。
检验子系统还可包含经配置以致使光扫描晶片的扫描子系统。例如，检验子系统可包含在检验期间安置有晶片14的载台22。扫描子系统可包含可经配置以移动晶片使得光可扫描晶片的任何适合机械及/或机器人组合件(其包含载台22)。另外或替代地，检验子系统可经配置使得检验子系统的一或多个光学元件对晶片执行一定光扫描。光可以任何适合方式扫描晶片。
检验子系统进一步包含一或多个检测通道。一或多个检测通道中的至少一者包含检测器，所述检测器经配置以由于检验子系统照明晶片而从晶片检测光且响应于经检测光而生成输出。例如，图1中所展示的检验子系统包含两个检测通道：一个检测通道由收集器24、元件26及检测器28形成且另一检测通道由收集器30、元件32及检测器34形成。如图1中所展示，两个检测通道经配置以成不同收集角收集及检测光。在一些实例中，一个检测通道经配置以检测镜面反射光，且另一检测通道经配置以检测未从晶片镜面反射(例如散射、衍射等)的光。然而，两个或两个以上检测通道可经配置以从晶片检测相同类型的光(例如镜面反射光)。尽管图1展示包含两个检测通道的检验子系统的实施例，但检验子系统可包含不同数目个检测通道(例如仅一个检测通道或两个或两个以上检测通道)。尽管所述收集器中的每一者在图1中被展示为单个折射光学元件，但应理解，所述收集器中的每一者可包含一或多个折射光学元件及/或一或多个反射光学元件。
一或多个检测通道可包含所属领域中已知的任何适合的检测器。例如，检测器可包含光电倍增管(PMT)、电荷耦合装置(CCD)及延时积分(TDI)相机。检测器还可包含所属领域中已知的任何其它适合的检测器。检测器还可包含非成像检测器或成像检测器。以这种方式，如果检测器是非成像检测器，那么所述检测器中的每一者可经配置以检测散射光的某些特性(例如强度)，但不可经配置以检测依据成像平面内的位置而变化的特性。因而，由包含在检验子系统的每一检测通道中的每一检测器生成的输出可为信号或数据，但并非为图像信号或图像数据。在此类实例中，计算机子系统(例如所述系统的计算机子系统36)可经配置以从检测器的非成像输出生成晶片的图像。然而，在其它实例中，检测器可经配置为经配置以生成成像信号或图像数据的成像检测器。因此，所述系统可配置以按数种方式生成本文所描述的输出。
应注意，本文提供图1来大体上说明可包含在本文所描述的系统实施例中的检验子系统的配置。显然，本文所描述的检验子系统配置可经更改以优化系统的性能，如在设计商用检验系统时通常进行的那样。另外，可使用现存检验系统(例如购自科磊公司(KLA-Tencor)的28xx及29xx系列的工具)(例如通过将本文所描述的功能添加到现存检验系统)来实施本文所描述的系统。对于一些此类系统，可提供本文所描述的方法作为系统的任选功能(例如，作为系统的其它功能的补充)。替代地，可“从零开始”设计本文所描述的系统以提供全新系统。
系统的计算机子系统36可以任何适合方式(例如经由一或多个传输媒体，其可包含“有线”及/或“无线”传输媒体)耦合到检验子系统的检测器，使得计算机子系统可在晶片的扫描期间接收由检测器生成的输出。计算机子系统36可经配置以执行使用本文所描述的检测器的输出的数个功能及本文将进一步描述的任何其它功能。这个计算机子系统可如本文所描述那样进一步配置。
这个计算机子系统(以及本文所描述的其它计算机子系统)在本文也可被称为(若干)计算机系统。本文所描述的(若干)计算机子系统或系统中的每一者可呈各种形式，包含个人计算机系统、图像计算机、主计算机系统、工作站、网络设备、因特网设备或其它装置。一般来说，术语“计算机系统”可被广义定义为涵盖具有执行来自存储器媒体的指令的一或多个处理器的任何装置。(若干)计算机子系统或系统还可包含所属领域中已知的任何适合处理器，例如并行处理器。另外，(若干)计算机子系统或系统可包含具有高速处理及软件的计算机平台作为独立或联网工具。
如果系统包含一个以上计算机子系统，那么不同计算机子系统可彼此耦合，使得可在计算机子系统之间发送图像、数据、信息、指令等，如本文将进一步描述。例如，计算机子系统36可通过任何适合传输媒体(其可包含所属领域中已知的任何适合有线及/或无线传输媒体)耦合到(若干)计算机子系统102(如图1中由虚线所展示)。此类计算机子系统中的两者或两者以上也可通过共享计算机可读存储媒体(未展示)有效耦合。
如本文将进一步描述，一些实施例可包含对晶片上所检测的缺陷的选定部分执行缺陷重检。可使用缺陷重检工具来执行缺陷重检，所述缺陷重检工具可配置为可或可不包含在本文所描述的系统实施例中的基于电子束的工具。例如，本文所描述的一或多个计算机子系统可经耦合到缺陷重检工具，使得(若干)计算机子系统可通过致使缺陷重检工具扫描晶片上的经检测缺陷的选定部分的位置来获取缺陷重检结果(例如缺陷重检图像)。然而，本文所描述的系统实施例可包含可用于生成缺陷的缺陷重检输出(其接着可用于将缺陷分类(例如分类为干扰缺陷或其它缺陷))的基于电子束的工具或子系统。在图2所展示的此类实施例中，基于电子束的子系统包含耦合到计算机子系统124的电子柱122。
还如图2中所展示，电子柱包含经配置以生成通过一或多个元件130聚焦到晶片128的电子的电子束源126。电子束源可包含(例如)阴极源或射极尖端且一或多个元件130可包含(例如)枪透镜、阳极、光束限制光圈、门阀、光束电流选择光圈、物镜及扫描子系统，所有所述元件可包含所属领域中已知的任何此类适合元件。
从晶片返回的电子(例如二次电子)可通过一或多个元件132聚焦到检测器134。一或多个元件132可包含(例如)扫描子系统，其可为包含在(若干)元件130中的相同扫描子系统。
电子柱可包含所属领域中已知的任何其它适合元件。另外，电子柱可如以下专利中所描述那样进一步配置：江(Jiang)等人在2014年4月4日发布的第8,664,594号美国专利、小岛(Kojima)等人在2014年4月8日发布的第8,692,204号美国专利、哥本斯(Gubbens)等人在2014年4月15日发布的第8,698,093号美国专利及麦克唐纳(MacDonald)等人在2014年5月6日发布的第8,716,662号美国专利，所述专利宛如全文阐那样以引用的方式并入本文中。
尽管电子柱在图2中被展示为经配置使得电子成倾斜入射角引导到晶片及成另一倾斜角从晶片散射，但应理解，电子束可成任何适合角度引导到晶片及从晶片散射。另外，基于电子束的工具可经配置以使用多种模式来生成晶片的图像(例如成不同照明角、收集角等)。基于电子束的工具的多种模式可具有工具的任何不同图像生成参数。
计算机子系统124可经耦合到检测器134，如上文所描述。所述检测器可检测从晶片的表面返回的电子，由此形成晶片的电子束图像。电子束图像可包含任何适合电子束图像。计算机子系统124可经配置以使用检测器的输出及/或电子束图像来执行本文所描述的任何功能。计算机子系统124可经配置以执行本文所描述的(若干)任何额外步骤。包含图2中所展示的基于电子束的子系统的系统可如本文所描述那样进一步配置。
应注意，本文提供图2来大体上说明可包含在本文所描述的实施例中的基于电子束的工具的配置。如同上述光学检验子系统，本文所描述的基于电子束的工具配置可经更改以优化基于电子束的工具的性能，如通常在设计商用缺陷重检系统时执行的那样。另外，可使用现存缺陷重检系统(例如购自科磊公司(KLA-Tencor)的eDR-xxxx系列的工具)(例如通过将本文所描述的功能添加到现存缺陷重检系统)来实施本文所描述的系统。对于一些此类系统，可提供本文所描述的方法作为系统的任选功能(例如除系统的其它功能以外)。替代地，可“从零开始”设计本文所描述的系统以提供全新系统。
尽管缺陷重检工具在上文中被描述为电子束重检工具，但缺陷重检工具可为离子束缺陷重检工具。除电子束源可用所属领域中已知的任何适合离子束源替换以外，此缺陷重检工具可如图2中所展示那样配置。另外，缺陷重检工具可为任何其它适合离子束工具，例如包含在市售聚焦离子束(FIB)系统、氦离子显微镜(HIM)系统及二次离子质谱仪(SIMS)系统中的离子束工具。
如上所述，检验及缺陷重检子系统可经配置以将能量(例如光、电子)引导到晶片的物理版本及/或使能量扫描晶片的物理版本，由此生成晶片的物理版本的实际(即，非模拟)输出及/或图像。以这种方式，检验及缺陷重检子系统可经配置为“实际”工具而非“虚拟”工具。然而，图1中所展示的(若干)计算机子系统102可包含一或多个“虚拟”系统(未展示)，所述一或多个“虚拟”系统经配置以使用对于晶片所生成的实际光学图像及/或实际电子束图像的至少部分来执行一或多个功能(其可包含本文将进一步描述的一或多个功能中的任一者)。
一或多个虚拟系统不能使晶片安置在其中。特定来说，(若干)虚拟系统并非检验子系统10或缺陷重检子系统的部分且不具有处置晶片的物理版本的任何能力。换句话说，在配置为虚拟系统的系统中，所述系统的一或多个“检测器”的输出可为先前由实际检验子系统的一或多个检测器生成且存储在虚拟系统中的输出，且在“成像及/或扫描”期间，虚拟系统可重放存储输出，仿佛晶片被成像及/或扫描。以这种方式，使用虚拟系统来成像及/或扫描晶片可仿佛使用实际系统来成像及/或扫描物理晶片，而实际上，“成像及/或扫描”仅涉及以与可成像及/或扫描晶片相同的方式重放晶片的输出。
哈斯卡(Bhaskar)等人在2012年2月28日发布的第8,126,255号共同转让的美国专利及达菲(Duffy)等人在2015年12月29日发布的第9,222,895号共同转让的美国专利中描述配置为“虚拟”检验系统的系统及方法，所述两个专利宛如全文阐那样以引用的方式并入本文中。本文所描述的实施例可如这些专利中所描述那样进一步配置。例如，本文所描述的一或多个计算机子系统可这些类专利中所描述那样进一步配置。
本文所描述的检验及缺陷重检子系统可经配置以使用多种模式或“不同模态”来生成晶片的输出。一般来说，检验或缺陷重检子系统的“模式”或“模态”(由于所述术语在本文可互换使用)可由用于生成晶片的输出及/或图像的检验或缺陷重检子系统的参数的值界定。因此，不同模式可具有检验或缺陷重检子系统的参数中的至少一者的不同值。以这种方式，在一些实施例中，输出包含由检验子系统使用检验子系统的参数的两个或两个以上不同值来生成的图像。例如，在检验子系统的一个实施例中，多种模式中的至少一者使用照明光的至少一个波长，其与用于多种模式中的至少一种其它模式的照明光的至少一个波长不同。模式可具有用于不同模式的不同照明波长，如本文将进一步描述(例如通过使用不同光源、不同光谱滤波器等)。在另一实施例中，多种模式中的至少一者使用检验子系统的照明通道，其与用于多种模式中的至少一种其它模式的检验子系统的照明通道不同。例如，如上所述，检验子系统可包含一个以上照明通道。因而，不同照明通道可用于不同模式。
以类似方式，电子束图像可包含由缺陷重检子系统使用缺陷重检子系统的参数的两个或两个以上不同值来生成的图像。例如，缺陷重检子系统可经配置以使用多种模式或“不同模态”来生成晶片的输出。缺陷重检子系统的多种模式或不同模态可由用于生成晶片的输出及/或图像的缺陷重检子系统的参数的值界定。因此，不同模式可具有缺陷重检子系统的电子束参数中的至少一者的不同值。例如，在电子束缺陷重检子系统的一个实施例中，多种模式中的至少一者使用至少一个照明入射角，其与用于多种模式中的至少一种其它模式的至少一个照明入射角不同。
(若干)计算机子系统经配置以通过将热阈值应用于输出来检测晶片上的缺陷，使得检测缺陷的至少大部分包含干扰缺陷。如本文所使用的术语“干扰缺陷”大体上被定义为在晶片本身上检测但并非晶片上的真正实际缺陷的缺陷。代替地，可由于晶片上的非缺陷噪声源(例如线边缘粗糙度、图案化特征的相对小临界尺寸(CD)变动、厚度变动等)及/或由于检验子系统本身或其用于检验的配置的边缘性而检测“干扰缺陷”。
因此，一般来说，检验的目标并非检测晶片上的干扰缺陷。然而，在本文所描述的实施例中，(若干)计算机子系统可运行热扫描(即，其中在光跨晶片扫描时生成晶片的输出且将热阈值应用于输出由此将其表现为“热扫描”的扫描)以生成具统计意义的结果的大量干扰缺陷实例。特定来说，可通过运行热扫描来生成用于本文所描述的其它步骤的足够统计数据。换句话说，因为其是热扫描，所以将检测到大量干扰缺陷且也将检测到至少一些关注缺陷(DOI)(因为其也将由热扫描检测到)。不管检测到的DOI的数目如何，检测到的大量干扰缺陷提供用于本文所描述的其它步骤的足够统计数据。以这种方式，包含干扰缺陷的“经检测缺陷的至少大部分”可更接近于100％缺陷而非50％缺陷。在一个此实例中，通过将热阈值应用于输出所检测的90％以上缺陷可为干扰缺陷。
可以所属领域中已知的任何适合方式(例如将热阈值应用于输出且确定具有高于热阈值的值的任何输出对应于缺陷或潜在缺陷)使用任何适合缺陷检测方法及/或算法来执行检测晶片上的缺陷。“热”阈值大体上可被定义为处于由晶片的检验子系统生成的输出的噪声底限处、介于所述噪声底限内或基本上接近所述噪声底限的阈值。以这种方式，缺陷检测可比通常对调谐检验方案执行的缺陷检测更积极主动(更热)，使得检测比调谐检验所期望多的事件(包含缺陷及干扰事件)。以这种方式，由于基本上高的干扰缺陷检测，此检验通常不可用于生产监测。此检验通常被称为“热”检验。
所述方法还包含相对于晶片的设计信息来确定经检测缺陷的位置。如本文将进一步描述，可以数种不同方式确定经检测缺陷的位置。在一个实施例中，以子像素准确度来确定经检测缺陷的位置。如本文所使用的术语“子像素”大体上被定义为小于由检验子系统生成的输出的像素。以这种方式，如本文所使用的术语“子像素准确度”可大体上被定义为使用小于由检验子系统获取的图像的单个像素的大小(从一侧到另一侧的距离)的误差来确定某物(例如缺陷位置)。本文将进一步描述的缺陷位置确定能够以子像素准确度来确定缺陷位置。例如，可如本文进一步描述那样执行缺陷的点散布函数的内插以由此以子像素准确度来确定缺陷位置。
在一些实施例中，通过将缺陷位置内插在输出内且使输出与晶片的设计信息对准来确定经检测缺陷的位置。例如，可使用购自科磊公司的设计方法及系统的最近对准以及缺陷位置内插技术来执行尽可能良好地内插每一缺陷的位置。另外，可使用晶片的设计信息中的层信息来使设计与由检验子系统生成的光学分块图像基本上准确对准。一旦设计与光学图像对准，那么从光学分块图像提取的缺陷坐标与设计重叠。以这种方式，可确定设计空间中的缺陷的高度准确坐标(即，“设计坐标”)且接着可使其与层结构相关，如本文将进一步描述。
可执行内插以将对应于缺陷的输出(例如差异图像的部分，其可如本文所描述那样生成)上取样到比输出中的像素栅格精细的像素栅格上且使用具有最强信号的较精细像素栅格中的像素的中心的位置作为缺陷的位置。可以所属领域中已知的任何适合方式执行这些步骤。也可以所属领域中已知的任何其它适合方式执行内插。
可以数种不同方式执行使输出(例如图像)与设计信息对准。例如，在一些实施例中，对准包含最大化输出与设计信息之间的互相关。在此类实例中，在检验后，可通过最大化图像与设计信息之间的互相关来使经测量图像与设计信息对准。用于对准中的互相关可包含所属领域中已知的任何适合互相关，例如正规化互相关。也可如库尔卡尼的上文并入专利中所描述那样执行使经检测缺陷的输出与晶片的设计信息对准。本文所描述的实施例可经配置以执行本专利中所描述的对准中的任一者。
在另一实施例中，检测缺陷包含通过从输出的不同部分减去不同部分的参考输出且将热阈值应用于差异图像来生成输出的不同部分的差异图像，且通过将对应于经检测缺陷的差异图像的部分拟合成函数来执行确定经检测缺陷的位置。可以任何适合方式获取参考输出。在一个实例中，参考输出可为对于晶片上的对应位置所生成的输出。在特定实例中，输出的不同部分可包含对于晶片上的裸片中的不同区域所生成的输出，且参考输出可包含对于晶片上的不同裸片中的对应区域所生成的输出。生成差异图像可包含使参考输出与输出的对应部分对准且接着从输出的对应部分减去参考输出，这可以任何适合方式执行。可将热阈值应用于差异图像，如本文将进一步描述。
差异图像的部分拟合成的函数可为若干可能函数中的一者。一般来说，缺陷的点散布函数的拋物线拟合可用于内插缺陷位置。我们也可使用更高阶多项式，但其运算更昂贵。例如，所述函数可为高斯函数。在此实例中，对应于经检测缺陷的差异图像中的经测量信号可拟合成经检测缺陷的预期信号分布(例如高斯分布)。换句话说，(若干)计算机子系统可使用高斯模型来拟合缺陷位置。对应检验子系统的一些模式及具有不规则信号分布的缺陷，可通过拟合成这些信号分布的模拟来确定缺陷位置。在另一实例中，通过将对应于缺陷的差异图像的部分拟合成艾瑞盘函数来执行确定经检测缺陷的位置。例如，可用于描述缺陷分布的函数可包含可分析描述的函数(例如艾瑞盘或多项式)或从测量导出的函数(例如，测量一组缺陷且将其分布一起平均化)。用于检验子系统的预期信号分布的模型或函数可包含具有所属领域中已知的任何适合格式的所属领域中已知的任何适合此类模式或函数。另外，可以任何适合方式执行将差异图像的部分拟合成信号分布的模型。
(若干)计算机子系统还经配置以基于相对于晶片上的结构的经确定位置来堆叠经检测缺陷的信息，使得具有相对于所述结构的相同位置的经检测缺陷在堆叠的结果中彼此重合。堆叠信息可包含将所有缺陷位置投射到单个裸片(裸片堆叠)、晶片上的印刷光罩实例(光罩堆叠)或设计图案化特征(设计堆叠)中。例如，在一个实施例中，晶片上的结构包含晶片上的裸片。在另一实施例中，晶片上的结构包含晶片上的光罩的印刷实例。在进一步实施例中，晶片上的结构包含形成在晶片上的图案化特征。
在此类实例中，如本文将进一步描述，相对于晶片上的设计信息来确定缺陷位置。接着，可使用所述缺陷位置来确定相对于晶片上的结构(即，裸片、光罩的印刷实例或晶片上的特定图案化特征)的缺陷位置。接着，可使用相对于结构的所述缺陷位置来相对于晶片上的单个结构(例如单个裸片、印刷光罩实例、图案化特征或图案化特征组等)堆叠缺陷。在此类实例中，“堆叠”可包含生成说明所有经检测缺陷在裸片的区域内处于其所确定的裸片内位置(即，裸片相对位置或相对于裸片的原点所确定的位置)处的绘图或示意图。以这种方式，“堆叠”缺陷检测结果，因为晶片上的多个对应区域(例如多个裸片)的缺陷检测结果彼此重叠为所述区域的单个实例。
堆叠的结果也可为通过将干扰缺陷投射到某些设计结构上实现的基于设计的堆叠。以这种方式，缺陷位置可彼此重叠为晶片上的特定区域的单个实例以及对应于所述特定区域的任何设计信息。可通过比较对于缺陷所生成的光学图像与不同设计层图像来确定任何特定缺陷检测结果的正确设计信息以由此识别与缺陷空间分布具有至少一定潜在空间对应性的设计层中的一或多者。接着，可将所述设计层图像组合成最佳匹配光学图像的堆叠。另外，用于产生设计堆叠的设计层信息可包含设计文件堆叠，包含在其中发生缺陷检验的层(即，在检验前形成在晶片上的最后层)前形成在晶片上的所有图案化层。
在一个实施例中，在已如本文所描述那样确定缺陷位置后，可以例如晶片图等某种方式呈现缺陷位置。图3说明此晶片图的一个实例。特定来说，晶片图300展示晶片的示意性轮廓及如本文所描述那样确定的缺陷的位置302。因此，晶片图展示相对于晶片的缺陷位置。如本文所描述，缺陷位置可经确定为相对于晶片的设计信息的缺陷位置。所述缺陷位置可与设计信息如何印刷在晶片上的信息一起用于确定相对于晶片的缺陷位置。晶片图300在本文未展示为说明对于任何特定晶片所确定的任何特定缺陷位置。代替地，本文简单地包含晶片图300以进一步理解本文所描述的实施例。另外，可以所属领域中已知的任何其它适合存储或呈现相对于晶片的设计信息及/或晶片本身的缺陷位置。接着，可使用所述信息来计算本文所描述的各种堆叠中的一者(例如裸片堆叠、光罩堆叠或设计堆叠)。
在一些实施例中，一或多个计算机子系统经配置以通过识别堆叠结果中的区域(其中定位在所述区域内的每单位面积的检测缺陷的数目大于预定阈值)且将定位在经识别区域中的经检测缺陷标定为干扰缺陷来识别作为干扰缺陷的经检测缺陷。例如，由于如本文所描述那样使用热阈值来检测缺陷，因此与非干扰缺陷(例如实际缺陷及DOI)相比，远得多经检测缺陷将为干扰缺陷。另外，将最可能跨晶片的所有经检验区域检测干扰缺陷，但在致使干扰缺陷的图案化特征或区域中、上或附近具有较高数目。因此，可通过在堆叠结果中找到其中缺陷密度特别高(例如高于某个预置阈值，所述预置阈值的适当值可由用户设置)的区域来识别最可能作为干扰缺陷的经检测缺陷。接着，可出于本文所描述的目的而将所述区域中检测到的大多数缺陷标定为干扰缺陷。可如本文进一步描述那样确定经识别干扰缺陷是否为实际干扰缺陷或实际缺陷及/或DOI。
(若干)计算机子系统进一步经配置以基于堆叠的结果来识别干扰缺陷的来源。另外，如上文所描述，确定缺陷的位置可包含基于设计的对准。因此，本文所描述的实施例可经配置以使用基于设计的对准来进行干扰缺陷来源分析。本文所描述的实施例还可经配置以识别其中引入干扰及/或缺陷的来源(例如层、图案化特征等)。例如，可基于含有干扰缺陷实例的堆叠来调查干扰缺陷所在的设计层以查明干扰缺陷最可能在过程中的哪个步骤引入及干扰结构(即，致使干扰缺陷的图案化特征)是什么。在另一实例中，可基于堆叠内的缺陷位置分布来识别其中可引入缺陷的层。换句话说，在本文所描述的实施例中，通过晶片的热扫描来检测缺陷以由此生成大量干扰缺陷及噪声实例。接着，所述实施例可使用信息的统计分布来查明这些干扰缺陷及/或噪声事件来自何处。可通过以某种方式重叠缺陷信息(单元、光罩、场、设计图案等)来识别产生大量干扰缺陷的结构或区域与不产生大量干扰缺陷的结构或区域。接着，可将产生大量干扰缺陷的区域或结构识别为干扰区域。可将剩余区域确定为DOI区域或至少非干扰区域。
在一个实施例中，识别干扰缺陷的来源包含通过比较堆叠的结果中的经检测缺陷的位置与两个或两个以上设计层中的图案化特征的位置且将干扰缺陷的来源识别为两个或两个以上设计层中的一者(包含与堆叠的结果中的经检测缺陷空间重合的一或多个图案化特征)来识别堆叠的结果的部分，其中堆叠的结果及晶片的两个或两个以上设计层中的图案化特征中的一或多者空间重合。特定来说，如本文所描述，可产生堆叠来识别彼此空间重合的缺陷。另外，堆叠可用于查找与一组空间重合缺陷空间重合的(若干)图案化特征。如果存在与干扰缺陷空间重合的图案化特征，那么将所述特征(及其(若干)对应设计层)识别为干扰缺陷来源。在此类实例中，可确定缺陷/干扰/噪声事件与最近多边形之间的最短距离，且可将此多边形所属的层报告为缺陷/干扰/噪声事件的来源。如果我们对各种事件进行这个操作，那么可识别其中引入事件的层。最短距离计算可与堆叠并行实施。
在一些实施例中，干扰缺陷的来源包含晶片的设计层。在一些此类实例中，图4及5说明其中将许多干扰缺陷实例投射到基于设计的相同群组的设计片段上的设计堆叠实例。因此，可在本文所描述的堆叠步骤中生成图4及5中的设计堆叠实例。在这些实例中，缺陷位置经定位在图4及5所展示的圆的中心处，且缺陷位置不确定性误差由圆半径表示。另外，每一圆表示缺陷。由于存在位置不确定性(例如几纳米的位置不确定性)，因此无论本文所描述的实施例如何良好工作，使用圆来表示圆内出现缺陷的概率是3σ。
在图4所展示的实例中，层A中很可能引入源自金属线的线边缘粗糙度的干扰。特定来说，缺陷400的位置(对应于设计片段的晶片上的多个区域中检测)被展示为重叠在包含层A中的金属线402及层B中的金属线404的设计片段上。如图4中接着可见，缺陷位置与层A中的金属线402的边缘空间重合。因而，干扰缺陷很可能由于层A中的金属线的线边缘粗糙度而引入层A中。因此，干扰缺陷的来源可由本文所描述的实施例识别为层A。换句话说，本文所描述的识别步骤可分析图4中所展示的堆叠的结果以识别经检测缺陷与层A中的金属线的边缘之间的空间重合。由于所述空间重合，因此可将干扰缺陷的来源识别为层A中的金属线的边缘，其最可能致使干扰缺陷因边缘上的粗糙度而被检测。
在图5所展示的实例中，干扰缺陷大多数出现在层B的金属线附近或层B的金属线之间。层B中的金属线的CD变动可致使这些干扰缺陷被检测。特定来说，缺陷500的位置(对应于设计片段的晶片上的多个区域中检测)重叠在包含层A中的金属线502及层B中的金属线504的设计片段上。如图5中接着可见，缺陷位置与两个金属线504的最近大多数边缘(即，面向彼此的金属线504的边缘)空间重合。因此，干扰缺陷大多数出现在层B的金属线的最近大多数边缘附近或出现在层B的金属线之间。因而，干扰缺陷很可能由于层B的金属线的CD变动而引入层B中。因此，干扰缺陷的来源可由本文所描述的实施例识别为层B。换句话说，本文所描述的识别步骤可分析图5中所展示的堆叠的结果以由此识别经检测缺陷与层B中的面向彼此的金属线的边缘及层B中的金属线之间的空间之间的空间重合。由于所述空间重合，因此可将干扰缺陷的来源识别为层B中的金属线的边缘，其最可能致使干扰缺陷因金属线的CD变动而被检测。如图5中进一步展示，可在设计堆叠结果中识别离群值506。如果其它缺陷位置在统计上占优势，那么可排除离群值。
图4及5在本文未展示为说明任何特定缺陷位置或任何特定设计图案。代替地，本文简单地包含图4及5以进一步理解本文所描述的实施例。
在另一实施例中，识别干扰缺陷的来源包含确定干扰缺陷是否由晶片上的最上层或晶片上的最上层下面的层引起。例如，当其是晶片上的先前层时，本文所描述的实施例可有利地识别干扰缺陷的来源。虽然DOI通常仅出现在最上层(印刷在晶片上的最上层)中，但干扰缺陷也可出现在顶层下方的层中。以这种方式，如果我们想要识别晶片上的哪个层是干扰缺陷的来源，那么我们需要使先前层的设计用于本文所描述的堆叠步骤中。以这种方式，我们可查明在哪个层中引入干扰缺陷。例如，如图4及5中所展示，两个不同层(层A及B)上的金属线可被展示在堆叠结果中。层A及B可在不同过程步骤中形成在晶片上，使得层位于另一层下方。换句话说，层A可为最上层且层B可为层A下面的层(或反之亦然)。另外，晶片上的两个以上层的设计信息可被展示在如本文所描述那样生成的堆叠结果中。以这种方式，识别步骤可查找经检测缺陷与晶片上的一个以上层(其可包含晶片上的最上层或所述层下面的一或多个层)中的图案化特征之间的空间重合。因而，可干扰缺陷的来源将识别为包含与经检测缺陷空间重合的图案化特征的最上层或一个下伏层。
在一些实施例中，干扰缺陷包含对基于电子束的工具不可见的干扰缺陷。例如，当干扰缺陷对当前层中的扫描电子显微镜(SEM)重检工具不可见时，本文所描述的实施例可用于识别干扰缺陷的来源。特定来说，SEM一般由于SEM本身的本质而不能检测晶片的最上表面下面的缺陷(电子无法穿透最上表面或无法以使其可检测的方式从最上表面下方返回)。因而，SEM不能检测及分析晶片上的最上表面下方的干扰缺陷。相比来说，一些光学检验系统能够检测晶片的最上表面下方的缺陷。此缺陷检测可取决于检验的目标而有利或不利。在一些情况中，晶片的最上表面下方的缺陷的检测可能是无法避免的，即使其不被需要。然而，此类缺陷可本质上为干扰缺陷，因为用户不关心所述缺陷及/或所述缺陷并非其中检测缺陷的用于检验的DOI。由于本文所描述的实施例可分析与晶片的多个层空间重合的缺陷检测结果，因此本文所描述的实施例可识别干扰缺陷(及其它缺陷)的来源，即使缺陷不在晶片的最上层上且因此对SEM不可见。
在进一步实施例中，干扰缺陷的来源包含晶片上的一或多个图案化特征。例如，如上文关于图4中展示的实例所描述，确定设计堆叠中的缺陷位置与层A的金属线402空间重合。因此，可将干扰缺陷的来源识别为金属线402及特定来说这些金属线的线边缘粗糙度(因为缺陷位置与金属线402的边缘空间重合，如图4中所展示)。在另一实例中，如上文关于图5中展示的实例所描述，确定设计堆叠中的缺陷位置与层B的金属线504空间重合。因此，可将干扰缺陷的来源识别为金属线504及特定来说这些金属线的CD变动(因为缺陷位置与面向彼此的这些类线的边缘空间重合，如图5中所展示)。
在额外实施例中，一或多个计算机子系统经配置以：通过将缺陷检测阈值应用于输出来检测晶片上的其它缺陷，使得其它缺陷的至少大部分不包含干扰缺陷及噪声；相对于晶片的设计信息来确定经检测其它缺陷的位置；基于相对于晶片上的结构的经确定位置来堆叠其它缺陷的信息，使得具有相对于所述结构的相同位置的其它缺陷在堆叠其它缺陷的信息的结果中彼此重合；及基于堆叠其它缺陷的信息的结果来识别其它缺陷的来源。例如，可通过将非热阈值应用于由检测器生成的输出来检测其它缺陷。以这种方式，可在非热扫描或正常或生产型扫描中检测其它缺陷。因而，其它经检测缺陷的大部分(实质部分或几乎全部)可为非干扰缺陷或非噪声。换句话说，其它经检测缺陷的实质部分可为DOI。否则，可如本文所描述那样检测其它缺陷。可如本文所描述那样确定其它缺陷的位置。可如本文所描述那样堆叠其它缺陷的信息，且可如本文所描述那样识别其它缺陷的来源。另外，如上文所描述，确定缺陷的位置可包含基于设计的对准。因此，本文所描述的实施例可经配置以使用基于设计的对准来进行缺陷来源分析。特定来说，本文所描述的投射技术不限于查明干扰缺陷的来源，而且可用于将DOI的位置基本上准确投射到光罩、裸片或设计图案堆叠中以识别在哪个层及何种设计结构中引入DOI。
在另一实施例中，一或多个计算机子系统经配置以通过选择干扰缺陷的部分用于缺陷重检且对干扰缺陷的选定部分执行缺陷重检来验证检测缺陷中的干扰缺陷的识别。例如，(若干)计算机子系统可经配置以SEM重检一些缺陷以确定所述缺陷是否确实为干扰缺陷。可以任何适合方式(例如随机取样、分集取样等)选择干扰缺陷的部分。选定部分中的干扰缺陷的数目可为任何适合数目。执行缺陷重检可包含获取选定部分中的缺陷的缺陷重检图像。可使用缺陷重检系统(例如上文关于图2所描述的缺陷重检系统)来获取缺陷重检图像。然而，缺陷重检图像可从其中已存储由缺陷重检系统(例如上文关于图2所描述的缺陷重检系统)生成的图像的存储媒体获取。存储媒体可包含本文所描述的任何计算机可读存储媒体。执行缺陷重检还可包含以某种方式(例如测量图像中所展示的图案化结构或缺陷的尺寸)分析图像使得可分类经检测缺陷(例如分类为线边缘粗糙度干扰缺陷、CD变动干扰缺陷、色彩变动干扰缺陷、实际缺陷或DOI等)。
以这种方式，如果存在不知如何使用缺陷密度数据来设置阈值的晶片，那么可执行缺陷重检(例如使用SEM或来自工具的光学分块图像)以分类一些缺陷或分块图像。在这个分类后，将更清楚堆叠中的哪些结构含有或接近为干扰缺陷。
在实施例中，一或多个计算机子系统经配置以基于干扰缺陷的来源的信息来生成晶片的检验方案，使得在检验方案中不检测干扰缺陷。如本文所使用的术语“方案”可大体上被定义为可由工具用于对晶片执行过程的指令集。以这种方式，生成方案可包含生成如何执行过程的信息，所述信息接着可用于生成用来执行所述过程的指令。
在此类实施例中，检验方案可经配置使得在实际检验中忽略干扰区域或结构，这允许执行更敏感检验以由此允许检测更多DOI。例如，基于设计的分析可有助于使含有(或接近为)干扰缺陷的堆叠中的所有结构因产生对应于所述结构的“非检验关心区域”而免于在检验过程中受检验。在另一实例中，用于由检验方案执行的缺陷检测中的阈值可在其中预期或已知存在缺陷的区域中设置为较低且在干扰区域中设置为较高。例如，如果已知干扰缺陷出现在特定图案化特征处或特定图案化特征附近，那么与用于晶片的其它区域中的检验的(若干)阈值相比，可将用于所述特定图案化特征处或附近的缺陷检测的(若干)阈值设置为相对高(以确保检测尽可能少的干扰缺陷)。因此，检验方案可经设置使得已识别为干扰缺陷的来源的区域或图案化特征可比晶片的其它区域更冷地被检验。在额外实例中，可生成包含关心区域(其中执行检验的区域)(其排除如本文所描述那样识别的干扰区域或结构)的信息的检验方案。以这种方式，本文所描述的实施例可用于识别干扰缺陷的来源且还减少晶片或其它晶片(如果需要)上的干扰缺陷的检测。
本文所描述的实施例具有优于用于缺陷来源分析的其它方法及系统的数个优点。例如，本文所描述的实施例比先前使用技术快得多地识别干扰及缺陷事件的来源。另外，当来源位于先前层中且对当前层中的SEM重检工具不可见时，本文所描述的实施例可识别来源。此外，在检验期间使用本文所描述的实施例将通过识别及减少干扰缺陷的数目来提高对关键DOI的敏感度。找到关键DOI可使检验工具的用户节省数百万美元。
实施例也与先前使用的检验方法及系统具有数个重要差异。例如，一些当前使用的检验方法及系统使用设计信息及检测缺陷信息来执行基于设计的分组(DBG)或基于设计的分类(DBC)。然而，在此类方法及系统中，缺陷位置无法如本文所描述那样内插，而是使用大得多的设计窗作为关注图案。设计窗含有属于不同层的许多多边形。如果我们仅知道缺陷在设计窗(相同设计群组)内，那么此人无法推断缺陷来自哪个结构及其在哪个层处引入。另外，不同于许多DBG及DBC方法及系统，本文所描述的实施例经配置以执行缺陷来源分析，这意味着实施例查明DOI或干扰缺陷在哪个层中引入。更重要的是，本文所描述的实施例经配置以分析干扰缺陷及/或噪声事件。这个概念不被认为是DBG及DBC方法及系统的部分。实际上，基于SEM图像来查明干扰缺陷及/或噪声事件的来源(当干扰事件来自(层及确切图案)时)是很难的，但应理解，找到正确检验策略是至关重要的。
系统的每一实施例可根据本文所描述的(若干)任何其它实施例来进一步配置。
另一实施例涉及一种用于识别晶片上的干扰缺陷的来源的计算机实施方法。所述方法包含用于上述(若干)计算机子系统的每一功能的步骤。检验子系统如本文所描述那样配置。
所述方法的每一步骤可如本文进一步描述那样执行。所述方法还可包含可由本文所描述的检验子系统、(若干)计算机子系统及/或(若干)系统执行的(若干)任何其它步骤。所述方法的步骤由可根据本文所描述的任何实施例来配置的一或多个计算机子系统执行。另外，上述方法可由本文所描述的任何系统实施例执行。
额外实施例涉及一种存储可在计算机系统上执行的程序指令的非暂时性计算机可读媒体，所述程序指令用于执行用来识别晶片上的干扰缺陷的来源的计算机实施方法。图6中展示此类实施例。特定来说，如图6中所展示，非暂时性计算机可读媒体600包含可在计算机系统604上执行的程序指令602。计算机实施方法可包含本文所描述的(若干)任何方法的(若干)任何步骤。
实施方法(例如本文所描述的方法)的程序指令602可经存储在计算机可读媒体600上。计算机可读媒体可为存储媒体，例如磁盘或光盘、磁带或所属领域中已知的任何其它适合非暂时性计算机可读媒体。
可以各种方式中的任一者(尤其包含基于程序的技术、基于组件的技术及/或面向对象技术)实施程序指令。例如，可视需要使用ActiveX控件、C++对象、JavaBeans、微软基础类别(“MFC”)、SSE(流式SIMD扩展)或其它技术或方法来实施程序指令。
可根据本文所描述的任何实施例来配置计算机系统604。
本文所描述的所有方法可包含将方法实施例的一或多个步骤的结果存储在计算机可读存储媒体中。结果可包含本文所描述的任何结果中且可以所属领域中已知的任何方式存储。存储媒体可包含本文所描述的任何存储媒体或所属领域中已知的任何其它适合存储媒体。在已存储结果后，结果可存取在存储媒体中且由本文所描述的方法或系统任一实施例使用，经格式化以显示给用户，由另一软件模块、方法或系统使用等。例如，本文所描述的实施例可生成如上文所描述的检验方案。接着，可由系统或方法(或另一系统或方法)存储及使用所述检验方案以对晶片或其它晶片执行检验以由此检测晶片或其它晶片上的缺陷。
鉴于本说明书，所属领域技术人员将明白本发明的各个方面的进一步修改及替代实施例。例如，提供用于识别晶片上的干扰缺陷的来源的方法及系统。因此，本说明书应被解释为仅具说明性且用于向所属领域技术人员教示实行本发明的一般方式。应理解，本文所展示及描述的本发明的形式应被视为当前优选实施例。元件及材料可置换本文所说明及描述的元件及材料、部分及过程可颠倒，且可独立利用本发明的某些特征，对于受益于本发明的说明书的所属领域技术人员来说将全部是显而易见的。可在不背离所附权利要求书中所描述的本发明的精神及范围的情况下对本文所描述的元件作出改变。

Claims (19)

1.一种经配置以识别晶片上的干扰缺陷的来源的系统，其包括：
检查子系统，其包括至少能量源及检测器，其中所述能量源经配置以生成导引到晶片的能量，且其中所述检测器经配置以从所述晶片检测能量且响应于经检测能量而生成输出，其中所述干扰缺陷为在所述晶片上检测但并非所述晶片上的真正实际缺陷，且所述干扰缺陷是由于所述晶片上的非缺陷噪声源及/或检验子系统本身或其用于检验的配置的边缘性导致；及
一或多个计算机子系统，其经配置以：
通过将热阈值应用于所述输出来检测所述晶片上的缺陷，使得经检测缺陷的至少大部分包括干扰缺陷；
相对于所述晶片的设计信息来确定所述经检测缺陷的位置；
基于相对于所述晶片上的结构的经确定位置来堆叠所述经检测缺陷的信息，使得具有相对于所述结构的相同位置的所述经检测缺陷在所述堆叠的结果中彼此重合；及
基于所述堆叠的所述结果来识别所述干扰缺陷的来源。
2.根据权利要求1所述的系统，其中以子像素准确度来确定所述经检测缺陷的所述位置。
3.根据权利要求1所述的系统，其中通过将所述缺陷位置内插在所述输出内且使所述输出与所述晶片的所述设计信息对准来确定所述经检测缺陷的所述位置。
4.根据权利要求1所述的系统，其中检测所述缺陷包括通过从所述输出的不同部分减去所述不同部分的参考输出且将所述热阈值应用于差异图像来生成所述输出的所述不同部分的所述差异图像，且其中通过将对应于所述经检测缺陷的所述差异图像的部分拟合成函数来执行确定所述经检测缺陷的所述位置。
5.根据权利要求1所述的系统，其中所述一或多个计算机子系统进一步经配置以通过以下步骤来识别作为所述干扰缺陷的所述经检测缺陷：识别所述堆叠结果中的区域，其中定位在所述区域中的每单位面积的所述经检测缺陷的数目大于预定阈值；及将定位在经识别区域中的所述经检测缺陷标定为所述干扰缺陷。
6.根据权利要求1所述的系统，其中所述晶片上的所述结构包括所述晶片上的裸片。
7.根据权利要求1所述的系统，其中所述晶片上的所述结构包括所述晶片上的主光罩的印刷实例。
8.根据权利要求1所述的系统，其中所述晶片上的所述结构包括形成在所述晶片上的图案化特征。
9.根据权利要求1所述的系统，其中识别所述干扰缺陷的所述来源包括：通过比较所述堆叠的所述结果中的所述经检测缺陷的位置与两个或两个以上设计层中的图案化特征的位置且将所述干扰缺陷的所述来源识别为包括与所述堆叠的所述结果中的所述经检测缺陷空间重合的一或多个图案化特征的所述两个或两个以上设计层中的一者来识别所述堆叠的所述结果的部分，其中所述堆叠的所述结果及所述晶片的所述两个或两个以上设计层中的所述一或多个图案化特征空间重合。
10.根据权利要求1所述的系统，其中所述干扰缺陷的所述来源包括所述晶片的设计层。
11.根据权利要求1所述的系统，其中识别所述干扰缺陷的所述来源包括确定所述干扰缺陷是否由所述晶片上的最上层或所述晶片上的所述最上层下面的层致使。
12.根据权利要求1所述的系统，其中所述干扰缺陷包括对基于电子束的工具不可见的干扰缺陷。
13.根据权利要求1所述的系统，其中所述干扰缺陷的所述来源包括所述晶片上的一或多个图案化特征。
14.根据权利要求1所述的系统，其中所述一或多个计算机子系统进一步经配置以：通过将缺陷检测阈值应用于所述输出来检测所述晶片上的其它缺陷，使得所述其它缺陷的至少大部分不包括干扰缺陷及噪声；相对于所述晶片的所述设计信息来确定所述经检测其它缺陷的位置；基于相对于所述晶片上的结构的所述经确定位置来堆叠所述其它缺陷的信息，使得具有相对于所述结构的相同位置的所述其它缺陷在堆叠所述其它缺陷的所述信息的结果中彼此重合；及基于堆叠所述其它缺陷的所述信息的所述结果来识别所述其它缺陷的来源。
15.根据权利要求1所述的系统，其中所述一或多个计算机子系统进一步经配置以通过选择所述干扰缺陷的部分用于缺陷审查且对所述干扰缺陷的经选定部分执行所述缺陷审查来验证所述经检测缺陷中的所述干扰缺陷的识别。
16.根据权利要求1所述的系统，其中所述一或多个计算机子系统进一步经配置以基于所述干扰缺陷的所述来源的信息来生成所述晶片的检查方案，使得在所述检查方案中不检测所述干扰缺陷。
17.根据权利要求1所述的系统，其中所述检查子系统经配置为光学检查子系统。
18.一种存储可在计算机系统上执行的程序指令的非暂时性计算机可读媒体，所述程序指令用于执行用来识别晶片上的干扰缺陷的来源的计算机实施方法，其中所述计算机实施方法包括：
通过将热阈值应用于由检查子系统的检测器对于所述晶片所生成的输出来检测所述晶片上的缺陷，使得经检测缺陷的至少大部分包括干扰缺陷，其中所述检查子系统包括至少能量源及所述检测器，其中所述能量源经配置以生成导引到所述晶片的能量，且其中所述检测器经配置以从所述晶片检测能量且响应于经检测能量而生成所述输出，其中所述干扰缺陷为在所述晶片上检测但并非所述晶片上的真正实际缺陷，且所述干扰缺陷是由于所述晶片上的非缺陷噪声源及/或检验子系统本身或其用于检验的配置的边缘性导致；
相对于所述晶片的设计信息来确定所述经检测缺陷的位置；
基于相对于所述晶片上的结构的经确定位置来堆叠所述经检测缺陷的信息，使得具有相对于所述结构的相同位置的所述经检测缺陷在所述堆叠的结果中彼此重合；及
基于所述堆叠的所述结果来识别所述干扰缺陷的来源。
19.一种用于识别晶片上的干扰缺陷的来源的计算机实施方法，其包括：
通过将热阈值应用于由检查子系统的检测器对于所述晶片所生成的输出来检测所述晶片上的缺陷，使得经检测缺陷的至少大部分包括干扰缺陷，其中所述检查子系统包括至少能量源及所述检测器，其中所述能量源经配置以生成导引到所述晶片的能量，且其中所述检测器经配置以从所述晶片检测能量且响应于经检测能量而生成所述输出，其中所述干扰缺陷为在所述晶片上检测但并非所述晶片上的真正实际缺陷，且所述干扰缺陷是由于所述晶片上的非缺陷噪声源及/或检验子系统本身或其用于检验的配置的边缘性导致；
相对于所述晶片的设计信息来确定所述经检测缺陷的位置；
基于相对于所述晶片上的结构的经确定位置来堆叠所述经检测缺陷的信息，使得具有相对于所述结构的相同位置的所述经检测缺陷在所述堆叠的结果中彼此重合；及
基于所述堆叠的所述结果来识别所述干扰缺陷的来源，其中所述检测、所述确定、所述堆叠及所述识别由耦合到所述检查子系统的一或多个计算机子系统执行。
CN201880046096.1A 2017-07-19 2018-07-19 识别晶片上的干扰缺陷的来源 Active CN110892516B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762534601P 2017-07-19 2017-07-19
US62/534,601 2017-07-19
US15/947,730 US10620135B2 (en) 2017-07-19 2018-04-06 Identifying a source of nuisance defects on a wafer
US15/947,730 2018-04-06
PCT/US2018/042944 WO2019018680A1 (en) 2017-07-19 2018-07-19 IDENTIFICATION OF A SOURCE OF NUISANCE DEFECTS ON A WAFER

Publications (2)

Publication Number Publication Date
CN110892516A CN110892516A (zh) 2020-03-17
CN110892516B true CN110892516B (zh) 2021-08-24

Family

ID=65016429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880046096.1A Active CN110892516B (zh) 2017-07-19 2018-07-19 识别晶片上的干扰缺陷的来源

Country Status (5)

Country Link
US (1) US10620135B2 (zh)
KR (1) KR102408848B1 (zh)
CN (1) CN110892516B (zh)
TW (1) TWI761556B (zh)
WO (1) WO2019018680A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7363035B2 (ja) * 2019-01-21 2023-10-18 コニカミノルタ株式会社 画像検査装置、プログラム、画像処理装置及び画像形成装置
WO2020237105A1 (en) * 2019-05-21 2020-11-26 Applied Materials, Inc. Enhanced cross sectional features measurement methodology
US11379972B2 (en) * 2020-06-03 2022-07-05 Applied Materials Israel Ltd. Detecting defects in semiconductor specimens using weak labeling
US11328435B2 (en) 2020-06-08 2022-05-10 KLA Corp. Image alignment setup for specimens with intra- and inter-specimen variations using unsupervised learning and adaptive database generation methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1398348A (zh) * 2000-10-02 2003-02-19 应用材料有限公司 缺陷源识别器
CN104520983A (zh) * 2012-06-27 2015-04-15 科磊股份有限公司 用于半导体制造中的检验的嵌入噪声中的缺陷的检测

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9002497B2 (en) 2003-07-03 2015-04-07 Kla-Tencor Technologies Corp. Methods and systems for inspection of wafers and reticles using designer intent data
KR101885585B1 (ko) * 2005-11-18 2018-08-07 케이엘에이-텐코 코포레이션 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템
US7676077B2 (en) 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US8698093B1 (en) 2007-01-19 2014-04-15 Kla-Tencor Corporation Objective lens with deflector plates immersed in electrostatic lens field
US8611639B2 (en) 2007-07-30 2013-12-17 Kla-Tencor Technologies Corp Semiconductor device property extraction, generation, visualization, and monitoring methods
CN101785009B (zh) 2007-08-20 2012-10-10 恪纳腾公司 确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法
US8126255B2 (en) 2007-09-20 2012-02-28 Kla-Tencor Corp. Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions
US7756658B2 (en) 2008-05-14 2010-07-13 Kla-Tencor Corp. Systems and methods for detecting defects on a wafer and generating inspection results for the wafer
US8223327B2 (en) * 2009-01-26 2012-07-17 Kla-Tencor Corp. Systems and methods for detecting defects on a wafer
US8664594B1 (en) 2011-04-18 2014-03-04 Kla-Tencor Corporation Electron-optical system for high-speed and high-sensitivity inspections
US8692204B2 (en) 2011-04-26 2014-04-08 Kla-Tencor Corporation Apparatus and methods for electron beam detection
US9129237B2 (en) * 2011-12-28 2015-09-08 Elitetech Technology Co., Ltd. Integrated interfacing system and method for intelligent defect yield solutions
US8716662B1 (en) 2012-07-16 2014-05-06 Kla-Tencor Corporation Methods and apparatus to review defects using scanning electron microscope with multiple electron beam configurations
US9310316B2 (en) * 2012-09-11 2016-04-12 Kla-Tencor Corp. Selecting parameters for defect detection methods
US8948494B2 (en) * 2012-11-12 2015-02-03 Kla-Tencor Corp. Unbiased wafer defect samples
US9222895B2 (en) 2013-02-25 2015-12-29 Kla-Tencor Corp. Generalized virtual inspector
US8984450B2 (en) * 2013-03-14 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for extracting systematic defects
US10483081B2 (en) 2014-10-22 2019-11-19 Kla-Tencor Corp. Self directed metrology and pattern classification
US9518934B2 (en) * 2014-11-04 2016-12-13 Kla-Tencor Corp. Wafer defect discovery
US10747830B2 (en) * 2014-11-21 2020-08-18 Mesh Labs Inc. Method and system for displaying electronic information
US9875536B2 (en) 2015-03-31 2018-01-23 Kla-Tencor Corp. Sub-pixel and sub-resolution localization of defects on patterned wafers
US10211025B2 (en) 2015-08-12 2019-02-19 Kla-Tencor Corp. Determining a position of a defect in an electron beam image
US10648924B2 (en) * 2016-01-04 2020-05-12 Kla-Tencor Corp. Generating high resolution images from low resolution images for semiconductor applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1398348A (zh) * 2000-10-02 2003-02-19 应用材料有限公司 缺陷源识别器
CN104520983A (zh) * 2012-06-27 2015-04-15 科磊股份有限公司 用于半导体制造中的检验的嵌入噪声中的缺陷的检测

Also Published As

Publication number Publication date
US10620135B2 (en) 2020-04-14
CN110892516A (zh) 2020-03-17
TW201909302A (zh) 2019-03-01
TWI761556B (zh) 2022-04-21
KR20200022048A (ko) 2020-03-02
KR102408848B1 (ko) 2022-06-13
WO2019018680A1 (en) 2019-01-24
US20190025229A1 (en) 2019-01-24

Similar Documents

Publication Publication Date Title
US9875536B2 (en) Sub-pixel and sub-resolution localization of defects on patterned wafers
CN106537449B (zh) 确定样本上的关注区域的坐标
US11010886B2 (en) Systems and methods for automatic correction of drift between inspection and design for massive pattern searching
US10365232B2 (en) High accuracy of relative defect locations for repeater analysis
CN110892516B (zh) 识别晶片上的干扰缺陷的来源
JP2017523390A (ja) 検査のための高解像度フルダイイメージデータの使用
WO2016109662A1 (en) Alignment of inspection to design using built in targets
CN113412485B (zh) 用于选择设计文件的系统、计算机可读媒体及实施方法
US10818005B2 (en) Previous layer nuisance reduction through oblique illumination
CN115280479B (zh) 使用检验工具以确定用于样本的类计量的信息
CN117425819A (zh) 设置用于检验样品的关注区域

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant