CN108231623B - 半导体元件的制造过程中进行自动缺陷筛选的系统 - Google Patents

半导体元件的制造过程中进行自动缺陷筛选的系统 Download PDF

Info

Publication number
CN108231623B
CN108231623B CN201710685984.5A CN201710685984A CN108231623B CN 108231623 B CN108231623 B CN 108231623B CN 201710685984 A CN201710685984 A CN 201710685984A CN 108231623 B CN108231623 B CN 108231623B
Authority
CN
China
Prior art keywords
data
defect
model
defects
models
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710685984.5A
Other languages
English (en)
Other versions
CN108231623A (zh
Inventor
林志诚
庄少特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to CN202010297703.0A priority Critical patent/CN111584397B/zh
Publication of CN108231623A publication Critical patent/CN108231623A/zh
Application granted granted Critical
Publication of CN108231623B publication Critical patent/CN108231623B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
    • G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
    • G05B13/0265—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric the criterion being a learning criterion
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32199—If number of errors grow, augment sampling rate for testing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32205—Use model error adapted to type of workpiece
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/37—Measurements
    • G05B2219/37224—Inspect wafer
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Artificial Intelligence (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

一种利用自适应机器学习进行自动缺陷筛选的系统，包括了自适应模型控制器、缺陷/干扰点档案库以及用于执行资料模型化分析的模块。其中的自适应模型控制器具有前馈路径以及反馈路径，前馈路径接收晶圆检测中取得的多个候选缺陷，反馈路径接收晶圆检测后由一个以上的已知缺陷筛选模型筛选后的感兴趣缺陷。自适应模型控制器从所接收的资料中选择资料样本、与扫描电子显微镜(Scanning Electron Microscope,SEM)介接以取得用于验证各个资料样本为真实缺陷或干扰点的对应的SEM结果，并且编整模型训练与验证资料。用于执行资料模型化分析的模块由自适应模型控制器适应地控制，藉此根据目标规格利用模型训练与验证资料产生并验证一个以上的更新缺陷筛选模型。

Description

半导体元件的制造过程中进行自动缺陷筛选的系统
技术领域
本发明是关于半导体元件的制造；特别是关于制造半导体元件的制造流程中的自动缺陷筛选。
背景技术
半导体元件的制造，是藉由将多层电路图案制作于晶圆上，以形成具有大量集成的电晶体的一复杂电路。在半导体元件的制造流程中，微影制程是负责将电路设计人员创造的电路图案转移到晶圆上的制程。
具有根据电路图案的不透光及透光图案的光罩/光盘用于在晶圆上将元件层图案化。光罩上邻近图案的效应、光学绕射、光阻发展与蚀刻、对晶圆的邻近图层所进行的化学机械抛光(chemical-mechanical polishing,CMP)，以及图案与制造在晶圆上的邻近图层之间的几何与层叠关系都可能会造成元件层图案的变形。随着集成电路的元件密度的增加，集成电路的图案与布局的复杂度也随之增加，此外，由图案变形所产生的系统缺陷，或者因制程的变数而产生的随机缺陷或污染，皆会进一步导致制造在晶圆上的元件的故障。
在制造半导体元件的生产流程中，在不同图层上进行晶圆检测属于常规的流程。其中，具有一小时内能完成一个以上的完整晶圆的产出量的光学检测，是晶圆检测领域中的主力。在一般的晶圆检测过程中，侦测到的缺陷通常也包含了干扰点，这些干扰点属于错误的检测结果，或者属于不感兴趣的缺陷。随着设计规则的缩小，许多关键缺陷的尺寸也变得更小，而相较于杂讯的信号以及正常制程的变数来说，缺陷的信号也变得更弱。因此，在先进技术的节点中，通常在能侦测到小数量的关键感兴趣缺陷之前，会先得到大量的干扰点回报。对于半导体元件的制造商而言，要能够在制造过程中的加速与量产期间辨识出关键缺陷，实为一大考验。
在光学检测工具中，较先进的检测配方会提供干扰点的过滤技术，藉此协助减少干扰点的数量。为了能利用干扰点的过滤技术，使用者必须利用各种缺陷分析工具或者扫描电子显微镜(Scanning Electron Microscope,SEM)工作站仔细分析与审阅从一个以上的晶圆所搜集到的检测结果，藉此将各个候选缺陷标示为真实缺陷或干扰点。经标记的真实缺陷与干扰点被用来产生一干扰点过滤器。上述的检测工具的先进配方可以利用该干扰点过滤器来过滤干扰点。
随着元件的技术改良到20nm以下，为了能保留关键的感兴趣缺陷，即使在应用干扰点过滤技术之后，在晶圆检测过程中侦测到的干扰点数量通常仍然代表了由光学检测工具回报的缺陷中90％以上的数量。干扰点过滤技术的效能没有办法达到有效地过滤干扰点的理想结果，主要有以下几个原因。
其中一个原因在于，实际上不可能从少量的检测晶圆中搜集足够用于产生干扰点过滤器的关键缺陷种类。另一原因在于，为检测所搜集的局部光学影像不能看清楚电路的图案，其仅能提供关于先进技术节点的非常有限的资讯。此外，为了达到配合晶圆的高速生产，检测工具所需要处理的大量资料，也会对检测过程中使用的干扰点过滤器的可负担计算的复杂度造成限制。再者，制程容许范围中的持续变化也会改变干扰点的表现，并且会引发新的缺陷种类，使得干扰点过滤器变得过时并且无法有效发挥作用。因此，为了不错失关键的感兴趣缺陷，检测工具仍然需要输出大量的干扰点。
因此，在加速制造期间，必须投入大量的工程师与操作人员来透过SEM审阅工具以肉眼审阅检测结果，藉此将关键的感兴趣缺陷筛选出来供后续诊断，进而改善制造过程的产量。在量产期间，假设大部分的关键缺陷都已经在加速制造期间被排除，通常会采样少量的缺陷进行扫描电子显微镜(SEM)审阅以控制制造过程。结果，半导体元件的制造有很大的风险会在所制造的半导体元件产量受到严重影响后才发现未知的关键缺陷。
发明内容
本发明的目的在于克服半导体元件的制造过程中，与晶圆检测的关键缺陷筛选相关的前述的缺点以及挑战。据此，本发明提供了一种系统与方法，其利用自适应机器学习在半导体元件的制造流程中进行自动缺陷筛选。
根据本发明的自适应机器学习的系统包括一自适应模型控制器、一缺陷/干扰点档案库以及用于执行资料模型化分析的一模块。其中的自适应模型控制器从半导体元件制造流程的前馈路径与反馈路径中接收资料、与扫描电子显微镜(SEM)审阅/检测介接、更新缺陷/干扰点档案库、编整模型训练资料以及模型验证资料，并且将该些资料传送以执行资料模型化分析。
自适应模型控制器包括一缺陷采样器、一SEM介面以及一训练资料与模型管理器。缺陷采样器从前馈路径接收晶圆检测中的多个候选缺陷，并且从反馈路径中接收在晶圆检测后，已经由一个以上的已知缺陷筛选模型筛选所得出的感兴趣缺陷。
缺陷采样器将包含采样的候选缺陷与感兴趣缺陷的资料样本传送至与SEM审阅/检测进行通讯的SEM介面，藉此取得对应于该些资料样本的SEM结果。每一个资料样本经过验证，并且在对应SEM结果中被标示为真实缺陷或干扰点。
训练资料与模型管理器接收所述的资料样本以及对应SEM结果、建立并更新一缺陷/干扰点档案库，并且为资料模型化分析编整模型训练资料与模型验证资料，藉此产生作为自动缺陷筛选的缺陷筛选模型的资料模型。在自动缺陷筛选的初始阶段中，系统执行自适应机器学习的数个连续巡回，藉此基于一目标规格建立一个以上的缺陷筛选模型。缺陷采样器持续接收前馈与反馈资料，以供训练资料与模型控制器控制透过资料模型化分析更新缺陷筛选模型的时机。
本发明进一步提供一关键特征档案库，其与资料模型化分析介接以执行关键特征分析，并且为自动缺陷筛选产生关键特征模型。关键特征档案库包括多个关键特征资料库。每一个关键特征资料库中储存了多数量的关键电路图案、相关联的设计剪辑、缺陷特征、局部光学影像、SEM影像以及对应的关键特征模型。
附图说明
图1是显示根据本发明的在半导体元件的制造流程中利用自适应机器学习的自动缺陷筛选的方块图；
图2是显示根据本发明的用于执行自动缺陷筛选的自适应机器学习的系统的方块图；
图3是显示根据本发明的自适应机器学习中的自适应模块控制器的方块图；
图4是显示根据本发明的利用自适应机器学习的自动缺陷筛选，进一步与一关键特征档案库介接的示意图；
图5是显示自适应机器学习参考关键特征档案库利用关键特征分析产生关键特征模型的示意图；
图6是显示关键特征档案库包括数个关键特征资料库的示意图；以及
图7是显示根据本发明的用于执行自动缺陷筛选的自适应机器学习的方法的流程图。
其中，附图标记说明如下：
101 晶圆检测
102 候选缺陷
103 SEM审阅/检测
104 自适应机器学习
105 自动缺陷筛选
106 感兴趣缺陷
200 缺陷/干扰点档案库
201 自适应模型控制器
202 模型训练资料
203 模型验证资料
204 资料模型化分析
205 缺陷筛选模型/资料模型
301 缺陷采样器
302 SEM介面
303 训练资料与模型管理器
400 关键特征档案库
504 关键特征分析
505 关键特征模型
601 关键特征资料库
701 步骤
702 步骤
703 步骤
具体实施方式
图1显示了根据本发明的在半导体元件的制造流程中利用自适应机器学习的自动缺陷筛选的实施例。参照图1，晶圆检测101在半导体元件的制造中是执行识别候选缺陷102的常规流程。在产线的晶圆检测过程中，检测的区域通常会涵盖整个晶圆，或者涵盖整个晶圆的一大部分。虽然进行晶圆检测时，利用所制造的半导体元件的设计资料是选择性的，但为了让晶圆检测能达到更高的敏感度以及让检测区域更为准确，在晶圆检测时提供设计资料的情况越来越多。
将晶粒与晶粒比较的光学检测是最为广泛使用的晶圆检测方法。该方法透过扫描得到晶粒的高分辨率光学影像，并将这些影像进行比较以侦测缺陷。在先进的技术节点中，由于光学检测的快速处理量可以达到一个小时完成一个以上的晶圆的速度，使用的光学检测工具通常具有30nm～50nm的检测像素尺寸。电子束检测工具可以提供较高敏感度的关键点检测。然而，对于产线的完整晶圆检测来说，电子束检测工具所能达到的处理量太低。
晶圆检测的输出结果为候选缺陷102的一清单。清单中会记录每一个候选缺陷的座标、定界框、尺寸以及其他检测工具从光学影像中判定与撷取的特征。如同先前所述，随着半导体元件的设计规则缩小，晶圆检测结果中通常会包含大量的候选缺陷102。在先进技术节点中，百分之九十以上的候选缺陷102属于干扰点或错误的检测结果的情形不算少见。对于半导体元件的制造商来说，困难的地方在于该如何在加速制造的过程或执行量产的常规监控过程中，从大量的候选缺陷中筛选出真正的感兴趣缺陷，并且进一步诊断出限制产量的关键问题所在。
如同上文中所述，虽然可以在先进的检测配方中提供干扰点过滤器来减少干扰点，但候选缺陷102的数量对于在加速制造过程中进行诊断来说还是过于庞大。如图1所示，本发明提供一种自动缺陷筛选105的方法，该方法根据自适应机器学习104筛选出感兴趣缺陷106，并且与SEM审阅/检测103介接以取得用于验证真实缺陷与干扰点的SEM结果。如果可以取得设计资料，则可以从设计资料中剪出候选缺陷的识别缺陷区域的设计剪辑以进行自适应机器学习。
电子束技术中最近的进步，展现了可以透过小至1nm的影像像素尺寸来执行SEM审阅/检测。虽然SEM审阅/检测的处理量对于完整的晶圆检测来说过慢，但透过如此高像素的影像与先进演算法的配合，SEM审阅/检测可以以95％的准确率来验证候选缺陷为真实缺陷或干扰点。
如图1所示，为了执行本发明的自适应机器学习104，本发明中设置了前馈路径与反馈路径来接收候选缺陷与感兴趣缺陷，藉此透过SEM审阅/检测验证真实缺陷。为了让机器学习技术以自适应的方式训练并且为自动缺陷筛选更新资料模型，筛选前的候选缺陷是被向前馈送，而筛选后的感兴趣缺陷则是被反馈。
透过将采样的候选缺陷的晶粒对晶粒的SEM影像进行比较的晶粒对晶粒的SEM检测，可以取得准确的SEM结果。根据观察的结果，基于高像素的SEM影像，可以轻易地识别出在光学检测中侦测到之因为表面粗糙度或图层厚度变化造成的干扰效果所产生的许多干扰点。此外，也可以透过执行藉由将SEM影像与对应的设计剪辑做比较所进行的晶粒对设计资料的SEM检测，来判断候选缺陷为真实缺陷或干扰点。可以根据SEM影像与设计剪辑的分析，进一步进行更详细的分类。
根据本发明，自适应机器学习104中使用了包含从SEM审阅/检测103取得之经过验证且标示为真实缺陷或干扰点的SEM结果、由晶圆检测101所回报的如缺陷特征与局部光学影像等相关的缺陷资讯，以及从设计资料中剪出的设计剪辑。如图2所示，自适应机器学习104包括了一缺陷/干扰点档案库200以及一自适应模型控制器201，其中，自适应模型控制器201与缺陷/干扰点档案库200介接，以储存采样的候选缺陷以及经由SEM审阅/检测验证过的选定的感兴趣缺陷。
如图3所示，自适应模型控制器201包括一缺陷采样器301、一SEM介面302以及一训练资料与模型管理器303。缺陷采样器301接收前馈路径中的候选缺陷的缺陷特征、局部光学影像与设计剪辑，或者接收反馈路径中的感兴趣缺陷。候选缺陷系经过采样，以使采样后的候选缺陷数量为SEM审阅/检测103可以处理的数量。采样的候选缺陷与感兴趣缺陷的位置，以及若有这些缺陷的对应设计剪辑，一并被传送至与SEM审阅/检测工具通讯的SEM介面302以获得SEM结果，该些SEM结果对采样的候选缺陷或感兴趣缺陷进行验证并且将其标示为真实缺陷或干扰点。
在前馈路径中，如果候选缺陷的数量过大，自适应模型控制器201中的缺陷采样器301可以以稀疏并随机的方式对候选缺陷102进行采样。缺陷采样器301也可以采用其他的采样策略，例如，根据为检测晶圆所建立的检测区域的重要程度而采样的策略，或者，根据对应的设计剪辑中的图案密度而采样的策略。
举例来说，如果在检测过程中有为了关键缺陷监控而建立了由光学邻近修正(Optical Proximity Correction,OPC)认证所预测的关键点，缺陷采样器301可能需要更频繁地对预测的关键点中的候选缺陷进行采样。由于空白区域中的缺陷对所制造的半导体元件来说可能没有任何影响，因此可以将空白区域中的候选缺陷忽略。然而，在密集电路图案的区域中的缺陷较容易使得所制造的半导体元件产生故障，因此最好以较高的优先顺序对其进行采样。
根据SEM验证与标示的结果，训练资料与模型管理器303系在缺陷/干扰点档案库200中储存并更新经标示的资料样本，其中，经标示的资料样本包括候选缺陷以及感兴趣缺陷，但该些缺陷已被标示为真实缺陷或干扰点。值得注意的是，缺陷/干扰点档案库200必须同时包括SEM验证后的真实缺陷与干扰点。训练资料与模型管理器303进一步将经标示的资料样本的一部分指定为模型训练资料202，将经标示的资料样本的另一部分指定为模型验证资料203，并且启动资料模型化分析204以产生作为缺陷筛选模型205的一个以上的资料模型。
在自适应机器学习104的初始阶段中，本发明采样并且累积候选缺陷以建立缺陷/干扰点档案库，并且将图2中所示的资料模型化分析204执行数个连续巡回，直到所产生的缺陷筛选模型205能够满足一模型目标规格为止。
在缺陷筛选模型205的产生过程中必须建立资料模型化分析204的模型目标规格，藉此利用模型验证资料203来验证所产生的缺陷筛选模型205的效能。举例来说，可以基于缺陷筛选模型205对模型验证资料203预测的真实缺陷与干扰点的准确率百分比与纯度百分比来建立模型目标规格。
在机器学习的领域中，通常会使用与在训练资料中采样的各个资料相关联的一定数量的特征来训练与产生资料模型。图2中显示的资料模型化分析204采用相同的原则，并且使用了机器学习领域中可以广泛取得的演算法。
根据本发明的内容，晶圆检测所回报的缺陷特征被包含在训练与产生缺陷筛选模型205的特征之中。此外，也会撷取从各个资料样本的局部光学影像中撷取出来的一些其他影像特征。影像特征的范例包括了局部光学影像中的像素的最大、最小或平均的灰阶或最大、最小或平均的灰阶梯度，或者，局部光学影像的测试像素与参考像素的差异像素的灰阶或灰阶梯度。此外，本发明从设计剪辑中撷取出对应于资料样本的一组特征。从设计剪辑撷取出来的特征的范例包括了图案密度、图案周长、最小或最大线宽、最小或最大间隔、图案方位、边缘数量、角落内或角落外、空间频率分布等等。上文所述的这些特征仅为范例，该领域中具有通常知识者也可以根据特定兴趣撷取许多其他的特征。
在建立有目标规格的情况下，可以利用从模型训练资料202中的各个资料样本撷取出来的特征训练资料模型。许多资料模型训练演算法已经在机器学习的资料分析与资料探勘被广泛使用。举例来说，可以取得基于决策树、线性回归、非线性回归、支持向量机(Support Vector Machine,SVM)、K-均值分群法、阶级分群法、规则模式、类神经网路等等的资料模型化演算法。这些资料模型训练演算法都可以被应用到模型训练资料202上，藉此建立用于筛选缺陷的缺陷筛选模型的资料模型。
在模型训练资料202的资料模型被建立成为缺陷筛选模型205之后，该资料模型被应用至模型验证资料203。本发明为模型验证资料203中的各个资料样本撷取相同组的特征。缺陷筛选模型205是用来测试并且预测模型验证资料203中的各个资料样本为真实缺陷或干扰点。预测的结果会被用来与资料模型化分析204中的模型验证资料203的SEM结果作比对，藉以确认是否有满足目标规格。如果有需要的话，可以透过使用不同的演算法产生多个模型来满足目标规格。
为了产生稳定且可以使用的缺陷筛选模型205，具有足够代表性能够在参数或统计方面提供真实缺陷与干扰点之间的差异性特征的候选缺陷，必须被馈送至自适应机器学习104中的资料模型化分析204。如前文中所述，为了达到更佳的缺陷筛选，透过检测一定数量的晶圆采样的候选缺陷最好是基于检测区域的优先程度、预测关键点区域、电路图案的图案密度等因素进行采样的候选缺陷。
根据本发明的自适应机器学习，图1所示的前馈路径提供了取得包含真实缺陷与干扰点的采样候选缺陷的机制，且SEM介面302提供了验证并将候选缺陷标示为真实缺陷或干扰点的机制。反馈路径提供了取得已经被筛选过的感兴趣缺陷的机制，藉以验证缺陷筛选模型205的有效性。
应理解的是，如果在模型训练资料202中有捕捉到足够的真实缺陷与干扰点的资料表现，则缺陷筛选模型205可以有效的运作。然而，随着设计规则缩小，制程允许范围也更为紧缩。制程变化可能会产生新种类的缺陷，或者会改变干扰点的性质。在本发明中，前馈路径可以帮助捕捉新的缺陷种类或者改变行为的干扰点，而反馈路径则可以帮助捕捉尚未被筛选出来的干扰点。
根据本发明的内容，训练资料与模型管理器303也会决定前馈路径中的候选缺陷与反馈路径中的感兴趣缺陷该如何由缺陷采样器301采样或选择，并且决定这些缺陷如何被用于训练资料。举例来说，可以以均匀且随机的形式，以及与上文中所述的检测区域的优先程度或检测区域的图案密度成比例的方式以所有的检测区域对从前馈路径接收的候选缺陷进行采样。如果从前馈路径接收的感兴趣缺陷的验证结果为真实缺陷，则代表缺陷筛选模型正确执行，因此可以将该结果忽略。然而，如果感兴趣缺陷的验证结果为干扰点，最好能将这些感兴趣缺陷包含于模型训练资料中，藉以改进所产生的缺陷筛选模型。
如图2所示，经验证与标示的资料样本被储存在缺陷/干扰点档案库200中，并且被作为模型训练资料202与模型验证资料203使用。值得注意的是，训练资料与模型管理器303对储存在缺陷/干扰点档案库中的资料进行管理。目前已知的是，如果模型训练资料202中的资料样本的数量太大，训练的模型可能会过度适应。因此，训练资料与模型管理器303会在需要时透过将重复的资料删除的方式，将储存在缺陷/干扰点档案库中的缺陷或干扰点保持在适当的数量。举例来说，可以计算资料样本之间的特征关联性，并且可以将与既有的资料样本具有高度关联性的新资料样本排除。
为了达到缺陷筛选模型的理想表现，自适应模型控制器201中的训练资料与模型管理器303也决定缺陷筛选模型更新的时机。可以以周期性的方式更新缺陷筛选模型，或者也可以根据某些其他的条件来进行更新。举例来说，如果SEM验证结果显示从反馈回路中接收到的感兴趣缺陷偏离了目标规格，则表示需要对缺陷筛选模型进行更新。
根据本发明的内容，如图4所示，可以为自适应机器学习104建立并且更新一关键特征档案库400。图2所示的资料模型化分析204系为关键缺陷执行关键特征分析504的任务，如图5所示。与关键缺陷一同产生的资料模型，是自适应机器学习104用来进行自动缺陷筛选105的关键特征模型505。如图6所示，关键特征模型以及相关的电路图案、设计剪辑、缺陷特征、局部光学影像、SEM影像系被储存于并且在关键特征档案库400的对应关键特征资料库601中更新。
关键特征档案库400是一储存装置，用于储存如图6所示的关键特征资料库601的档案库。在关键特征档案库400中，可以利用各种索引来指示各个关键特征资料库601。举例来说，可以通过如14nm、10nm或7nm的技术节点给资料库附加索引，或者可以通过产线等资讯来附加索引。各个关键特征资料库601包括多个已知的关键电路图案，以及其对应的资料与关键特征模型。
在本发明中，各个关键特征资料库601包括自适应机器学习104中的关键特征分析504所产生的作为一个以上的关键特征模型的一个以上的资料模型。可以利用不同的模型化演算法，或者利用从设计剪辑中撷取出的不同组特征，或者利用关键缺陷的局部光学影像，为对应的关键特征资料库601建立并且储存多个资料模型。
值得注意的是，本发明的要旨在于，利用基于从设计剪辑中撷取出来的特征或者对应的局部光学影像的资料模型，将半导体制造流程中会在电路图案上产生缺陷的效果模型化。只有在资料模型化中使用的特征能够捕捉半导体制造流程中在电路图案上的效果时，才能够建立良好的资料模型。
熟悉本领域的技术人员已经知道并且观察到光学邻近效应在晶片设计布局的图案化中扮演了重要的脚色。为了能改善所建立的资料模型的准确度与完整度，本发明的资料模型化分析204中用来产生资料模型205的特征，可以包括为了与各个缺陷相关的电路图案从不同尺寸的设计剪辑中撷取出来的特征。透过不同尺寸的电路图案，可以更良好地在资料模型中捕捉光学邻近效应。
由于在半导体元件的制造过程中是以一层一层的方式迭加电路图案，除了利用不同尺寸的电路图案撷取特征以外，本发明也利用了当前设计图层的下方一层的设计剪辑来撷取特征，藉此捕捉多个电路图层的效果。如OR，XOR、AND、NOT等等的布林运算子可以被应用到包括当前图层与下方图层的设计剪辑上，藉此形成用于撷取特征的复合电路图案。
图7显示了总结根据本发明的利用自适应机器学习进行的自动缺陷筛选方法的流程图。在步骤701中，该方法搜集包括晶圆检测中的多个候选缺陷以及已经由一个以上的已知缺陷筛选模型筛选后的感兴趣缺陷的一资料组。本方法是从晶圆检测中搜集尚未由已知的缺陷筛选模型筛选之前的候选缺陷。感兴趣缺陷则是利用先前的晶圆检测结果进行自动缺陷筛选后所取得的筛选结果。
在步骤702中，利用SEM审阅/检测验证包括了采样的候选缺陷以及感兴趣缺陷的资料组中的资料样本为真实缺陷或干扰点，并且接着将验证结果用来更新储存在缺陷/干扰点档案库中的资料样本，以进行资料模型化分析。
在步骤703中，对模型训练与验证资料进行编整。根据从与模型训练资料中的资料样本相关的资料撷取的特征，资料模型化分析系产生作为更新的缺陷筛选模型的一个以上的资料模型，并且进一步由模型验证资料进行验证以符合一目标规格。
如上文中所述，利用自适应机器学习的自动缺陷筛选方法，利用适应了可能的制程允许范围变数的缺陷筛选模型来改善缺陷筛选的有效性。前馈路径中提供的候选缺陷，确保了更新缺陷筛选模型时有将新的缺陷种类或干扰点特性纳入考虑。反馈路径中的感兴趣缺陷能够检查缺陷筛选模型是否令人满意，且缺陷筛选模型没筛选出的干扰点可以进一步被整合进模型训练资料中，藉以更新并改善缺陷筛选模型。
值得一提的是，本发明的图2、图3、图4与图5中所示的自适应机器学习可以被实施为一种电脑系统，该系统具有与一个以上的记忆体装置配合的一个以上的计算处理器，并且利用计算处理器来执行设计来实施自适应模型控制器201、资料模型化分析204、缺陷采样器301、SEM介面302以及训练资料与模型管理器303的功能的程式指令。也可以使用设计来执行所需要的功能的专用硬体装置来替代通用目的的计算机系统。可以利用计算处理器控制的记忆体装置来建立缺陷/干扰点档案库200以及关键特征档案库400。
虽然上文中参照本发明的较佳实施例对本发明进行说明，但熟悉本领域的技术人员应当理解，在不脱离本发明的权利要求范围所界定的保护范畴的条件下，可以对本发明做出各种改良与变化。

Claims (24)

1.一种在半导体元件的制造过程中进行自动缺陷筛选的系统，该系统包括一个以上的计算处理器以及一个以上的记忆体装置，并且被配置且被编程以执行功能模块，其特征在于，该系统包括：
一自适应模型控制器，包括具有一前馈输入路径与一反馈输入路径的一缺陷采样器、一扫描电子显微镜介面以及一训练资料与模型管理器，其中，该前馈输入路径接收在检测该半导体元件的一个以上的晶圆时取得的多个候选缺陷，该反馈输入路径接收利用一个以上的已知缺陷筛选模型筛选得出的感兴趣缺陷，该扫描电子显微镜的介面接收从所述候选缺陷以及所述感兴趣缺陷中选出的资料样本的缺陷资讯，并且与一扫描电子显微镜审阅/检测工具介接以取得所述资料样本中的对应扫描电子显微镜的结果，以及，该训练资料与模型管理器用于接收所述资料样本以及所述对应扫描电子显微镜的结果，并且用于输出模型训练资料以及模型验证资料；
一资料模型化分析执行器，用于接收该模型训练资料以及该模型验证资料，并且从该模型训练资料中产生用于自动缺陷筛选的一个以上的更新缺陷筛选模型，以满足经由该模型验证资料验证的一目标规格；以及
一自动缺陷筛选器，利用该一个以上的更新缺陷筛选模型对所述候选缺陷为真实缺陷或者为干扰点进行预测，并且将预测的干扰点过滤出来；
其中，所述资料样本中的每一个经过验证并且在所述对应扫描电子显微镜的结果中被标示为真实缺陷或干扰点，且该自适应模型控制器根据一预设条件控制产生该一个以上的更新缺陷筛选模型的时机。
2.根据权利要求1所述的系统，其特征在于，该自适应模型控制器进一步与一缺陷/干扰点档案库介接，且形成该模型训练资料以及该模型验证资料的所述资料样本在该缺陷/干扰点档案库中储存与更新。
3.根据权利要求1所述的系统，其特征在于，从该前馈输入路径接收的特定比例的所述候选缺陷，随机且均匀地被选择为所述资料样本。
4.根据权利要求1所述的系统，其特征在于，从该前馈输入路径接收的所述候选缺陷，根据在检测该半导体元件的该一个以上的晶圆时设定的检测区域的优先程度被选择为所述资料样本。
5.根据权利要求1所述的系统，其特征在于，从该前馈输入路径接收的所述候选缺陷，根据在该半导体元件的晶片设计布局中与各个所述候选缺陷相关联的一个以上的设计剪辑的图案密度，被选择为所述资料样本。
6.根据权利要求1所述的系统，其特征在于，如果从该反馈输入路径接收的所述感兴趣缺陷中的各个缺陷在所述对应扫描电子显微镜的结果中被验证为真实缺陷，则将该缺陷忽略。
7.根据权利要求1所述的系统，其特征在于，该自适应模型控制器根据参照该目标规格对从该反馈输入路径接收的所述感兴趣缺陷的所述对应扫描电子显微镜的结果中验证的真实缺陷与干扰点，控制产生该一个以上的更新缺陷筛选模型的时机。
8.根据权利要求1所述的系统，其特征在于，该资料模型化分析执行器撷取与该模型训练资料中的各个所述资料样本相关联的一组特征，并根据该组特征产生该一个以上的更新缺陷筛选模型，以及，该自动缺陷筛选器撷取与各个所述候选缺陷相关联的该组特征，藉以利用该一个以上的更新缺陷筛选模型预测所述候选缺陷为真实缺陷或干扰点。
9.根据权利要求8所述的系统，其特征在于，该资料模型化分析执行器进一步与一关键特征档案库介接，该资料模型化分析执行器产生一个以上的资料模型，并且将该一个以上的资料模型在该关键特征档案库的一对应特征资料库中储存为一个以上的关键特征模型，其中，各个该关键特征模型由不同组的特征所产生。
10.根据权利要求8所述的系统，其特征在于，该资料模型化分析执行器进一步与一关键特征档案库介接，该资料模型化分析执行器产生一个以上的资料模型，并且将该一个以上的资料模型在该关键特征档案库的一对应特征资料库中储存为一个以上的关键特征模型，其中，各个该关键特征模型由不同的资料模型化演算法所产生。
11.根据权利要求8所述的系统，其特征在于，在该模型训练资料中与各个该资料样本相关联的该组特征，包括了从该半导体元件的晶片设计布局中的一个以上的设计剪辑撷取出来的与该资料样本相关联的特征。
12.根据权利要求11所述的系统，其特征在于，该晶片设计布局中的该一个以上的设计剪辑，包括了取得相关联的该资料样本的晶圆中的目前当层的下方一层的至少一个该设计剪辑。
13.一种在制造半导体元件的过程中进行自动缺陷筛选的方法，其特征在于，该方法利用具有一个以上的计算处理器与一个以上的记忆体装置的系统执行，且该系统具有被配置且被编程以作为一自适应模型控制器、一资料模型化分析执行器以及一自动缺陷筛选器的功能，其中，该方法包括以下的步骤：
准备供该自适应模型控制器使用的一前馈输入路径，以接收通过检测该半导体元件的一个以上的晶圆所取得的多个候选缺陷，并且准备供该自适应模型控制器使用的反馈输入路径，以接收利用一个以上的已知缺陷筛选模型筛选得出的感兴趣缺陷；
从该自适应模型控制器中的所述候选缺陷以及所述感兴趣缺陷选出资料样本，并且与一扫描电子显微镜审阅/检测工具介接以取得所述资料样本的对应扫描电子显微镜的结果，所述资料样本中的每一个经过验证并且在所述对应扫描电子显微镜的结果中被标示为真实缺陷或干扰点；
根据累积资料样本的所述对应扫描电子显微镜的结果，从该自适应模型控制器中的所述累积资料样本编整模型训练资料以及模型验证资料；
利用该资料模型化分析执行器执行资料模型化分析，藉以从该模型训练资料中产生一个以上的更新缺陷筛选模型，并且满足经由该模型验证资料验证过的一目标规格；以及
利用该自动缺陷筛选器中的该一个以上的更新缺陷筛选模型，预测所述候选缺陷为真实缺陷或干扰点，并且将预测的干扰点过滤出来；
其中，该方法进一步利用该自适应模型控制器，根据一预设条件控制产生该一个以上的更新缺陷筛选模型的时机。
14.根据权利要求13所述的方法，其特征在于，该自适应模型控制器进一步与一缺陷/干扰点档案库介接，且形成该模型训练资料以及该模型验证资料的所述资料样本在该缺陷/干扰点档案库中储存与更新。
15.根据权利要求13所述的方法，其特征在于，从该前馈输入路径接收的特定比例的所述候选缺陷，随机且均匀地被选择为所述资料样本。
16.根据权利要求13所述的方法，其特征在于，从该前馈输入路径接收的所述候选缺陷，根据在检测该半导体元件的该一个以上的晶圆时设定的检测区域的优先程度被选择为所述资料样本。
17.根据权利要求13所述的方法，其特征在于，从该前馈输入路径接收的所述候选缺陷，根据在该半导体元件的晶片设计布局中与各个所述候选缺陷相关联的一个以上的设计剪辑的图案密度，被选择为所述资料样本。
18.根据权利要求13所述的方法，其特征在于，如果从该反馈输入路径接收的所述感兴趣缺陷中的各个缺陷在所述对应扫描电子显微镜的结果中被验证为真实缺陷，则将该缺陷忽略。
19.根据权利要求13所述的方法，其特征在于，该自适应模型控制器根据参照该目标规格从该反馈输入路径接收的所述感兴趣缺陷的所述对应扫描电子显微镜的结果中验证的真实缺陷与干扰点，控制产生该一个以上的更新缺陷筛选模型的时机。
20.根据权利要求13所述的方法，其特征在于，该资料模型化分析执行器撷取与该模型训练资料中的各个所述资料样本相关联的一组特征，并根据该组特征产生该一个以上的更新缺陷筛选模型，以及，该自动缺陷筛选器撷取与各个所述候选缺陷相关联的该组特征，藉以利用该一个以上的更新缺陷筛选模型预测所述候选缺陷为真实缺陷或干扰点。
21.根据权利要求20所述的方法，其特征在于，该资料模型化分析执行器进一步与一关键特征档案库介接，该资料模型化分析执行器产生一个以上的资料模型，并且将该一个以上的资料模型在该关键特征档案库的一对应特征资料库中储存为一个以上的关键特征模型，其中，各个该关键特征模型由不同组的特征所产生。
22.根据权利要求20所述的方法，其特征在于，该资料模型化分析执行器进一步与一关键特征档案库介接，该资料模型化分析执行器产生一个以上的资料模型，并且将该一个以上的资料模型在该关键特征档案库的一对应特征资料库中储存为一个以上的关键特征模型，其中，各个该关键特征模型由不同的资料模型化演算法所产生。
23.根据权利要求20所述的方法，其特征在于，在该模型训练资料中与各个该资料样本相关联的该组特征，包括了从该半导体元件的晶片设计布局中的一个以上的设计剪辑撷取出来的与该资料样本相关联的特征。
24.根据权利要求23所述的方法，其特征在于，该晶片设计布局中的该一个以上的设计剪辑，包括了取得相关联的该资料样本的晶圆中的目前当层的下方一层的至少一个该设计剪辑。
CN201710685984.5A 2016-12-12 2017-08-11 半导体元件的制造过程中进行自动缺陷筛选的系统 Active CN108231623B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010297703.0A CN111584397B (zh) 2016-12-12 2017-08-11 半导体元件的制造过程中进行自动缺陷筛选的系统

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/375,186 US10365617B2 (en) 2016-12-12 2016-12-12 Auto defect screening using adaptive machine learning in semiconductor device manufacturing flow
US15/375,186 2016-12-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010297703.0A Division CN111584397B (zh) 2016-12-12 2017-08-11 半导体元件的制造过程中进行自动缺陷筛选的系统

Publications (2)

Publication Number Publication Date
CN108231623A CN108231623A (zh) 2018-06-29
CN108231623B true CN108231623B (zh) 2020-06-12

Family

ID=62489170

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710685984.5A Active CN108231623B (zh) 2016-12-12 2017-08-11 半导体元件的制造过程中进行自动缺陷筛选的系统
CN202010297703.0A Active CN111584397B (zh) 2016-12-12 2017-08-11 半导体元件的制造过程中进行自动缺陷筛选的系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010297703.0A Active CN111584397B (zh) 2016-12-12 2017-08-11 半导体元件的制造过程中进行自动缺陷筛选的系统

Country Status (3)

Country Link
US (2) US10365617B2 (zh)
CN (2) CN108231623B (zh)
TW (2) TWI675306B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11580375B2 (en) * 2015-12-31 2023-02-14 Kla-Tencor Corp. Accelerated training of a machine learning based model for semiconductor applications
US11275361B2 (en) * 2017-06-30 2022-03-15 Kla-Tencor Corporation Systems and methods for predicting defects and critical dimension using deep learning in the semiconductor manufacturing process
WO2019059011A1 (ja) * 2017-09-19 2019-03-28 富士フイルム株式会社 教師データ作成方法及び装置並びに欠陥検査方法及び装置
US11023648B2 (en) * 2017-12-12 2021-06-01 Siemens Industry Software Inc. Puzzle-based pattern analysis and classification
US10853937B2 (en) * 2018-02-05 2020-12-01 Nec Corporation Unsupervised image-based anomaly detection using multi-scale context-dependent deep autoencoding gaussian mixture model
TWI676939B (zh) * 2018-06-22 2019-11-11 富比庫股份有限公司 運用類神經網路進行分類之電子零件封裝分類系統
US10605745B2 (en) * 2018-06-28 2020-03-31 Applied Materials Israel Ltd. Guided inspection of a semiconductor wafer based on systematic defects
CN112424826A (zh) 2018-07-13 2021-02-26 Asml荷兰有限公司 基于机器学习的图案分组方法
US10818001B2 (en) * 2018-09-07 2020-10-27 Kla-Tencor Corporation Using stochastic failure metrics in semiconductor manufacturing
CN113569798B (zh) * 2018-11-16 2024-05-24 北京市商汤科技开发有限公司 关键点检测方法及装置、电子设备和存储介质
US11551348B2 (en) 2019-04-09 2023-01-10 KLA Corp. Learnable defect detection for semiconductor applications
TWI794615B (zh) * 2019-07-26 2023-03-01 德商卡爾蔡司Ｓｍｔ有限公司 微加工裝置的自動運作控制
US11055840B2 (en) * 2019-08-07 2021-07-06 Kla Corporation Semiconductor hot-spot and process-window discovery combining optical and electron-beam inspection
WO2021033792A1 (ko) * 2019-08-19 2021-02-25 엘지전자 주식회사 Ai 기반의 사전 훈련 모델 결정 시스템 및 이를 이용한 제품 생산 라인을 위한 ai 기반의 비전 검사 관리 시스템
US11010529B2 (en) 2019-09-16 2021-05-18 Taiwan Semiconductor Manufacturing Company Limited Integrated circuit layout validation using machine learning
TWI740272B (zh) 2019-11-14 2021-09-21 和碩聯合科技股份有限公司 寫入映像檔至記憶體之裝置、方法及其非暫態電腦可讀取媒體
TWI734372B (zh) * 2020-02-07 2021-07-21 台灣積體電路製造股份有限公司 顯微試片製備方法、裝置及記錄媒體
US20210303757A1 (en) * 2020-03-30 2021-09-30 Kla Corporation Semiconductor fabrication process parameter determination using a generative adversarial network
US11899437B2 (en) 2020-03-30 2024-02-13 Hitachi High-Tech Corporation Diagnostic system
US11415526B2 (en) * 2020-05-06 2022-08-16 Kla Corporation Multi-controller inspection system
CN114092632A (zh) 2020-08-06 2022-02-25 财团法人工业技术研究院 标注方法、应用其的装置、系统、方法及计算机程序产品
US20220059316A1 (en) * 2020-08-19 2022-02-24 Kla Corporation Scanning Electron Microscope Image Anchoring to Design for Array
TWI759906B (zh) * 2020-10-15 2022-04-01 維曙智能科技有限公司 基於深度學習之階層式圖片分類系統及其方法
CN112405521B (zh) * 2020-10-16 2022-02-25 北京百度网讯科技有限公司 模型的训练方法、装置、电子设备及存储介质
TWI768606B (zh) * 2020-12-18 2022-06-21 日月光半導體製造股份有限公司 感測器監測系統及方法
JP7443268B2 (ja) * 2021-01-05 2024-03-05 株式会社ニューフレアテクノロジー 欠陥検査方法
US20220307990A1 (en) * 2021-03-24 2022-09-29 Kla Corporation Imaging reflectometry for inline screening
CN113191399B (zh) * 2021-04-12 2022-05-27 普赛微科技(杭州)有限公司 一种基于机器学习分类器提高半导体芯片良品率的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1913118A (zh) * 2005-08-10 2007-02-14 三星电子株式会社 检测半导体晶片上局部失效的测试方法
CN101120329A (zh) * 2004-10-12 2008-02-06 恪纳腾技术公司 用于分类样品上的缺陷的计算机实现的方法和系统
TW201346593A (zh) * 2012-04-20 2013-11-16 Applied Materials Israel Ltd 自動缺陷分類的分類器準備與維持
TW201439986A (zh) * 2013-02-01 2014-10-16 Kla Tencor Corp 使用缺陷特定及多通道資訊檢測晶圓上之缺陷
CN106158679A (zh) * 2015-01-28 2016-11-23 英属开曼群岛商达盟系统有限公司 结合晶圆实体测量与数位模拟以改善半导体元件制程方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728587B2 (en) * 2000-12-27 2004-04-27 Insyst Ltd. Method for global automated process control
JP4418272B2 (ja) * 2004-03-24 2010-02-17 オリンパス株式会社 欠陥分類辞書教示装置
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
JP5412169B2 (ja) * 2008-04-23 2014-02-12 株式会社日立ハイテクノロジーズ 欠陥観察方法及び欠陥観察装置
JP5292043B2 (ja) * 2008-10-01 2013-09-18 株式会社日立ハイテクノロジーズ 欠陥観察装置及び欠陥観察方法
US20100211202A1 (en) * 2009-02-13 2010-08-19 Hermes Microvision, Inc. Method and machine for examining wafers
JP5537282B2 (ja) * 2009-09-28 2014-07-02 株式会社日立ハイテクノロジーズ 欠陥検査装置および欠陥検査方法
US8315453B2 (en) * 2010-07-27 2012-11-20 Applied Materials Israel, Ltd. Defect classification with optimized purity
US8312401B2 (en) * 2011-01-13 2012-11-13 Elitetech Technology Co., Ltd. Method for smart defect screen and sample
CN102683165B (zh) * 2011-03-18 2015-03-25 敖翔科技股份有限公司 智能缺陷筛选及取样方法
CN103946364B (zh) * 2011-09-25 2018-04-24 赛拉诺斯知识产权有限责任公司 用于多重分析的系统和方法
US9715723B2 (en) * 2012-04-19 2017-07-25 Applied Materials Israel Ltd Optimization of unknown defect rejection for automatic defect classification
US9098891B2 (en) * 2013-04-08 2015-08-04 Kla-Tencor Corp. Adaptive sampling for semiconductor inspection recipe creation, defect review, and metrology
US9142014B2 (en) * 2013-05-30 2015-09-22 Dmo Systems Limited System and method for identifying systematic defects in wafer inspection using hierarchical grouping and filtering
US9430743B2 (en) * 2014-03-06 2016-08-30 Kla-Tencor Corp. Composite defect classifier
US9518934B2 (en) * 2014-11-04 2016-12-13 Kla-Tencor Corp. Wafer defect discovery
CN104715481B (zh) * 2015-03-17 2017-07-25 西安交通大学 基于随机森林的多尺度印刷品缺陷检测方法
US9898811B2 (en) * 2015-05-08 2018-02-20 Kla-Tencor Corporation Method and system for defect classification

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101120329A (zh) * 2004-10-12 2008-02-06 恪纳腾技术公司 用于分类样品上的缺陷的计算机实现的方法和系统
CN1913118A (zh) * 2005-08-10 2007-02-14 三星电子株式会社 检测半导体晶片上局部失效的测试方法
TW201346593A (zh) * 2012-04-20 2013-11-16 Applied Materials Israel Ltd 自動缺陷分類的分類器準備與維持
TW201439986A (zh) * 2013-02-01 2014-10-16 Kla Tencor Corp 使用缺陷特定及多通道資訊檢測晶圓上之缺陷
CN106158679A (zh) * 2015-01-28 2016-11-23 英属开曼群岛商达盟系统有限公司 结合晶圆实体测量与数位模拟以改善半导体元件制程方法

Also Published As

Publication number Publication date
TW201947433A (zh) 2019-12-16
TW201822038A (zh) 2018-06-16
US20190384236A1 (en) 2019-12-19
US20180164792A1 (en) 2018-06-14
CN108231623A (zh) 2018-06-29
TWI725534B (zh) 2021-04-21
CN111584397A (zh) 2020-08-25
US10754309B2 (en) 2020-08-25
CN111584397B (zh) 2023-09-12
US10365617B2 (en) 2019-07-30
TWI675306B (zh) 2019-10-21

Similar Documents

Publication Publication Date Title
CN108231623B (zh) 半导体元件的制造过程中进行自动缺陷筛选的系统
TWI808815B (zh) 半導體製作製程控制之系統及方法，以及電腦程式產品
US10720367B2 (en) Process window analysis
US7760929B2 (en) Grouping systematic defects with feedback from electrical inspection
CN109598698B (zh) 用于对多个项进行分类的系统、方法和非暂时性计算机可读取介质
TWI683103B (zh) 於樣品上判定所關注圖案之一或多個特性
CN110969598A (zh) 晶圆检查方法以及晶圆检查系统
CN113763312B (zh) 使用弱标记检测半导体试样中的缺陷
US11307150B2 (en) Automatic optimization of an examination recipe
CN106407490A (zh) 在芯片设计布局中发现未知问题图案的系统与方法
CN114092387B (zh) 生成可用于检查半导体样本的训练数据
CN113269709A (zh) 探测半导体晶片中缺陷的方法及半导体晶片缺陷探测系统
US11321633B2 (en) Method of classifying defects in a specimen semiconductor examination and system thereof
US20220210525A1 (en) Prediction of electrical properties of a semiconductor specimen
CN113222884B (zh) 检查样本的方法和其系统
CN111566789A (zh) 使用电子显微法的半导体计量及缺陷分类
US11423529B2 (en) Determination of defect location for examination of a specimen
US20230230349A1 (en) Identification of an array in a semiconductor specimen
KR20040076812A (ko) 다변수 화상분석을 이용하여 제조 결함을 검출 및기록하는 시스템 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20190802

Address after: American California

Applicant after: Applied Materials Inc.

Address before: Taiwan Hsinchu County Chinese jhubei City, eleven Road 1 Richwood No. 100 5 floor 1

Applicant before: System Co., Ltd of British Cayman Islands Shang Da alliance

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant