CN109727881B - 检查缺陷的方法和使用该方法制造半导体器件的方法 - Google Patents

检查缺陷的方法和使用该方法制造半导体器件的方法 Download PDF

Info

Publication number
CN109727881B
CN109727881B CN201810928321.6A CN201810928321A CN109727881B CN 109727881 B CN109727881 B CN 109727881B CN 201810928321 A CN201810928321 A CN 201810928321A CN 109727881 B CN109727881 B CN 109727881B
Authority
CN
China
Prior art keywords
region
pattern
pixels
regions
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810928321.6A
Other languages
English (en)
Other versions
CN109727881A (zh
Inventor
孙荣薰
柳成润
梁裕信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109727881A publication Critical patent/CN109727881A/zh
Application granted granted Critical
Publication of CN109727881B publication Critical patent/CN109727881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

一种检查缺陷的方法，包括：将包括多个裸芯的半导体衬底分成多个检查区域，多个检查区域中的每一个具有至少一个裸芯，半导体衬底包括设置在其上的图案，从多个检查区域中的每一个获得光学图像，获得参考区域和比较区域之间的差分图像，参考区域是多个检查区域中的一个，比较区域是多个检查区域当中除了参考区域之外的区域，通过对差分图像中的相同位置像素的相应的信号强度执行信号分析来确定异常像素，并且可以提供通过将异常像素与设计图案进行比较来指定一个或多个可能的弱点图案。

Description

检查缺陷的方法和使用该方法制造半导体器件的方法
相关申请的交叉引用
本申请要求于2017年10月30日向韩国知识产权局提交的韩国专利申请No.10-2017-0142568的优先权，其公开内容通过引用整体并入本文。
技术领域
本发明构思涉及检查缺陷的方法和/或通过使用检查缺陷的方法来制造半导体器件的方法，并且更具体地涉及检查可能引起缺陷的弱点图案(weak pattern)的方法和/或通过使用检查弱点图案的方法制造半导体器件的方法。
背景技术
随着电子行业和用户的需求的快速发展，电子设备正变得越来越小型化。因此，要求在电子设备中使用具有高集成度的半导体器件，并且半导体器件结构的设计规则变得更加精细。因此，对引起半导体器件故障的缺陷的检查标准正变得更高，并且用于检测缺陷的光学技术正在达到其极限。
发明内容
本发明构思提供了一种检查可能引起缺陷的弱点图案的方法以及通过使用该检查弱点图案的方法来制造半导体器件的方法。
根据本发明构思的一方面，一种检查缺陷的方法，包括：将包括多个裸芯的半导体衬底分成多个检查区域，多个检查区域中的每一个具有至少一个裸芯，半导体衬底包括设置在其上的图案，从多个检查区域中的每一个获得光学图像，获得参考区域和比较区域之间的差分图像(differential image)，参考区域是多个检查区域中的一个，比较区域是多个检查区域当中除了参考区域之外的区域，通过对差分图像中的相同位置像素的相应的信号强度执行信号分析来确定异常像素，并且可以通过将异常像素与设计图案进行比较来指定一个或多个可能的弱点图案。
根据本发明构思的另一方面，一种制造半导体器件的方法包括：提供多个半导体衬底、形成图案，该图案限定在多个半导体衬底中的每一个上的多个裸芯，将多个半导体衬底中的一个分成多个检查区域，多个检查区域中的每一个具有至少一个裸芯，获得参考区域和比较区域之间的差分图像，该参考区域是多个检查区域中的一个，该比较区域是多个检查区域当中除参考区域之外的区域，通过对差分图像中的相同位置像素的相应的信号强度执行信号分析来确定异常像素，通过将异常像素与设计图案进行比较来指定一个或多个弱点图案，并且增强弱点图案。
根据本发明构思的另一方面，一种检查缺陷的方法包括：从半导体衬底上的多个检查区域中的每一个获得光学图像，该半导体衬底包括图案，该图案通过使用掩膜限定在该半导体衬底上的多个裸芯，该掩膜有场的尺寸，场对应于一组两个或更多个裸芯，多个检查区域中的每一个在尺寸方面对应于该场，将参考区域与比较区域中的每一个进行比较，该参考区域是该多个检查区域当中的一个，并且布置在该半导体衬底的中心区域处，该比较区域是该多个检查区域当中除参考区域之外的区域，获得参考区域和多个比较区域的各个比较区域之间的区域间差分图像；通过根据区域间差分图像中的相同位置像素的位置对信号强度执行信号分析来确定异常像素，通过将异常像素与设计图案进行比较来指定一个或多个可能的弱点图案，以及指定通过对所指定的一个或多个可能的弱点图案进行分类和分析而获得的重复图案组。
附图说明
根据以下结合附图进行的详细描述，将更清楚地理解本发明构思的示例性实施例，在附图中：
图1A和图1B是示出根据一些示例性实施例的在检查缺陷的方法中和/或在使用该检测缺陷的方法来制造半导体器件的方法中所使用的半导体衬底的平面视图；
图2是用于描述根据示例性实施例的检查缺陷的方法的示意图；
图3是用于描述可以通过根据示例性实施例的检查缺陷的方法检测到的缺陷的图；
图4A、图4B和图4C是用于描述根据示例性实施例的检查缺陷的方法的图；
图5A、图5B、图5C以及图6A和图6B是用于描述根据一些示例性实施例的检查缺陷的方法的图；
图7A是按照根据使用常规方法的比较示例的检查缺陷的方法获得的区域间差分图像，图7B是按照根据示例性实施例的检查缺陷的方法获得的区域间差分图像；
图8是示出根据示例性实施例的检查缺陷并制造半导体器件的方法的流程图；
图9是用于描述根据示例性实施例的在检查缺陷的方法中分析重复图案组的方法的示意图；
图10是示出根据示例性实施例的使用检查缺陷的方法来制造半导体器件的方法的流程图；
图11是示出根据示例性实施例的使用检查缺陷的方法制造半导体器件的方法的流程图；以及
图12是示出根据示例性实施例的通过使用检查缺陷的方法制造半导体器件的方法的流程图。
具体实施方式
图1A和图1B是示出根据一些示例性实施例的在检查缺陷的方法中和/或在使用该检测缺陷的方法来制造半导体器件的方法中所使用的半导体衬底的结构的平面视图。
参考图1A，通过在半导体衬底1上形成某一图案，在半导体衬底1上形成作为独立操作单元的多个裸芯(芯片)11。半导体衬底1可以包括，例如，硅(Silicon，Si)(例如，结晶Si、多晶Si或非晶Si)。可替换地，半导体衬底1可以包括诸如锗(Germanium，Ge)的半导体元素以及从硅锗(Silicon Germanium，SiGe)、碳化硅(Silicon Carbide，SiC)、砷化镓(Gallium Arsenide，GaAs)、砷化铟(Indium Arsenide，InAs)和磷化铟(IndiumPhosphide，InP)当中选择的至少一种半导体化合物。可替换地，半导体衬底1可以具有绝缘体硅片(Silicon-On-Insulator，SOI)结构。例如，半导体衬底1可以包括隐埋氧化物(Buried OXide，BOX)层。半导体衬底1可以包括导电区域，例如，掺杂有杂质的阱或掺杂有杂质的结构。
通过将整个半导体衬底1分成多个部分，并且将相对于作为一个场12的多个裸芯11的掩膜(或标线)用作重复单元的来执行曝光过程。例如，可以通过使用DUV光、EUV光或电子束来执行曝光过程。曝光过程可以，例如，通过扫描仪、步进器或步进扫描工具来执行。一个场12可以包括多个裸芯11。在每个步骤的感光过程中，可以使用诸如场12的形成在其上的掩膜经由单次拍摄在半导体衬底1上形成多个裸芯11。例如，一个场12可以包括2到8个裸芯11。换句话说，在本说明书中，场12可以对应于掩膜上的裸芯集合，并且同时与通过使用掩膜形成在晶片上的裸芯集合11相对应。
在其上形成有图案的半导体衬底1中，可能发生诸如颗粒和空隙的缺陷。特别地，在执行半导体制造过程的同时，可通过检查装备重复检测缺陷图案。其原因可能是在光刻过程中重复使用具有缺陷的掩膜。
参考图1B，多个裸芯11a形成在半导体衬底1a上。通过将整个半导体衬底1a分成多个部分并且将相对于作为一个场12a的一个裸芯11a的掩膜(或标线)用作重复单元来执行曝光过程。在每个步骤的感光过程中，可以使用诸如场12a的形成在其上的掩膜经由单次拍摄在半导体衬底1a上形成一个裸芯11a。
参考图1A和图1B，根据要形成的裸芯11或11a的面积，一个场12或12a可以包括多个裸芯11或一个裸芯11a。
构成半导体衬底1或1a的多个场12或12a中的一个可以被指定为用于缺陷检查的参考区域14或14a。例如，从多个场12或12a当中，参考区域14或14a可以布置在半导体衬底1或1a的中心部分处或靠近中心部分的位置处。
根据一些实施例，即使当如图1A所示，场12包括多个裸芯11时，可以将多个裸芯11中的一个指定为参考区域，并且因此可以类似于图1B中所示的场12a包括一个裸芯11a的情况来执行缺陷检查。
图2是用于描述根据示例性实施例的检查缺陷的方法的示意图。
参考图2，可以通过比较参考区域和比较区域来执行检查缺陷的方法。例如，可以通过获得在参考区域中获得的光学图像与在比较区域中获得的光学图像之间的差分图像来执行检查缺陷的方法。比较区域指的是要与参考区域进行比较的场或裸芯，并且参考区域和比较区域都将被称为检查区域。
参考区域的光学图像和比较区域的光学图像之间的差分图像可以通过将包括在参考区域中的像素Px与包括在比较区域中的像素Px进行比较来获得，像素Px在参考区域和比较区域中处于相同的对应位置。在本说明书中，在参考区域和比较区域中处于相同的对应位置的像素Px可以被称为相同位置像素。像素Px可以是构成所获得的光学图像的单位像素。
在检查缺陷的常规方法中，彼此相邻的区域相互比较，并且通过将一个区域与该区域两侧的区域都进行比较来确定是否存在缺陷。换句话说，在检查缺陷的常规方法中，通过比较三个区域来确定是否存在缺陷。在检查缺陷的常规方法中，可以将每个区域指定为参考区域，并且可以将与每个区域相邻的任何或所有区域指定为比较区域。此外，参考区域和比较区域中的每一个可以被包括在一个场、一个裸芯或者裸芯的一部分中。参考区域和比较区域可以是任何区域，只要区域包括彼此对应的图案。
参考图1A和图1B，在根据一些示例性实施例的一些检查缺陷的方法中，构成半导体衬底1或1a的多个场12或12a中的一个可以被指定为参考区域14或14a。参考区域14或14a可以是布置在半导体衬底1或1a的中心或中心区域的多个场12或12a中的一个。
从多个场12或12a当中，除了被指定为参考区域14或14a的场之外的场可以被指定为比较区域。
根据示例性实施例的检查缺陷的方法可以通过获得在多个场12或12a当中被指定为参考区域14或14a的一个场中获得的光学图像与在除了被指定为参考区域14或14a的场之外区域的比较区域中获得的光学图像之间的差分图像来执行。
根据一些示例性实施例，参考区域和比较区域可以分别是多个裸芯11和11a以及其余裸芯11或11a当中的一个。
图3是用于描述可以通过根据示例性实施例的检查缺陷的方法检测到的缺陷的图。
参考图2和图3一起，通过比较分别在参考区域和比较区域中获得的光学图像中的相同位置像素Px而获得的信号强度可能具有分布在作为恒定信号强度值之间的间隔的噪声电平内的噪声。缺陷可以具有分布在通过比较分别在参考区域和比较区域中获得的光学图像中的相同位置像素Px而获得的信号强度的低阈值TH_L和高阈值TH_H之间的信号强度。
因为在检查缺陷的常规方法中具有大于噪声电平的值的信号强度被限定为阈值，所以具有大于噪声的信号强度的信号强度的像素Px可以被检测为缺陷。因此，如果缺陷的信号强度具有噪声电平内的值，则常规方法可能不能检测到缺陷。
另一方面，在根据一些示例性实施例的检查缺陷的方法中，可以通过将缺陷电平与每个噪声电平的宽度进行比较、或者将具有缺陷的像素的信号强度的趋势与没有缺陷的像素的信号强度的趋势进行比较来检测具有噪声电平内的信号强度值的缺陷，所述缺陷电平是具有缺陷的像素的信号强度值之间的间隔。
通过比较参考区域与比较区域中的相同位置像素Px而获得的信号强度可以分布在噪声电平内。因为噪声通常随机地出现在某一范围内，所以通过比较相同位置像素Px获得的信号强度可以分布在具有基本均匀间隔的噪声电平的范围内。
然而，当通过比较特定像素Px所获得的信号强度分布在具有与其中分布有其他像素Px的噪声电平不同的间隔的电平内时，特定像素Px可能具有缺陷。可能具有缺陷的像素Px可以被称为异常像素，并且其余像素Px可以被称为正常像素。类似地，从异常像素获得的信号可以被称为异常信号，并且从正常像素获得的信号可以被称为正常信号。
这里，下面将参考图8和图9详细描述对应的特定像素Px可能不具有缺陷或可能具有缺陷的含义。
在一些示例性实施例中，可以通过比较信号强度的散射程度来确定具有缺陷的可能性，所述信号强度的散射程度是通过比较参考区域与特定区域的特定的相同位置像素Px而获得的。例如，当从相对较大数量的像素Px获得的比较信号强度的散射程度与从相对较少数量的像素Px获得的比较信号强度的散射程度不同时，相对较少数量的像素Px可以具有缺陷。
在一些示例性实施例中，可以通过比较信号强度的变化趋势来确定具有缺陷的可能性，所述信号强度的变化趋势是通过将参考区域与每个比较区域中的特定相同位置像素进行比较而获得的。例如，当从相对较大数量的像素Px获得的比较信号强度的变化趋势与从相对较少数量的像素Px获得的比较信号强度的变化趋势不同时，相对较少数量的像素Px可能具有缺陷。
例如，从相对较大数量的像素Px获得的比较信号强度的散射程度可以被称为噪声电平，而从相对较小数量的像素Px获得的比较信号强度的散射程度可以被称为缺陷电平。因此，具有分布在缺陷电平内的信号强度的像素Px可能具有缺陷。
虽然缺陷电平和噪声电平由图3中的范围指示，但本发明构思不限于此。缺陷电平和噪声电平可以由四分偏差、平均偏差、标准偏差、基尼平均差等来指示。例如，缺陷电平可以具有小于噪声电平的值。
根据一些示例性实施例，缺陷电平可以具有大于噪声电平的值。然而，在这种情况下，即使通过使用检查缺陷的常规方法(例如，通过指定具有大于噪声电平的值的信号强度作为参考点)，也可以检测到缺陷。
图4A至图4C是用于描述根据示例性实施例的检查缺陷的方法的图。图3是其中像素数被排列在X轴上的图，而图4A至4C是其中场数被排列在X轴上的图。这里，像素数和场数是分别用于区别彼此不同的像素和场的任意数，并且除非特别限定，像素数的序列和场数序列没有特定的含义(例如，顺序)。
参考图2和图4A一起，示出了通过将参考区域与比较区域中的每一个比较区域中的相同位置像素Px进行比较而获得的信号强度。例如，在异常像素和正常像素处获得的所有信号强度可以具有在噪声电平Vn内的值。
参考图2、图4B和图4C，在通过将参考区域与比较区域中的每一个比较区域中的相同位置像素Px进行比较而获得的信号强度当中，在异常像素处获得的信号强度可以位于具有相对较小的宽度的电平(即，缺陷电平Va)内。另一方面，在通过将参考区域与比较区域中的每一个比较区域中的相同位置像素Px进行比较而获得的信号强度当中，在正常像素处获得的信号强度可以位于具有相对较大的宽度的电平(即，噪声电平Vn)内。缺陷电平Va可以具有比噪声电平Vn相对较小的值。
参考图2以及图4A至图4C，在通过将参考区域与比较区域中的每一个比较区域中的相同位置像素Px进行比较而获得的信号强度当中的在相同位置像素Px处获得的信号强度可以被分离，以确定信号强度的趋势。
在根据一些示例性实施例的检查缺陷的方法中，通过将参考区域与多个比较区域中的每一个比较区域中的相同位置像素Px进行比较而获得的信号可以是均包括空间信息(例如，有关场(裸芯)的位置和像素Px的位置的信息)的空间分辨检查信号。
具有分布在缺陷电平Va内的信号强度的像素Px可以被确定为异常像素，所述缺陷电平Va具有比噪声电平Vn相对较小的宽度，如图4B所示，而具有分布在噪声电平Vn内的信号强度的像素Px可以被确定为正常像素，所述正常电平Vn具有比缺陷电平Va相对较大的宽度，如图4C所示。这里，缺陷电平Va和噪声电平Vn不具有期望的(或者可替换地、预先设定的)宽度，并且可以通过分离和分析在相同位置像素Px处获得的信号强度来获得。
当场(裸芯)内的特定相同位置像素Px的信号强度在整个半导体衬底上呈现出与其他相同位置像素Px的特定趋势不同的特定趋势时，形成在对应区域中的图案可以是可能具有缺陷的图案，这可能是由形成在掩膜(标线)上的掩膜图案引起的。
虽然图4B示出缺陷电平Va具有某一范围，但本发明构思不限于此。例如，如果各个相同位置像素Px的缺陷电平具有彼此不同的宽度或中心或平均值，则相同位置像素Px可以呈现出不同的缺陷电平。
图5A和图6B是用于描述根据一些示例性实施例的检查缺陷的方法的图。
参考图2和图5A一起，示出了通过将参考区域与比较区域中的每一个比较区域中的相同位置像素Px进行比较而获得的信号强度。例如，在异常像素和正常像素处获得的信号强度可以分别具有指示噪声趋势Tn和缺陷趋势Ta的值。
参考图2、图5B和图5C，在通过将参考区域与比较区域中的每一个比较区域中的相同位置像素Px进行比较而获得的信号强度当中，在异常像素处获得的信号强度可以呈现出与相对较大的增加相对应的缺陷趋势Ta，而在通过将参考区域与比较区域中的每一个比较区域中的相同位置像素Px进行比较而获得的信号强度当中，在正常像素处获得的信号强度可以呈现出与相对较小的增加相对应的噪声趋势Tn。
参考图2以及图5A至图5C，可以从通过将参考区域与比较区域中的每一个比较区域中的相同位置像素Px进行比较而获得的信号强度中分离在相同位置像素Px处获得的信号强度，以确定信号强度的趋势。
如图5B所示，具有呈现出与相对较大的增加相对应的缺陷趋势Ta的信号强度的像素Px可以被确定为异常像素，而具有呈现出与相对较小的增加相对应的噪声趋势Tn的信号强度的像素Px可以被确定为正常像素。这里，缺陷趋势Ta和噪声趋势Tn不具有期望的(或者可替换地、预先设定的)趋势，并且可以通过分离和分析在相同位置像素Px处获得的信号强度来获得。
根据这些示例性实施例，异常像素和正常像素不是基于与信号强度的增加趋势相关联的像素的数量来确定的。例如，即使与信号强度的相对较大的增加相对应的像素的数量少于与信号强度的相对较小的增加相对应的像素的数量，也可以将与信号强度的相对较大的增加相对应的像素确定为异常像素。另一方面，当与信号强度的相对较大的增加相对应的像素数量大于与信号强度的相对较小的增加相对应的像素数量时，也可以将与信号强度相对较小的增加相对应的像素确定为异常像素。
此外，相同位置像素Px中的每一个的信号强度不仅可以呈现出增加趋势，而且还可以呈现下降趋势或者同时呈现增加趋势和下降趋势。
在分析相同位置像素Px中的每一个的信号强度的变化趋势之后，可以将呈现出与相对较大数量的相同位置像素Px的信号强度的变化趋势不同的信号强度变化趋势的相对较小数量的相同位置像素Px确定为异常像素。
根据一些示例性实施例，在呈现出缺陷趋势Ta的异常像素处获得的信号强度的散射程度可以具有小于在呈现出噪声趋势Tn的正常像素处获得的信号强度的散射程度的值。
参考图2以及图5A至图5C，在通过将参考区域与比较区域中的每一个比较区域中的相同位置像素Px进行比较而获得的信号强度当中的在相同位置像素Px处获得的信号强度可以被分离，以确定信号强度的趋势。
具有呈现出缺陷趋势Ta的信号强度的像素Px可以被确定为异常像素，所述缺陷趋势Ta在具有相对较小的宽度的电平内，如图5B所示，而具有呈现出噪声趋势Tn的信号强度的像素Px可以被确定为正常像素，所述噪声趋势Tn在具有相对较大的宽度的电平内，如图5C所示。这里，缺陷电平Va和噪声电平Tn不具有期望的(或者可替换地、预先设定的)宽度，并且可以通过分离和分析在相同位置像素Px处获得的信号强度来获得。
取决于在图案的形成之前执行的过程，半导体衬底可以根据位置而具有不同的膜厚度，根据膜或者结构的影响，可以具有不同的累积压力。由于半导体衬底的空间梯度特性，可能发生诸如变色的中断缺陷。因为这样的中断缺陷很大程度上基于半导体衬底的位置之间的差异而出现，所以检测缺陷的常规方法可以通过将区域与相邻区域进行比较来使这种中断缺陷最小化。然而，检测缺陷的常规方法可能不能检测到由半导体衬底的空间梯度特性引起的实际缺陷。
按照根据一些示例性实施例的检查缺陷的方法，信号强度的趋势之间的差异可以通过比较在半导体衬底的位置(即，场)之间出现的信号强度的趋势来分析，并且因此这种实际缺陷的检测变得可能。
参考图1A、图1B以及图5A至图5C一起，相对较小的场数可以指示半导体衬底1和1a的中心或中心部分，而相对较大的场数可以指示半导体衬底1和1a的边缘部分。然而，这仅仅是示例。例如，相对较小的场数可以指示半导体衬底1和1a的边缘部分，而相对较大的场数可以指示半导体衬底1和1a的中心或中心部分。
例如，取决于场的位置，整体信号强度可能趋向于在从中心或中心部分到边缘部分的方向上增加。信号强度的这种趋势可能是不会导致实际故障的中断缺陷。然而，因为在异常像素处获得的信号强度具有与在正常像素处获得的信号强度不同的变化趋势，所以异常像素可能具有实际缺陷而不是中断缺陷。
取决于半导体衬底的位置，当场(裸芯)中的特定相同位置像素Px的信号强度呈现出与其他相同位置像素Px不同的特别的变化趋势时，形成在对应区域中的图案可能是弱点图案，其可能具有与半导体衬底的空间梯度特性无关的实际缺陷或者由于半导体衬底的空间梯度特性的放大而导致的实际缺陷，而不仅仅是由于半导体衬底的空间梯度特性导致的中断缺陷。
可以通过将每个场的信号强度的变化拟合到二维函数来表示在相同位置像素Px中的每一个处获得的信号强度的变化趋势。然而，本发明构思不限于此。例如，可以通过将每个场的信号强度的变化拟合到一维函数或具有三维或更高维度的函数来表示在相同位置像素Px中的每一个处获得的信号强度的变化趋势。
图6A示出了通过拟合信号强度的变化在相同位置像素中的每一个处获得的信号强度变化的趋势。呈现出与作为相对较大数量的相同位置像素Px的正常像素的信号强度变化趋势不同的信号强度变化趋势的相对较小数量的相同位置像素Px可以被确定为异常像素。
由于底层结构的影响和/或形成的图案之间的差异，场中的像素可能具有不同的信号强度。即使当在相同场的像素处获得的信号强度具有彼此不同的值时，具有类似的信号强度变化趋势的相对较大数量的像素也可以是正常像素。此外，具有与正常像素的信号强度变化趋势不同的信号强度变化趋势相对较小数量的像素可能是异常像素。
虽然图6A示出了异常像素的信号强度变化趋势彼此类似，但是本发明构思不限于此。例如，异常像素中的一些可能具有不同于正常像素的信号强度变化的趋势，其中异常像素中的一些可能具有与异常像素中的另一些不同的信号强度变化趋势。
参考图6B，将在参考区域获得的信号强度变化趋势与在比较区域中的每一个处获得的信号强度变化趋势进行比较。在拟合在相同位置像素处获得的信号强度变化的趋势之后，可以提取信号强度的代表性变化趋势以确定正常像素和异常像素。
图7A是按照根据使用常规方法的比较示例的检查缺陷的方法获得的区域间差分图像，并且图7B是按照根据示例性实施例的检查缺陷的方法获得的区域间差分图像。
参考图7A，在按照根据比较示例的缺陷检查方法获得的区域间差分图像中，可以不区分缺陷像素和噪声。
参考图7B，通过将按照根据示例性实施例的检测缺陷的方法获得的区域间差分图像中的相同位置像素的信号强度的趋势成像，可以清楚地区分异常像素。例如，图7B可以是示出相同位置像素的信号强度之间的间隔的图像或示出通过对信号强度进行拟合而获得的系数变化的图像。
图8是示出根据示例性实施例的检查缺陷和制造半导体器件的方法的流程图。
参考图8，提供半导体衬底(操作S100)。如图1A或图1B所示，半导体衬底可以是半导体衬底1或1a。半导体衬底可以是例如裸露的半导体晶片或焦点曝光矩阵(FocusExposure Matrix，FEM)晶片。半导体衬底可以是其上执行半导体制造过程的半导体晶片，即其上形成有至少一个材料层和/或至少一个图案的裸露半导体晶片。
在提供的半导体衬底上形成构成多个裸芯的图案(操作S200)。该图案可以是，例如，光刻胶图案。为了在半导体衬底上形成构成多个裸芯的图案，可以通过使用具有包括一个裸芯或多个裸芯的场的掩膜来执行曝光过程。
在一些示例性实施例中，例如，图案可以是由于使用光刻胶图案作为蚀刻掩膜来执行蚀刻过程而获得的图案。为了在半导体衬底上形成图案，可以通过使用掩膜执行曝光过程来形成光刻胶图案，并且然后可以执行使用光刻胶图案作为蚀刻掩膜的蚀刻过程。蚀刻过程可以是，例如，干法蚀刻过程或湿法蚀刻过程，但不限于此。
在半导体衬底上形成图案之后，执行缺陷检查(操作S300)。为了执行缺陷检查，首先在半导体衬底中限定检查区域(操作S310)。可以通过将半导体衬底分成多个部分来设置检查区域。每个检查区域可以是使用掩膜经由单次拍摄形成的区域。例如，当掩膜具有包括一组多个裸芯的场时，每个检查区域可以是包括一组多个裸芯的场。
根据一些示例性实施例，每个检查区域可以是半导体衬底上的单独裸芯。例如，当掩膜具有包括一个裸芯的场时，每个检查区域可以是一个裸芯。在一些示例性实施例中，即使当掩膜具有包括一组多个裸芯的场时，每个检查区域也可以是一个裸芯。
将限定的检查区域当中的至少一个检查区域被指定为参考区域(操作S312)。例如，参考区域可以是位于半导体衬底的中心部分或与半导体衬底的中心部分相邻的位置的检查区域(例如，场或裸芯)当中的一个。在所限定的检查区域中，除参考区域之外的检查区域可以是比较区域。
当限定检查区域时，可以一起限定用于经由检查区域获得光学图像的单位像素，并且检查区域可以包括多个像素。检查区域和与其相关联的多个像素可以被限定为具有空间信息(操作S314)。空间信息可以包括各个检查区域的位置信息和关于检查区域中的多个像素的各个位置的信息。
获得每个检查区域的光学图像(操作S320)。例如，可以通过利用UV光、DUV光、EUV光或电子束照射每个检查区域来获得光学图像。包括参考区域和比较区域的检查区域中的每一个可以包括相同数量的相同尺寸的像素。构成在每个检查区域中获得的光学图像的像素的尺寸和数量可以取决于在获得光学图像的过程期间照射的光的波长而变化。所获得的光学图像可以是，例如，其中每个像素的信号强度具有从0到255的值的灰度级图像。
将在各个比较区域中获得的光学图像与在参考区域中获得的光学图像进行比较，以获得对于各个比较区域的区域间差分图像(操作S330)。可以获得的区域间差分图像的数量可以等于比较区域的数量。基于在每个比较区域中获得的光学图像和在参考区域中获得的光学图像中的相同位置像素的信号强度之间的差异可以获得区域间差分图像。为了获得区域间差分图像，可以使用与空间信息中的相应像素的位置有关的信息。此外，因为区域间差分图像针对各个比较区域而生成，所以区域间差分图像中的每一个可以具有与各个比较区域有关的位置信息。与各个比较区域有关的位置信息可以是与在半导体衬底上各个比较区域的位置与参考区域之间的距离有关的信息。
对区域间差分图像执行信号分析(操作S340)。可以通过考虑区域间差分图像中的相同位置像素的信号强度，基于与相应区域的位置有关的信息来执行对区域间差分图像的信号分析。在对与区域间差分图像有关的信号分析的结果中，如上面参考图3至图6B所述，呈现出与大多数像素不同的信号强度变化的宽度或趋势的像素可以被确定为具有异常信号的异常像素。可以通过使用信号鉴别算法(signal discrimination algorithm)来确定异常信号。异常信号可以指示形成在包括对应像素的位置处的图案可能具有缺陷，但是不指示形成在包括对应像素的位置处的图案肯定具有缺陷。
将具有异常信号的异常像素的位置与设计图案进行比较，并且选择可能的弱点图案(操作S350)。例如，设计模式可以是图形数据库系统II(Graphic Database System II，GDSII)。可能的弱点图案可以是在对应于具有异常信号的异常像素的位置处形成的设计图案。
在一些示例性实施例中，设计图案可以不同于实际形成的图案，例如，光刻胶图案或蚀刻图案。设计图案可以是考虑到投影、抗蚀剂图像、经由曝光获得的抗蚀剂中的潜像、经由曝光后烘焙(Post-Exposure Bake，PEB)获得的潜像、显影的抗蚀图像或蚀刻后的图像来执行光学邻近校正(Optical Proximity Correction，OPC)的结果。
在选择可能的弱点图案的过程中，不仅可以选择与异常像素的位置相对应的设计图案，而且可以选择与异常像素的位置有关的设计图案。例如，当设计图案由于OPC而包括比实际形成的图案的对应部分更小的部分时，可能不存在与图案设计中的异常像素的位置相对应的设计图案。在这种情况下，可能的弱点图案可以是形成在与具有异常信号的异常像素相对应的位置处以及与其相邻的位置处的设计图案。
在对可能的弱点图案分类之后，分析重复图案组(操作S360)。重复图案组指的是选择的弱点图案当中通过旋转、对称、放大或缩小而相同的图案。下面将参考图9描述分析重复图案组的方法。
基于重复图案组的分析结果指定弱点图案(操作S370)。占据重复图案组中的重复图案的某一比例(或更大比例)或与重复图案组中某一数量(或更大数量)的重复图案相对应的重复图案可被指定为弱点图案。
如上所述在缺陷检查期间指定的弱点图案被增强(操作S400)。改进弱点图案的方法可以包括，例如，掩膜重新设计、重新进行拍摄过程或蚀刻配方修改。
根据一些示例性实施例，可能的弱点图案可以被立即指定为弱点图案而无需对重复的图案组执行分析。例如，当可能的弱点图案的数量相对较小或者通过使用回顾扫描电子显微镜(Scanning Electron Microscope，SEM)确定大多数可能的弱点图案具有相似类型时，可能的弱点图案可以立即被指定为弱点图案而无需对重复图案组执行分析。
图9是用于描述在根据示例性实施例的检查缺陷的方法中分析重复图案组的方法的示意图。
参考图9，在图8的操作S350中选择的可能的弱点图案当中，通过旋转、对称、放大和缩小而对应于相同图案的可能的弱点图案P1、P2、P3被分类为一个重复图案组PG。
虽然图9示出了通过旋转或对称可以对应于相同图案的可能的弱点图案P1、P2、P3和P4被分类为一个重复图案组PG，但是本发明构思不限于此。通过尺寸的对称放大或缩小、或者尺寸的不对称放大或缩小而可以对应于相同图案的可能的弱点图案，可以被分类为一个重复图案组PG，因为在OPC中，考虑到相邻图案的影响，可以经由尺寸的对称放大或缩小、或尺寸的不对称放大或缩小来形成设计图案。
根据一些示例性实施例，对应于相同图案(例如，圆形或正方形)而没有被旋转或对称的可能的弱点图案可以原样被分组为重复图案组。即使在这种情况下，经由圆形或方形图案的尺寸的对称或不对称的放大或缩小而对应于相同图案的可能的弱点图案可被分类为一个重复图案组。
根据一些示例性实施例，考虑到曝光过程中的扫描方向，可以对重复图案组进行分类。换句话说，在考虑曝光过程中的扫描方向的情况下，只有具有在相同扫描方向上具有异常信号的异常像素的可能的弱点图案可以被分类为重复图案组，并且具有不同扫描方向上具有异常信号的异常像素的可能的弱点图案可以不被分类为重复图案组。
图案P1、P2、P3和P4中的每一个可以包括多个像素。可能的弱点图案的数量可能少于异常像素的数量。
上面在图8的操作S400中描述的弱点图案增强可以考虑到弱点图案中的异常像素的位置来执行。因此，当在弱点图案中的特定位置处检测到异常像素时，弱点图案中的形成异常像素的位置可能是弱点位置。因此，可以对相应的位置执行掩膜重新设计、重新进行拍摄过程或蚀刻配方修改。
图10是示出根据示例性实施例的使用检查缺陷的方法制造半导体器件的方法的流程图。
参考图10，提供半导体衬底(操作S102)，并且在提供的半导体衬底上形成图案(操作S202)。该图案，例如，可以是通过使用光刻胶图案作为蚀刻掩膜执行蚀刻过程而获得的光刻胶图案或图案。接下来，执行弱点图案检查(操作S302)。弱点图案检查可以以与上面参考图8描述的缺陷检查相同的方式执行。例如，对于弱点图案检查，通过在半导体衬底上形成图案来形成多个裸芯，并且将包括一组多个裸芯或每个裸芯的场限定为检查区域。接下来，获得各个检查区域的光学图像。在通过将作为指定检查区域之一的参考区域的光学图像与其他检查区域的光学图像进行比较而获得区域间差分图像之后，考虑到基于各个检查区域的位置的相同位置像素的信号强度而对所获得的区域间差分图像进行信号分析来选择可能的弱点图案，并且可通过对可能的弱点图案进行分类并分析重复图案组来指定弱点图案。
在弱点图案检查之后，确定弱点图案(操作S412)。如果由于弱点图案检查而发现指定的弱点图案，则重新设计掩膜(操作S422)。掩膜重新设计可以包括考虑到指定的弱点图案的OPC。
弱点图案检查的结果指示没有指定的弱点图案，继续半导体器件制造过程(操作S502)以在半导体衬底上形成半导体器件。
半导体器件可以是，例如，中央处理单元(Central Processing Unit，CPU)、微处理器单元(MicroProcessor Unit，MPU)、图形处理单元(Graphics Processing Unit，GPU)、应用处理器(Application Processor，AP)、诸如动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)和静态随机存取存储器(Static Random Access Memory，SRAM)的易失性半导体存储器件、或非易失性半导体存储器件(诸如闪存、相变随机存取存储器(Phase-change Random Access Memory，PRAM)、磁阻随机存取存储器(Magneto-resistiveRandom Access Memory，MRAM)、铁电随机存取存储器(Ferroelectric Random AccessMemory，FeRAM)或电阻式随机存取存储器(Resistive Random Access Memory，RRAM))。例如，闪存可以是垂直NAND(Vertical NAND，V-NAND)闪存。
图11是示出根据示例性实施例的使用检查缺陷的方法来制造半导体器件的方法的流程图。
参考图11，提供半导体衬底(操作S104)，并且在所提供的半导体衬底上形成光刻胶图案(操作S204)。例如，可以经由通过使用DUV光、EUV光或电子束执行的曝光过程来形成光刻胶图案。接下来，执行弱点图案检查(操作S304)。弱点图案检查可以以与上面参考图8描述的缺陷检查相同的方式执行。例如，对于弱点图案检查，通过在半导体衬底上形成图案来形成多个裸芯，并且将包括一组多个裸芯或每个裸芯的场限定为检查区域。接下来，获得各个检查区域的光学图像。在通过将作为指定检查区域之一的参考区域的光学图像与其他检查区域的光学图像进行比较而获得区域间差分图像之后，考虑到基于各个检查区域的位置的相同位置像素的信号强度而对所获得的区域间差分图像进行信号分析来选择可能的弱点图案，并且可通过对可能的弱点图案进行分类并分析重复图案组来指定弱点图案。
在弱点图案检查之后，确定弱点图案(操作S414)。如果弱点图案检查的结果指示存在指定的弱点图案，则重新进行光刻过程(操作S424)。例如，可以通过以下步骤来重新进行光刻过程：经由灰化过程或剥离过程去除已形成的光刻胶图案、修改光刻过程的配方并形成新的光刻胶图案。光刻过程的配方的修改可以包括曝光配方改变，诸如聚焦度改变或曝光时间改变、曝光后烘焙(PEB)配方改变或显影配方改变。
接下来，可以对新的光刻胶图案再次执行弱点图案检查(操作S304)。
如果作为弱点图案检查的结果未发现指定的弱点图案，则通过使用光刻胶图案作为蚀刻掩膜来执行蚀刻过程(操作S504)，并且继续半导体器件制造过程以在半导体衬底上形成半导体器件。
图12是示出根据示例性实施例的通过使用检查缺陷的方法来制造半导体器件的方法的流程图。
参考图12，提供半导体衬底(操作S106)，并且通过在所提供的半导体衬底上执行样本蚀刻过程来形成图案(操作S206)。例如，图案可以是通过使用光刻胶图案作为蚀刻掩膜来执行蚀刻过程而获得的图案。样本蚀刻过程指的是用于在多个提供的半导体衬底中的每一个上形成光刻胶图案，并且通过使用光刻胶图案作为蚀刻掩膜对其上形成有光刻胶图案的多个半导体衬底中的一些进行蚀刻过程的过程。例如，在半导体衬底上形成光刻胶图案之后，可以通过使用光刻胶图案作为蚀刻掩膜在半导体衬底中的一个或两个上执行蚀刻过程。
对通过执行样本蚀刻过程(操作S306)对其上形成有图案的半导体衬底执行弱点图案检查。弱点图案检查可以以与上面参考图8描述的缺陷检查相同的方式执行。例如，对于弱点图案检查，通过经由样品蚀刻过程在半导体衬底上形成图案来形成多个裸芯，并且将包括一组多个裸芯或每个裸芯的场限定为检查区域。接下来，获得各个检查区域的光学图像。在通过将作为指定检查区域之一的参考区域的光学图像与其他检查区域的光学图像进行比较而获得区域间差分图像之后，考虑到基于各个检查区域的位置的相同位置像素的信号强度而对所获得的区域间差分图像进行信号分析来选择可能的弱点图案，并且可通过对可能的弱点图案进行分类并分析重复图案组来指定弱点图案。
在弱点图案检查之后，确定弱点图案(操作S416)。如果由于弱点图案检查而发现指定的弱点图案，则修改蚀刻配方并再次执行样本蚀刻过程(操作S206)。样品蚀刻过程的重新执行是指以下蚀刻过程：使用光刻胶图案作为蚀刻掩膜，针对其上已经形成有光刻胶图案的半导体衬底当中的其上未执行先前的样品蚀刻过程的一个或两个其他半导体衬底的蚀刻过程。接下来，可以对再次执行样品蚀刻过程而形成在一个或两个半导体衬底上的图案再次执行弱点图案检查(操作S306)。
如果作为弱点图案检查的结果未发现指定的弱点图案，则使用光刻胶图案作为蚀刻掩膜来执行主蚀刻过程，所述主蚀刻过程用于针对尚未对其执行样本蚀刻过程的剩余半导体衬底执行蚀刻过程(操作S506)。接下来，继续半导体器件制造过程以在半导体衬底上形成半导体器件。
通过使用根据一些示例性实施例的检查缺陷的方法，因为其信号强度位于噪声电平内而难以检测的缺陷或者由于与半导体衬底的空间梯度特性相关联的中断缺陷的存在而难以检测的缺陷可以通过比较根据半导体衬底的位置的信号强度的趋势来检测。这里，信号强度的趋势可以包括根据相同位置像素的位置的信号强度的散射程度或者根据位置的信号强度的变化趋势。
此外，通过从异常像素中选择可能的弱点图案并分析对可能的弱点图案进行分类的重复图案组来指定弱点图案，而不是通过使用具有异常信号的异常像素来直接确定缺陷。因此，可以相对精确地检测可能导致缺陷的弱点图案。
虽然已经参考本发明的一些示例性实施例具体示出和描述了本发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种检查缺陷的方法，所述方法包括：
将包括多个裸芯的半导体衬底分成多个检查区域，所述多个检查区域中的每一个检查区域具有至少一个裸芯，所述半导体衬底包括设置在其上的图案，所述多个检查区域包括参考区域和比较区域，所述比较区域是所述多个检查区域当中除所述参考区域之外的区域；
从所述多个检查区域中的每一个检查区域获得光学图像；
基于所述比较区域中的每一个比较区域的光学图像和所述参考区域的光学图像中的相同位置像素的信号强度之间的差异来获得所述参考区域的光学图像和所述比较区域中的每一个比较区域的光学图像之间的区域间差分图像；
通过对所述区域间差分图像中的相同位置像素的信号强度中的各个信号强度执行信号分析来确定异常像素；以及
通过将所述异常像素与设计图案进行比较来选择一个或多个可能的弱点图案，
其中，所述多个检查区域中的每一个检查区域具有与容纳特定数量的多个裸芯的掩膜的场相对应的尺寸，所述参考区域和所述比较区域各自对应于所述场并且处于所述半导体衬底上彼此不同的区域，并且
所述参考区域不是基于所述比较区域来被计算的区域，而是所述多个检查区域当中的指定的区域。
2.如权利要求1所述的方法，其中
所述图案是通过使用所述掩膜形成的光刻胶图案。
3.如权利要求1所述的方法，其中
通过使用光刻胶图案作为蚀刻掩膜执行蚀刻过程来形成所述图案，以及
通过使用所述掩膜形成所述光刻胶图案。
4.如权利要求1所述的方法，其中，所述参考区域是所述多个检查区域当中位于所述半导体衬底的中心部分的区域。
5.如权利要求1所述的方法，其中，所述确定异常像素包括互相比较以下各项中的至少一个：分别与所述相同位置像素的位置相对应的散射程度、或者分别与所述相同位置像素的位置相对应的信号强度的变化趋势。
6.如权利要求1所述的方法，其中，所述确定异常像素包括将所述相同位置像素当中的，均显示出信号强度的散射程度小于阈值程度的像素确定为异常像素。
7.如权利要求1所述的方法，其中，所述确定异常像素包括从所述相同位置像素的信号强度的多个变化趋势当中将具有与大部分所述相同位置像素的信号强度的第二变化趋势不同的信号强度的第一变化趋势的第一像素确定为异常像素，所述相同位置像素的信号强度的所述多个变化趋势包括信号强度的所述第一变化趋势和信号强度的所述第二变化趋势。
8.如权利要求7所述的方法，其中，所述确定异常像素包括根据各个位置将所述相同位置像素的信号强度的变化趋势拟合成二维函数。
9.如权利要求1所述的方法，还包括：
通过分类所述一个或多个可能的弱点图案来确定重复图案组；以及
指定所述重复图案组为弱点图案。
10.如权利要求9所述的方法，其中，所述重复图案组与所选择的一个或多个可能的弱点图案当中的相同图案相对应，所述相同图案包括通过被旋转、对称、放大或缩小而具有相同形状的一个或多个图案。
11.一种制造半导体器件的方法，所述方法包括：
提供多个半导体衬底；
形成图案，所述图案限定在所述多个半导体衬底中的每一个半导体衬底上的多个裸芯；
将所述多个半导体衬底中的半导体衬底分成多个检查区域，所述多个检查区域中的每一个检查区域具有至少一个裸芯，所述多个检查区域包括参考区域和比较区域，所述比较区域是所述多个检查区域当中除所述参考区域之外的区域；
分别从多个检查区域获得光学图像；
基于所述比较区域中的每一个比较区域的光学图像和所述参考区域的光学图像中的相同位置像素的信号强度之间的差异来获得所述参考区域的光学图像和所述比较区域中的每一个比较区域的光学图像之间的区域间差分图像；
通过对所述区域间差分图像中的相同位置像素的信号强度中的各个信号强度执行信号分析来确定异常像素；
通过将异常像素与设计图案进行比较来指定一个或多个弱点图案；以及
增强所指定的一个或多个弱点图案，
其中，所述多个检查区域中的每一个检查区域具有与容纳特定数量的多个裸芯的掩膜的场相对应的尺寸，
所述参考区域和所述比较区域各自对应于所述场并且处于所述半导体衬底上彼此不同的区域，并且
所述参考区域不是基于所述比较区域来被计算的区域，而是所述多个检查区域当中的指定的区域。
12.如权利要求11所述的方法，其中，
所述形成图案包括通过使用所述掩膜形成光刻胶图案，以及
增强所指定的一个和多个弱点图案包括去除所述光刻胶图案并形成新的光刻胶图案。
13.如权利要求11所述的方法，其中
所述形成图案包括：通过使用所述掩膜在所述多个半导体衬底中的每一个半导体衬底上形成光刻胶图案，以及通过使用所述光刻胶图案作为第一蚀刻掩膜对其上形成有所述光刻胶图案的所述多个半导体衬底中的一些半导体衬底执行第一蚀刻过程来执行样品蚀刻过程；以及
所述增强所指定的一个或多个弱点图案包括通过使用所述光刻胶图案作为第二蚀刻掩膜对其上已经形成有所述光刻胶图案的所述多个半导体衬底中的其他一些半导体衬底执行第二蚀刻过程。
14.如权利要求11所述的方法，其中，所述增强所指定的一个或多个弱点图案包括修正所述掩膜。
15.如权利要求11所述的方法，其中
所述参考区域是所述多个检查区域当中位于所述多个半导体衬底之一的中心部分的区域；并且，
所述确定异常像素包括通过对根据包括所述相同位置像素的比较区域中的每一个比较区域的位置的信号强度执行所述信号分析来确定所述异常像素。
16.如权利要求11所述的方法，其中，所述指定一个或多个弱点图案包括：
通过将所述异常像素与所述设计图案进行比较来选择一个或多个可能的弱点图案；
通过分类所述一个或多个可能的弱点图案来确定重复图案组；以及
指定所述重复图案组为弱点图案。
17.一种检查缺陷的方法，所述方法包括：
从半导体衬底上的多个检查区域中的每一个检查区域获得光学图像，所述半导体衬底包括图案，所述图案通过使用掩膜限定所述半导体衬底上的多个裸芯，所述掩膜具有场的尺寸，所述场对应于两个或更多个裸芯的组，所述多个检查区域中的每一个检查区域在尺寸方面对应于所述场；
将参考区域与多个比较区域中的每一个比较区域进行比较，所述参考区域是所述多个检查区域当中的一个检查区域，并且被布置在所述半导体衬底的中心区域，所述比较区域是所述多个检查区域当中除所述参考区域之外的区域；
基于所述比较区域中的各个比较区域的光学图像和所述参考区域的光学图像中的相同位置像素的信号强度之间的差异来获得所述参考区域的光学图像和所述比较区域中的每一个比较区域的光学图像之间的区域间差分图像；
通过对根据所述区域间差分图像中的相同位置像素的位置的信号强度执行信号分析来确定异常像素；
通过将所述异常像素与设计图案进行比较来选择一个或多个可能的弱点图案；以及
通过分类所述一个或多个可能的弱点图案来确定重复图案组，
其中，所述参考区域和所述比较区域各自对应于所述场并且处于所述半导体衬底上彼此不同的区域，并且
所述参考区域不是基于所述比较区域来被计算的区域，而是所述多个检查区域当中的指定的区域。
18.如权利要求17所述的方法，其中
所述重复图案组与通过被旋转、对称、放大或缩小而确定的一个或多个可能的弱点图案当中的相同图案相对应，并且
所述方法还包括通过分析所述重复图案组来指定弱点图案，所述指定所述弱点图案包括指定重复图案，所述重复图案占据所述重复图案组的至少某一比例或者对应于所述重复图案组中的至少某一数量的重复图案。
19.如权利要求17所述的方法，其中，限定所述多个裸芯的所述图案是光刻胶图案。
20.如权利要求17所述的方法，其中，通过使用光刻胶图案作为蚀刻掩膜执行蚀刻过程来形成限定所述多个裸芯的图案，通过使用所述掩膜来形成所述光刻胶图案。
CN201810928321.6A 2017-10-30 2018-08-15 检查缺陷的方法和使用该方法制造半导体器件的方法 Active CN109727881B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170142568A KR102507304B1 (ko) 2017-10-30 2017-10-30 결함 검사 방법 및 이를 이용한 반도체 소자의 제조 방법
KR10-2017-0142568 2017-10-30

Publications (2)

Publication Number Publication Date
CN109727881A CN109727881A (zh) 2019-05-07
CN109727881B true CN109727881B (zh) 2023-11-07

Family

ID=66243086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810928321.6A Active CN109727881B (zh) 2017-10-30 2018-08-15 检查缺陷的方法和使用该方法制造半导体器件的方法

Country Status (3)

Country Link
US (1) US20190130552A1 (zh)
KR (1) KR102507304B1 (zh)
CN (1) CN109727881B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10762618B1 (en) * 2019-02-14 2020-09-01 United Microelectronics Corp. Mask weak pattern recognition apparatus and mask weak pattern recognition method
CN110517969B (zh) * 2019-08-27 2022-09-02 武汉新芯集成电路制造有限公司 晶圆缺陷监测方法及系统和计算机存储介质
CN111275695B (zh) * 2020-02-10 2023-06-02 上海集成电路研发中心有限公司 一种半导体器件的缺陷检查方法、装置和可读存储介质
CN111640131B (zh) * 2020-05-29 2021-05-18 广东利元亨智能装备股份有限公司 电芯涂胶检测方法、装置和电子设备
US11487848B2 (en) * 2021-01-29 2022-11-01 Applied Materials, Inc. Process abnormality identification using measurement violation analysis
IL291350B2 (en) * 2022-03-14 2023-06-01 Applied Materials Israel Ltd Mask testing for the production of semiconductor samples
CN116611391B (zh) * 2023-07-19 2023-10-10 湖北江城芯片中试服务有限公司 一种半导体版图及其布局方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107077079A (zh) * 2014-09-01 2017-08-18 Asml荷兰有限公司 测量目标结构的属性的方法、检查设备、光刻系统和器件制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL99823A0 (en) * 1990-11-16 1992-08-18 Orbot Instr Ltd Optical inspection method and apparatus
US6559457B1 (en) * 2000-03-23 2003-05-06 Advanced Micro Devices, Inc. System and method for facilitating detection of defects on a wafer
US6882745B2 (en) * 2002-12-19 2005-04-19 Freescale Semiconductor, Inc. Method and apparatus for translating detected wafer defect coordinates to reticle coordinates using CAD data
KR100792687B1 (ko) * 2006-11-06 2008-01-09 삼성전자주식회사 반도체 기판 패턴 결함 검출 방법 및 장치
KR100867634B1 (ko) * 2007-03-09 2008-11-10 삼성전자주식회사 웨이퍼 시료 분석 방법
KR20090100615A (ko) * 2008-03-20 2009-09-24 삼성전자주식회사 결함 검출 방법
JP5275017B2 (ja) * 2008-12-25 2013-08-28 株式会社日立ハイテクノロジーズ 欠陥検査方法及びその装置
KR20120045774A (ko) * 2010-11-01 2012-05-09 삼성전자주식회사 웨이퍼 검사 방법
KR20120068128A (ko) * 2010-12-17 2012-06-27 삼성전자주식회사 패턴의 결함 검출 방법 및 이를 수행하기 위한 결함 검출 장치
US9355208B2 (en) * 2013-07-08 2016-05-31 Kla-Tencor Corp. Detecting defects on a wafer
US9846934B2 (en) * 2015-04-13 2017-12-19 Anchor Semiconductor Inc. Pattern weakness and strength detection and tracking during a semiconductor device fabrication process
US10211025B2 (en) * 2015-08-12 2019-02-19 Kla-Tencor Corp. Determining a position of a defect in an electron beam image

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107077079A (zh) * 2014-09-01 2017-08-18 Asml荷兰有限公司 测量目标结构的属性的方法、检查设备、光刻系统和器件制造方法

Also Published As

Publication number Publication date
KR20190048071A (ko) 2019-05-09
CN109727881A (zh) 2019-05-07
KR102507304B1 (ko) 2023-03-07
US20190130552A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
CN109727881B (zh) 检查缺陷的方法和使用该方法制造半导体器件的方法
US6902855B2 (en) Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns
US7678516B2 (en) Test structures and methods for monitoring or controlling a semiconductor fabrication process
US6778275B2 (en) Aberration mark and method for estimating overlay error and optical aberrations
JP4597859B2 (ja) マイクロリソグラフパターンの製作におけるパターンの認定、パターン形成プロセス、又はパターン形成装置
US11120182B2 (en) Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
KR20200015708A (ko) 측정 방법 및 장치
TWI493373B (zh) 製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法
JP2004184633A (ja) フォトマスクの製造方法及び半導体装置の製造方法
US9520299B2 (en) Etch bias control
JP2012155179A (ja) 欠陥検査支援装置、欠陥検査支援方法
KR102599657B1 (ko) 반도체 웨이퍼 검사 방법 및 시스템, 및 이를 이용한 반도체 소자의 제조 방법
JP4860294B2 (ja) 電子顕微鏡
KR20210093343A (ko) 프로세스 제어를 위한 인-다이 계측 방법 및 시스템
KR20170048281A (ko) 패턴 생성 방법, 프로그램, 정보 처리 장치, 및 마스크 제조 방법
US20240079206A1 (en) Scanning electron microscope (sem) measurement method and apparatus
KR20210033907A (ko) 마크 위치 결정 방법, 리소그래피 방법, 물품제조방법, 프로그램 및 리소그래피 장치
Inoue et al. In-die overlay metrology by using CD-SEM
JP4525067B2 (ja) 位置ずれ検出用マーク
JP7144262B2 (ja) パターン検査装置及び参照画像の作成方法
Ausschnitt et al. Process window metrology
US20200402863A1 (en) Methods and systems for defining a process window
US10282487B2 (en) Mask data generation method
JP2007081292A (ja) 検査方法、検査システムおよびプログラム
US20070160915A1 (en) Phase shifting mask having a calibration feature and method therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant