CN116611391B - 一种半导体版图及其布局方法 - Google Patents

一种半导体版图及其布局方法 Download PDF

Info

Publication number
CN116611391B
CN116611391B CN202310886303.7A CN202310886303A CN116611391B CN 116611391 B CN116611391 B CN 116611391B CN 202310886303 A CN202310886303 A CN 202310886303A CN 116611391 B CN116611391 B CN 116611391B
Authority
CN
China
Prior art keywords
width
photoresist pattern
photoresist
deviation value
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310886303.7A
Other languages
English (en)
Other versions
CN116611391A (zh
Inventor
李赟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei Jiangcheng Chip Pilot Service Co ltd
Original Assignee
Hubei Jiangcheng Chip Pilot Service Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei Jiangcheng Chip Pilot Service Co ltd filed Critical Hubei Jiangcheng Chip Pilot Service Co ltd
Priority to CN202310886303.7A priority Critical patent/CN116611391B/zh
Publication of CN116611391A publication Critical patent/CN116611391A/zh
Application granted granted Critical
Publication of CN116611391B publication Critical patent/CN116611391B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本公开实施例提供了一种半导体版图及其布局方法，该半导体版图包括衬底层和光罩层，衬底层包括有源区和隔离区，光罩层包括至少一个第一光阻图案和至少一个第二光阻图案，且第一光阻图案位于隔离区上方，第二光阻图案至少部分位于有源区上方；其中：第一光阻图案的宽度与第二光阻图案的宽度不同，以在根据光罩层进行曝光处理形成掩膜版时，根据第一光阻图案得到的第一光阻和根据第二光阻图案得到的第二光阻之间的宽度偏差值满足预设条件；宽度偏差值为第一光阻的第一宽度与第二光阻的第二宽度之间的差值，从而可以减小位于隔离区上方的第一光阻和位于有源区上方的第二光阻之间的宽度偏差值，减少随机噪声。

Description

一种半导体版图及其布局方法
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体版图及其布局方法。
背景技术
随着互补金属氧化物半导体（Complementary Metal-Oxide Semiconductor，CMOS）图像传感器（CMOS Image Sensor，CIS）器件的飞速发展，由于CIS器件需要具有较高的光敏性，所以要提高单个像素（pixel）的满阱容量（Full Well Capacity，FWC）。
为了增强像素间的隔绝能力，在CIS器件中会应用浅沟道隔离（Shallow TrenchIsolation，STI）技术，这会使得部分光阻（Photoresist，PR）位于有源区（Active Area，AA）之上，部分光阻位于STI之上，而AA和STI对光的反射能力不同，导致光阻在AA和STI上的轮廓和宽度不同。当相邻的AA和STI上的光阻之间的宽度偏差值较大时，会导致在进行离子注入时，相邻像素之间注入的离子量差异，从而会导致像素之间的满阱容量差异较大，增加随机噪声（random noise）。
发明内容
本公开实施例提供一种半导体版图及其布局方法。
第一方面，本公开实施例提供了一种半导体版图，该半导体版图包括衬底层和光罩层，其中，衬底层包括有源区和隔离区，光罩层包括至少一个第一光阻图案和至少一个第二光阻图案，且第一光阻图案位于隔离区上方，第二光阻图案至少部分位于有源区上方；其中：
第一光阻图案的宽度与第二光阻图案的宽度不同，以在根据光罩层进行曝光处理形成掩膜版时，根据第一光阻图案得到的第一光阻和根据第二光阻图案得到的第二光阻之间的宽度偏差值满足预设条件；
其中，宽度偏差值为第一光阻的第一宽度与第二光阻的第二宽度之间的差值。
在一些实施例中，至少一个第一光阻图案和至少一个第二光阻图案组成网格状的光罩层；其中：
至少一个第一光阻图案包括沿第一方向延伸的至少一个第一子光阻图案和/或沿第二方向延伸的至少一个第二子光阻图案，至少一个第二光阻图案包括沿第一方向延伸的至少一个第三子光阻图案和/或沿第二方向延伸的至少一个第四子光阻图案；
其中，第一方向和第二方向相交。
在一些实施例中，隔离区呈网格状，有源区位于隔离区的网格内呈阵列排布。
在一些实施例中，第一光阻图案的宽度为第一目标宽度，第二光阻图案的宽度为第二目标宽度；其中：
第一目标宽度小于第二目标宽度。
在一些实施例中，预设条件包括：宽度偏差值小于或等于2纳米。
第二方面，本公开实施例提供了一种半导体版图的布局方法，该半导体版图包括衬底层和光罩层，其中，衬底层包括有源区和隔离区，光罩层包括至少一个第一光阻图案和至少一个第二光阻图案，且第一光阻图案位于隔离区上方，第二光阻图案至少部分位于有源区上方；该方法包括：
对第一光阻图案的宽度和/或第二光阻图案的宽度进行调整，以在根据光罩层进行曝光处理形成掩膜版时，根据第一光阻图案得到的第一光阻和根据第二光阻图案得到的第二光阻之间的宽度偏差值满足预设条件；
其中，宽度偏差值为第一光阻的第一宽度与第二光阻的第二宽度之间的差值。
在一些实施例中，对第一光阻图案的宽度进行调整，包括：
将第一光阻图案的宽度从第一初始宽度减小至第一目标宽度。
在一些实施例中，对第二光阻图案的宽度进行调整，包括：
将第二光阻图案的宽度从第二初始宽度增大至第二目标宽度。
在一些实施例中，第一目标宽度小于第二目标宽度。
在一些实施例中，对第一光阻图案的宽度和/或对第二光阻图案的宽度进行调整的调整范围为2纳米至40纳米。
在一些实施例中，预设条件包括：宽度偏差值小于或等于2纳米。
本公开实施例提供了一种半导体版图及其布局方法，该半导体版图包括衬底层和光罩层，衬底层包括有源区和隔离区，光罩层包括至少一个第一光阻图案和至少一个第二光阻图案，且第一光阻图案位于隔离区上方，第二光阻图案至少部分位于有源区上方；其中：第一光阻图案的宽度与第二光阻图案的宽度不同，以在根据光罩层进行曝光处理形成掩膜版时，根据第一光阻图案得到的第一光阻和根据第二光阻图案得到的第二光阻之间的宽度偏差值满足预设条件；宽度偏差值为第一光阻的第一宽度与第二光阻的第二宽度之间的差值。这样，通过调整位于隔离区上方的第一光阻图案的宽度和/或位于有源区上方的第二光阻图案的宽度，使得第一光阻图案的宽度与第二光阻图案的宽度不同，从而可以减小位于隔离区上方的第一光阻和位于有源区上方的第二光阻之间的宽度偏差值，以使在进行后续处理过程时，不仅能够提升曝光制程的窗口，而且还能够提高离子注入时像素间的均匀性，进而减少随机噪声，最终提升CIS的性能。
附图说明
图1为本公开实施例提供的一种半导体版图的组成结构示意图一；
图2为本公开实施例提供的一种半导体版图的组成结构示意图二；
图3为本公开实施例提供的一种半导体版图的组成结构示意图三；
图4为本公开实施例提供的一种半导体版图的组成结构示意图四；
图5为一种半导体版图的组成结构示意图；
图6为一种半导体结构的扫描电子显微镜照片示意图；
图7为本公开实施例提供的一种半导体版图的组成结构示意图五；
图8为本公开实施例提供的一种半导体结构的扫描电子显微镜照片示意图；
图9为本公开实施例提供的一种半导体版图的布局方法的流程示意图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释相关公开，而非对该公开的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关公开相关的部分。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
需要指出，本公开实施例所涉及的术语“第一\第二\第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。
图像传感器是一种将光学图像转换成电子信号的设备；其中，像素是图像传感器的最小感光单元，像素阵列排列在一起形成了图像传感器的感光区域。图像传感器主要分为电荷耦合元件（Charge Coupled Device，CCD）图像传感器和CIS器件。CIS器件是采用CMOS工艺的图像传感器，是一种利用光电技术原理所制造的图像传感元件。
随着超大规模集成技术的飞速发展，CIS器件可在单芯片内集成模拟/数字（Analog/Digital，A/D）转换、信号处理、自动增益控制、精密放大和存储等功能，大大减小了系统复杂性，降低了成本，所以近年来发展迅猛。随着CIS器件的飞速发展，由于CIS器件需要具有较高的光敏性，所以要提高单个像素收集电子的能力，即满阱容量。
为了有效提高CMOS器件（如CIS器件）的满阱容量，需要将高能的深阱离子注入到具有更小空间关键尺寸（Critical Dimension，CD）的图案（pattern）中。相关技术包含两种方法，分别是：（1）背部感光式（Back Side Illumination，BSI）技术，BSI结构对比传统的前感光式（Front Side Illumination，FSI）结构可以提升40%的感光度和光吸收量；（2）超薄堆栈式CMOS图像传感器（Ultra-Thin Stacked CMOS Image Sensor，UTS CIS）技术，该技术通过在相同面积下增加像素数量来提升光敏特性。
随着注入离子能量的升高，光阻（也称为光刻胶）的厚度越来越高，而为了提升光敏度，像素的尺寸（pitch）会越来越小，这导致了光阻的深宽比高达15:1。光阻在AA和STI上的轮廓和宽度不同，在AA上的光阻相对于在STI上的光阻较细，这样在高能离子注入的时候，会有剥落（peeling）风险；另外，当相邻的AA和STI上的光阻之间的宽度偏差值较大时，会导致相邻像素之间注入的离子量差异，最终会导致像素之间的满阱容量差异较大，增加随机噪声。
基于此，本公开实施例提供了一种半导体版图，该半导体版图包括衬底层和光罩层，衬底层包括有源区和隔离区，光罩层包括至少一个第一光阻图案和至少一个第二光阻图案，且第一光阻图案位于隔离区上方，第二光阻图案至少部分位于有源区上方；其中：第一光阻图案的宽度与第二光阻图案的宽度不同，以在根据光罩层进行曝光处理形成掩膜版时，根据第一光阻图案得到的第一光阻和根据第二光阻图案得到的第二光阻之间的宽度偏差值满足预设条件；宽度偏差值为第一光阻的第一宽度与第二光阻的第二宽度之间的差值。这样，通过调整位于隔离区上方的第一光阻图案的宽度和/或位于有源区上方的第二光阻图案的宽度，使得第一光阻图案的宽度与第二光阻图案的宽度不同，从而可以减小位于隔离区上方的第一光阻和位于有源区上方的第二光阻之间的宽度偏差值，以使在进行后续处理过程时，不仅能够提升曝光制程的窗口，而且还能够提高离子注入时像素间的均匀性，进而减少随机噪声，最终提升CIS的性能。
下面将结合附图对本公开各实施例进行详细说明。
本公开的一实施例中，参见图1，其示出了本公开实施例提供的一种半导体版图的组成结构示意图一。如图1所示，该半导体版图10可以包括衬底层11，衬底层11包括有源区111和隔离区112。其中，隔离区112呈网格状，有源区111位于隔离区的网格内呈阵列排布。
需要说明的是，在本公开实施例中，隔离区112将衬底层11划分成多个有源区111，也就是说，每两个有源区111之间都通过隔离区112进行隔离。
还需要说明的是，在这里，第一方向和第二方向相交，即第一方向和第二方向是两个不平行的方向。在本公开实施例中，第一方向和第二方向可以互相垂直，也可以以其他角度相交，对此不作具体限定。示例性地，以第一方向和第二方向互相垂直为例对本公开实施例的具体实现进行详细描述。
进一步地，在一些实施例中，在图1所示半导体版图10的基础上，参见图2，该半导体版图10还可以包括光罩层12，其中，光罩层12包括至少一个第一光阻图案和至少一个第二光阻图案，且第一光阻图案位于隔离区112上方，第二光阻图案至少部分位于有源区111上方；其中：
第一光阻图案的宽度与第二光阻图案的宽度不同，以在根据光罩层12进行曝光处理形成掩膜版时，根据第一光阻图案得到的第一光阻和根据第二光阻图案得到的第二光阻之间的宽度偏差值满足预设条件；
其中，宽度偏差值为第一光阻的第一宽度与第二光阻的第二宽度之间的差值。
需要说明的是，在本公开实施例中，该半导体版图10具体可以是一种新型厚胶（Thick PR）的光罩版图。
还需要说明的是，如图3所示，对于光罩层而言，这里将光罩层划分为第一光阻图案和第二光阻图案，只是为例便于描述，可以理解，第一光阻图案和第二光阻图案位于同一层，两者是一体的，第一光阻图案表示位于隔离区上方的光罩层，第二光阻图案表示至少部分位于有源区111上方的光罩层，第一光阻图案和第二光阻图案共同组成光罩层。因此，在图2以及后续的图3、图4、图5和图7中，第一光阻图案和第二光阻图案均使用同一填充表示。
还需要说明的是，当微电子工艺进入深亚微米阶段后，CIS器件为了增强像素间的隔离能力，隔离工艺变得越来越重要。在本公开实施例中，隔离区可以是浅沟道隔离STI或者深沟道隔离（Deep Trench Isolation，DTI）；其中，STI工艺具有优异的隔离性能、平坦的表面形状、良好的抗锁定性能以及几乎为零的场侵蚀，现已成为0.25μm及以下工艺节点的主流隔离技术；DTI工艺主要用于CIS器件中像素阵列中相邻像素的隔离，以防止串扰。示例性地，以隔离区是STI为例对本公开实施例的具体实现进行详细描述。
还需要说明的是，有源区通常是硅片上做有源器件的区域，是用来建立晶体管主体的位置所在，在其上可以形成源极、漏极和栅极。多个有源区111之间通过隔离区112进行隔离。
还需要说明的是，在本公开实施例中，可以利用具有不同光阻图案的光罩层12（mask，也可表示为reticle）和曝光机的紫外光对涂有光阻的衬底层11进行曝光，可以将光罩层12上的不同光阻图案投影到衬底层11上的光阻上，然后通过显影得到掩膜版，该掩膜版包括根据第一光阻图案曝光得到的第一光阻和根据第二光阻图案曝光得到的第二光阻。
还需要说明的是，在本公开实施例中，当得到第一光阻和第二光阻之后，可以获取第一光阻的第一宽度与第二光阻的第二宽度，然后根据第一宽度和第二宽度计算宽度偏差值，其计算公式为：
（1）
其中，表示宽度偏差值，/>表示第一宽度，/>表示第二宽度。
还需要说明的是，在本公开实施例中，可以表示宽度偏差值的绝对值。
还需要说明的是，在本公开实施例中，宽度具体可以是指线宽，其是半导体技术领域的一种关键尺寸CD。可以理解地，线宽可以通过量测设备，例如可以通过扫描电子显微镜（Scanning Electron Microscope，SEM）测量得到。另外，在本公开实施例中，可以选用SEM的多点量测模式进行测量，使用多点量测模式可以得到较多的量测数据，取其均值得到的线宽值比较稳定，能够较好地描述线条的实际宽度，但对此不作具体限定。
进一步地，在一些实施例中，如图4所示，至少一个第一光阻图案和至少一个第二光阻图案组成网格状的光罩层；其中：
至少一个第一光阻图案包括沿第一方向延伸的至少一个第一子光阻图案和/或沿第二方向延伸的至少一个第二子光阻图案，至少一个第二光阻图案包括沿第一方向延伸的至少一个第三子光阻图案和/或沿第二方向延伸的至少一个第四子光阻图案。
示例性地，如图4所示，至少一个第一光阻图案包括沿第一方向延伸的至少一个第一子光阻图案和沿第二方向延伸的至少一个第二子光阻图案，至少一个第二光阻图案包括沿第一方向延伸的至少一个第三子光阻图案和沿第二方向延伸的至少一个第四子光阻图案。
还需要说明的是，在本公开实施例中，至少一个第一光阻图案可以只包括沿第一方向延伸的至少一个第一子光阻图案，或者只包括沿第二方向延伸的至少一个第二子光阻图案，或者同时包括沿第一方向延伸的至少一个第一子光阻图案以及沿第二方向延伸的至少一个第二子光阻图案；同理，至少一个第二光阻图案可以只包括沿第一方向延伸的至少一个第三子光阻图案，或者只包括沿第二方向延伸的至少一个第四子光阻图案，或者同时包括沿第一方向延伸的至少一个第三子光阻图案以及沿第二方向延伸的至少一个第四子光阻图案；本公开实施例对此均不作具体限定。
在一些实施例中，第一光阻图案的宽度为第一目标宽度，第二光阻图案的宽度为第二目标宽度；其中：
第一目标宽度小于第二目标宽度。
需要说明的是，在本公开实施例中，当第一目标宽度小于第二目标宽度时，第一光阻的第一宽度可以大于第二光阻的第二宽度，第一光阻的第一宽度也可以小于第二光阻的第二宽度，对此不作具体限定，只要第一光阻与第二光阻的宽度偏差值满足预设条件即可，即第一光阻与第二光阻的宽度偏差值很小，第一宽度与第二宽度近似相同。
进一步地，在一些实施例中，预设条件包括：宽度偏差值小于或等于2纳米。
需要说明的是，在本公开实施例中，宽度偏差值的取值可以为0，也就是说，第一光阻和第二光阻的宽度相等；也可以为小于或等于2纳米（Nanometer，nm）的其他值，对此不作具体限定。
还需要说明的是，本实施例提供的半导体版图用于后续制程中进行曝光，以在硅片上形成具有图案的光阻，进而还可以进行离子注入等操作。其中，曝光（PHOTO，PH）制程是形成具有图案的光阻的制程，离子注入（IMPLANT，IMP）制程是在PH制程后的注入制程，IMP制程的均匀性会受到PH制程的直接影响，因此当AA和STI上的光阻的线宽偏差值减小，满足预设条件时，会提升PH制程的窗口（window），提高离子注入的像素间均匀性，减少了随机噪声。
本公开实施例提供了一种半导体版图，通过调整位于隔离区上方的第一光阻图案的宽度和/或位于有源区上方的第二光阻图案的宽度，使得第一光阻图案的宽度与第二光阻图案的宽度不同，从而使得根据第一光阻图案得到的第一光阻和根据第二光阻图案得到的第二光阻之间的宽度偏差值满足预设条件，减小位于隔离区上方的第一光阻和位于有源区上方的第二光阻之间的宽度偏差值，以使在进行后续处理过程时，不仅能够提升曝光制程的窗口，而且还能够提高离子注入时像素间的均匀性，进而减少随机噪声，最终提升CIS的性能。
本公开的另一实施例中，参见图5，图5为一种半导体版图的组成结构示意图。如图5所示，该半导体版图20包括衬底层21和光罩层22，其中，衬底层21包括有源区211和隔离区212，光罩层22包括至少一个第一光阻图案和至少一个第二光阻图案，且第一光阻图案位于隔离区212上方，第二光阻图案至少部分位于有源区211上方。
需要说明的是，在本公开实施例中，第一光阻图案的宽度为第一初始宽度，第二光阻图案的宽度为第二初始宽度；其中，第一初始宽度与第二初始宽度满足设计要求，具体地，第一初始宽度等于第二初始宽度。
进一步地，基于图5所示的半导体版图20，其对应的半导体结构的扫描电子显微镜照片示意图可以如图6所示。在图6中，衬底层21如图所示，网格状光阻包括根据第一光阻图案得到的第一光阻和根据第二光阻图案得到的第二光阻，具体地，区域a指示位于隔离区上方的第一光阻，区域b指示位于有源区上方的第二光阻。
需要说明的是，如图6中的虚线椭圆框所示，第一光阻比第二光阻更粗，第一光阻和第二光阻之间的宽度偏差值较大，具体地，第一光阻和第二光阻之间的宽度偏差值约为10nm。也就是说，在有源区上的第二光阻更细，底部会有剥落风险。
还需要说明的是，在本公开实施例中，虽然第一初始宽度等于第二初始宽度，但是有源区和隔离区对光的反射能力不同，导致光阻在有源区和隔离区上的宽度值不同。在曝光显影制程中，在光的照射下，光阻中的分子会发生化学反应，显影之后会留下不同的图形，具体来说，当区域对光的反射能力较强时，光被反射到光阻上越多，显影后留下的光阻越细；反之，当区域对光的反射能力较弱时，光被反射到光阻上越少，显影后留下的光阻越粗。在这里，有源区对光的反射能力比隔离区对光的反射能力更强，所以在有源区上的第二光阻会相对隔离区上的第一光阻更细。
基于此，基于前述实施例中的半导体版图10，图7为本公开实施例提供的一种半导体版图的组成结构示意图三。如图7所示，该半导体版图10包括衬底层11和光罩层12，其中，衬底层11包括有源区111和隔离区112，光罩层12包括至少一个第一光阻图案和至少一个第二光阻图案，且第一光阻图案位于隔离区112上方，第二光阻图案至少部分位于有源区111上方。
需要说明的是，在本公开实施例中，第一光阻图案的宽度为第一目标宽度，第二光阻图案的宽度为第二目标宽度；其中，第一目标宽度小于第二目标宽度。
进一步地，基于图7所示的半导体版图10，其对应的半导体结构的扫描电子显微镜照片示意图可以如图8所示。在图8中，衬底层11如图所示，网格状光阻包括根据第一光阻图案得到的第一光阻和根据第二光阻图案得到的第二光阻，具体地，区域c指示位于隔离区上方的第一光阻，区域d指示位于有源区上方的第二光阻。
需要说明的是，如图8中的虚线椭圆框所示，第一光阻虽然仍比第二光阻粗，但是第一光阻和第二光阻之间的宽度偏差值较小，第一光阻和第二光阻之间的宽度偏差值减小到2nm以内。
综上所述，在原来的条件或设计（BSL）下，即基于半导体版图20，在STI上的第一光阻的线宽大于在AA上的第二光阻的线宽，第一光阻和第二光阻之间的线宽偏差值约为10nm。在本公开实施例中，即基于半导体版图10，通过减小STI上的光罩线宽（即第一初始宽度）到第一目标宽度，从而减小在STI上的进光量，实现了在STI上的第一光阻的线宽减小，使得在AA和STI上的光阻的线宽近似相等，从而减小了在STI和AA上的光阻的线宽差异。
需要说明的是，剥落的产生是通过调节PH制程的参数，在相关技术中，当在STI上的光阻的线宽达到设计要求的时候，在AA上的光阻的线宽已经小到断裂，此时在STI和AA上的光阻的线宽偏差值较大；然而，通过本公开的改进之后，在AA和STI上的光阻的线宽偏差值被基本消除，通过调整PH制程的参数，能同时实现在AA和STI上的光阻的线宽达到设计要求，并且在AA上的光阻和在STI上的光阻均不会有剥落风险。
本公开的又一实施例中，参见图9，其示出了本公开实施例提供的一种半导体版图的布局方法的流程示意图。半导体版图包括衬底层和光罩层，其中，衬底层包括有源区和隔离区，光罩层包括至少一个第一光阻图案和至少一个第二光阻图案，且第一光阻图案位于隔离区上方，第二光阻图案至少部分位于有源区上方。如图9所示，该方法可以包括：
S301、对第一光阻图案的宽度和/或第二光阻图案的宽度进行调整，以在根据光罩层进行曝光处理形成掩膜版时，根据第一光阻图案得到的第一光阻和根据第二光阻图案得到的第二光阻之间的宽度偏差值满足预设条件。
需要说明的是，在本公开实施例中，宽度偏差值为第一光阻的第一宽度与第二光阻的第二宽度之间的差值。
还需要说明的是，本公开实施例提供的布局方法可以应用于设计新型厚胶光罩的版图。其中，利用本公开实施例的版图布局，减小在STI上的光罩的宽度，实现在STI和AA上光阻的宽度偏差值减小的目的。
还需要说明的是，在本公开实施例中，可以只对第一光阻图案的宽度进行调整，或者只对第二光阻图案的宽度进行调整，或者同时对第一光阻图案的宽度以及第二光阻图案的宽度进行调整，对此不作具体限定。
进一步地，在一些实施例中，对第一光阻图案的宽度进行调整，可以包括：
将第一光阻图案的宽度从第一初始宽度减小至第一目标宽度。
需要说明的是，在本公开实施例中，首先获取第一光阻图案的第一初始宽度，然后调整第一初始宽度，具体是将第一初始宽度减小第一范围，从而可以得到满足设计要求的第一目标宽度。
还需要说明的是，在本公开实施例中，当第一光阻图案的宽度为第一初始宽度时，在根据第一光阻图案进行曝光处理形成第一光阻后，获取第一光阻的第一光阻初始宽度；当第一光阻图案的宽度调整为第一目标宽度时，在根据调整后的第一光阻图案进行曝光处理形成第一光阻后，获取第一光阻的第一宽度。可以理解地，第一宽度小于第一光阻初始宽度，也就是说，在将第一光阻图案的第一初始宽度减小至第一目标宽度后，在隔离区上的第一光阻的第一宽度变小。
还需要说明的是，在本公开实施例中，在光罩版图设计时，可以通过逻辑运算（Logical Operation，LO）减小在STI上的第一光阻图案的宽度值，进而减小在STI上的第一光阻的宽度值。在这里，逻辑运算是指集成电路制造工厂在拿到制造版图设计之后对版图进行的运算，通过算法可以识别出版图设计上底部有和没有AA的区域，然后对没有AA的区域进行宽度的运算；其中，逻辑运算可以包括加减等运算方法，对此不作具体限定。
进一步地，在一些实施例中，对第二光阻图案的宽度进行调整，可以包括：
将第二光阻图案的宽度从第二初始宽度增大至第二目标宽度。
需要说明的是，在本公开实施例中，首先获取第二光阻图案的第二初始宽度，然后调整第二初始宽度，具体是将第二初始宽度增大第二范围，从而可以得到满足设计要求的第二目标宽度。
还需要说明的是，在本公开实施例中，当第二光阻图案的宽度为第二初始宽度时，在根据第二光阻图案进行曝光处理形成第二光阻后，获取第二光阻的第二光阻初始宽度；当第二光阻图案的宽度调整为第二目标宽度时，在根据调整后的第二光阻图案进行曝光处理形成第二光阻后，获取第二光阻的第二宽度。可以理解地，第二宽度大于第二光阻初始宽度，也就是说，在将第二光阻图案的第二初始宽度增大至第二目标宽度后，在有源区上的第二光阻的第二宽度增大。
还需要说明的是，在本公开实施例中，在未对第一光阻图案的宽度和/或第二光阻图案的宽度进行调整之前，第一光阻初始宽度与第二光阻初始宽度的差值较大，约为10nm，这样会导致相邻像素之间注入的离子量差异，最终会导致像素之间的满阱容量差异较大，增加随机噪声。经过本公开的方法对第一光阻图案的宽度和/或第二光阻图案的宽度进行调整之后，第一宽度与第二宽度的差值减小，满足预设条件。
在一些实施例中，第一目标宽度小于第二目标宽度。
需要说明的是，在本公开实施例中，当第一目标宽度小于第二目标宽度时，第一光阻的第一宽度可以大于第二光阻的第二宽度，第一光阻的第一宽度也可以小于第二光阻的第二宽度，对此不作具体限定，只要第一光阻与第二光阻的宽度偏差值满足预设条件即可。
在一些实施例中，对第一光阻图案的宽度和/或对第二光阻图案的宽度进行调整的调整范围为2纳米至40纳米。
需要说明的是，在本公开实施例中，将第一光阻图案的宽度从第一初始宽度减小第一范围，得到第一目标宽度；其中，第一范围可以为2nm-40nm，对此不作具体限定。
还需要说明的是，在本公开实施例中，将第二光阻图案的宽度从第二初始宽度增大第二范围，得到第二目标宽度；其中，第二范围也可以为2nm-40nm，对此也不作具体限定。
还需要说明的是，在本公开实施例中，当第一光阻图案的宽度从第一初始宽度减小2nm-40nm之后，得到的第一目标宽度大约在200nm-238nm；当第二光阻图案的宽度从第二初始宽度增大2nm-40nm之后，得到的第二目标宽度大约在462nm-500nm，但是对第一目标宽度和第二目标宽度的数值均不作具体限定。
可以理解地，当对第一光阻图案的宽度和/或第二光阻图案的宽度进行调整之后，第一光阻与第二光阻的宽度偏差值满足预设条件。在一些实施例中，预设条件包括：宽度偏差值小于或等于2纳米。
需要说明的是，在本公开实施例中，宽度偏差值的取值可以为0，也就是说，第一光阻和第二光阻的宽度相等；也可以为小于或等于2nm的其他值，对此不作具体限定。
还需要说明的是，利用本方法设计所得的半导体版图可以参见前述的图1至图4，对于更细节的描述，可以参照前述实施例的描述而理解。
本公开实施例提供了一种半导体版图的布局方法，利用该方法制得的半导体版图中，通过对位于隔离区上方的第一光阻图案的宽度和/或位于有源区上方的第二光阻图案的宽度进行调整，以在根据光罩层进行曝光处理形成掩膜版时，根据第一光阻图案得到的第一光阻和根据第二光阻图案得到的第二光阻之间的宽度偏差值满足预设条件，从而可以减小位于隔离区上方的第一光阻和位于有源区上方的第二光阻之间的宽度偏差值，以使在进行后续处理过程时，不仅能够提升曝光制程的窗口，而且还能够提高离子注入时像素间的均匀性，进而减少随机噪声，最终提升CIS的性能。
以上所述，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围。
需要说明的是，在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。
本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种半导体版图，其特征在于，所述半导体版图包括衬底层和光罩层，其中，所述衬底层包括有源区和隔离区，所述光罩层包括沿第一方向延伸的和/或沿第二方向延伸的至少一个第一光阻图案，以及沿所述第一方向延伸的和/或沿所述第二方向延伸的至少一个第二光阻图案，且所述第一光阻图案位于所述隔离区上方，所述第二光阻图案至少部分位于所述有源区上方；其中：
所述第一光阻图案的宽度与所述第二光阻图案的宽度不同，使得在根据所述光罩层进行曝光处理形成掩膜版时，根据所述第一光阻图案得到的第一光阻和根据所述第二光阻图案得到的第二光阻之间的宽度偏差值满足预设条件；
其中，所述宽度偏差值为所述第一光阻的第一宽度与所述第二光阻的第二宽度之间的差值。
2.根据权利要求1所述的半导体版图，其特征在于，所述至少一个第一光阻图案和所述至少一个第二光阻图案组成网格状的所述光罩层；其中：
所述至少一个第一光阻图案包括沿所述第一方向延伸的至少一个第一子光阻图案和/或沿所述第二方向延伸的至少一个第二子光阻图案，所述至少一个第二光阻图案包括沿所述第一方向延伸的至少一个第三子光阻图案和/或沿所述第二方向延伸的至少一个第四子光阻图案；
其中，所述第一方向和所述第二方向相交。
3.根据权利要求2所述的半导体版图，其特征在于，所述隔离区呈网格状，所述有源区位于所述隔离区的网格内呈阵列排布。
4.根据权利要求1所述的半导体版图，其特征在于，所述第一光阻图案的宽度为第一目标宽度，所述第二光阻图案的宽度为第二目标宽度；其中：
所述第一目标宽度小于所述第二目标宽度。
5.根据权利要求1至4中任一项所述的半导体版图，其特征在于，所述预设条件包括：所述宽度偏差值小于或等于2纳米。
6.一种半导体版图的布局方法，其特征在于，所述半导体版图包括衬底层和光罩层，其中，所述衬底层包括有源区和隔离区，所述光罩层包括沿第一方向延伸的和/或沿第二方向延伸的至少一个第一光阻图案，以及沿所述第一方向延伸的和/或沿所述第二方向延伸的至少一个第二光阻图案，且所述第一光阻图案位于所述隔离区上方，所述第二光阻图案至少部分位于所述有源区上方；所述方法包括：
对所述第一光阻图案的宽度和/或所述第二光阻图案的宽度进行调整，使得在根据所述光罩层进行曝光处理形成掩膜版时，根据所述第一光阻图案得到的第一光阻和根据所述第二光阻图案得到的第二光阻之间的宽度偏差值满足预设条件；
其中，所述宽度偏差值为所述第一光阻的第一宽度与所述第二光阻的第二宽度之间的差值。
7.根据权利要求6所述的方法，其特征在于，对所述第一光阻图案的宽度进行调整，包括：
将所述第一光阻图案的宽度从第一初始宽度减小至第一目标宽度。
8.根据权利要求7所述的方法，其特征在于，对所述第二光阻图案的宽度进行调整，包括：
将所述第二光阻图案的宽度从第二初始宽度增大至第二目标宽度。
9.根据权利要求8所述的方法，其特征在于，所述第一目标宽度小于所述第二目标宽度。
10.根据权利要求6至9中任一项所述的方法，其特征在于，对所述第一光阻图案的宽度和/或对所述第二光阻图案的宽度进行调整的调整范围为2纳米至40纳米。
11.根据权利要求6所述的方法，其特征在于，所述预设条件包括：所述宽度偏差值小于或等于2纳米。
CN202310886303.7A 2023-07-19 2023-07-19 一种半导体版图及其布局方法 Active CN116611391B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310886303.7A CN116611391B (zh) 2023-07-19 2023-07-19 一种半导体版图及其布局方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310886303.7A CN116611391B (zh) 2023-07-19 2023-07-19 一种半导体版图及其布局方法

Publications (2)

Publication Number Publication Date
CN116611391A CN116611391A (zh) 2023-08-18
CN116611391B true CN116611391B (zh) 2023-10-10

Family

ID=87676864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310886303.7A Active CN116611391B (zh) 2023-07-19 2023-07-19 一种半导体版图及其布局方法

Country Status (1)

Country Link
CN (1) CN116611391B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW423048B (en) * 1999-09-02 2001-02-21 Taiwan Semiconductor Mfg Exposure calibration method of phase shift mask
KR20060023338A (ko) * 2004-09-09 2006-03-14 주식회사 하이닉스반도체 반도체 소자의 노광 마스크 및 그를 이용한 노광 방법
TW200619829A (en) * 2004-06-14 2006-06-16 Photronics Inc Method of forming a semiconductor layer using a photomask reticle having multiple versions of the same mask pattern with different biases
JP2013187386A (ja) * 2012-03-08 2013-09-19 Elpida Memory Inc 半導体装置及びその製造方法
JP2014229749A (ja) * 2013-05-22 2014-12-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN113223962A (zh) * 2020-01-21 2021-08-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件的形成方法
CN114895521A (zh) * 2021-04-09 2022-08-12 台湾积体电路制造股份有限公司 图案化制程与光罩
CN115561961A (zh) * 2022-10-21 2023-01-03 华南理工大学 光罩及半导体结构的制备方法
WO2023130526A1 (zh) * 2022-01-07 2023-07-13 长鑫存储技术有限公司 一种半导体结构以及版图

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417072B2 (en) * 2000-02-10 2002-07-09 International Business Machines Corporation Method of forming STI oxide regions and alignment marks in a semiconductor structure with one masking step
KR100564578B1 (ko) * 2003-09-29 2006-03-28 삼성전자주식회사 비직교형 반도체 메모리 소자의 자기 정렬 콘택 패드형성방법
KR101315473B1 (ko) * 2009-12-07 2013-10-04 성균관대학교산학협력단 전이 박막트랜지스터 및 그의 제조방법
US9171898B2 (en) * 2012-11-13 2015-10-27 United Microelectronics Corp. Method for manufacturing semiconductor layout pattern, method for manufacturing semiconductor device, and semiconductor device
KR102507304B1 (ko) * 2017-10-30 2023-03-07 삼성전자주식회사 결함 검사 방법 및 이를 이용한 반도체 소자의 제조 방법
US10366973B2 (en) * 2017-10-30 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Layout modification method for exposure manufacturing process

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW423048B (en) * 1999-09-02 2001-02-21 Taiwan Semiconductor Mfg Exposure calibration method of phase shift mask
TW200619829A (en) * 2004-06-14 2006-06-16 Photronics Inc Method of forming a semiconductor layer using a photomask reticle having multiple versions of the same mask pattern with different biases
KR20060023338A (ko) * 2004-09-09 2006-03-14 주식회사 하이닉스반도체 반도체 소자의 노광 마스크 및 그를 이용한 노광 방법
JP2013187386A (ja) * 2012-03-08 2013-09-19 Elpida Memory Inc 半導体装置及びその製造方法
JP2014229749A (ja) * 2013-05-22 2014-12-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN113223962A (zh) * 2020-01-21 2021-08-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件的形成方法
CN114895521A (zh) * 2021-04-09 2022-08-12 台湾积体电路制造股份有限公司 图案化制程与光罩
WO2023130526A1 (zh) * 2022-01-07 2023-07-13 长鑫存储技术有限公司 一种半导体结构以及版图
CN115561961A (zh) * 2022-10-21 2023-01-03 华南理工大学 光罩及半导体结构的制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
AlGaInP/GaAs HBT制备中质子注入隔离;程知群, 孙晓玮, 夏冠群, 李洪芹, 盛怀茂, 钱蓉;物理学报(第02期);全文 *
Enhanced efficiency of organic light-emitting devices with metallic electrodes by integrating periodically corrugated structure;Yang gang Bi等;Research article;全文 *
乔夫龙 ; 耿金鹏 ; 许鹏凯 ; .一种干法刻蚀形成高深宽比CIS Deep-P Well IMP掩模的工艺方法的探究.集成电路应用.2018,(第07期),全文. *

Also Published As

Publication number Publication date
CN116611391A (zh) 2023-08-18

Similar Documents

Publication Publication Date Title
JP4499616B2 (ja) 露光用マスクとその製造方法、及び半導体装置の製造方法
JP2006140475A (ja) 集積回路光検出器の光学的強化方法および装置
US20040102048A1 (en) Method for manufacturing semiconductor device
TWI420600B (zh) 避免背面照明互補金氧半導體影像感測器陣列內雷射退火邊界效應的雷射退火方法
US20040259032A1 (en) Method for the production of a self-adjusted structure on a semiconductor wafer
TW200402761A (en) Semiconductor device and manufacturing method thereof
US9651869B2 (en) Film portion at wafer edge
CN104155844A (zh) 利用单次曝光形成多层图案的具有三种状态的光掩模
JP5167563B2 (ja) 処理マージンの向上のための複式露光半導体処理
JP2009506542A (ja) 窒化ゲート酸化膜を有するｃｍｏｓイメジャーおよびその製造方法
US6881524B2 (en) Photolithography method including a double exposure/double bake
US8673543B2 (en) Method for manufacturing semiconductor device
CN1818791B (zh) 半导体制程中的微影系统及其方法和用于其中的光罩
US6939649B2 (en) Fabrication method of semiconductor integrated circuit device and mask
CN116611391B (zh) 一种半导体版图及其布局方法
US8658457B2 (en) Method of producing semiconductor device, solid-state imaging device, method of producing electric apparatus, and electric apparatus
CN102136415A (zh) 改善半导体工艺中光刻图案线条边缘粗糙度的方法
US20080237653A1 (en) Deep Implant Self-Aligned To Polysilicon Gate
TWI798746B (zh) 製造積體電路裝置的方法與金屬氧化物光阻層
JP5573306B2 (ja) フォトマスクブランクの製造方法
US6376292B1 (en) Self-aligning photolithography and method of fabricating semiconductor device using the same
US20080124830A1 (en) Method of manufacturing image sensor
US7867693B1 (en) Methods for forming device structures on a wafer
KR100491862B1 (ko) 이미지센서 제조방법
US6642152B1 (en) Method for ultra thin resist linewidth reduction using implantation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant