CN115561961A - 光罩及半导体结构的制备方法 - Google Patents

光罩及半导体结构的制备方法 Download PDF

Info

Publication number
CN115561961A
CN115561961A CN202211293266.0A CN202211293266A CN115561961A CN 115561961 A CN115561961 A CN 115561961A CN 202211293266 A CN202211293266 A CN 202211293266A CN 115561961 A CN115561961 A CN 115561961A
Authority
CN
China
Prior art keywords
alignment mark
mark pattern
photomask
sub
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211293266.0A
Other languages
English (en)
Inventor
胡晓峰
沈安星
乔学军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Guangzhou Yuexin Semiconductor Technology Co Ltd
Original Assignee
South China University of Technology SCUT
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT, Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical South China University of Technology SCUT
Priority to CN202211293266.0A priority Critical patent/CN115561961A/zh
Publication of CN115561961A publication Critical patent/CN115561961A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本申请涉及一种光罩及半导体结构的制备方法，所述光罩设有多个平行间隔排布的第一光罩图形，以及在第一光罩图形的延伸方向上设有第二光罩图形，其中，第一光罩图形与第二光罩图形具有第一间距，第二光罩图形正投影在待曝光器件目标区域的第一投影与多个第一光罩图形正投影在目标区域的第二投影至少部分重合，第一间距根据待曝光器件的曝光参数设置。由于本申请将两种不同的光罩图形设计在同一个光罩上，并可以根据不同的应用需求通过移动光罩即可形成两种不同的曝光图形，从而能够减少版图设计面积。

Description

光罩及半导体结构的制备方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种光罩及半导体结构的制备方法。
背景技术
在半导体技术领域中，Testkey是指晶圆上用于收集晶圆接受测试(WaferAcceptance Test，WAT)数据的测试结构。在工艺平台开发之前，开发人员需要设计各种不同的Testkey结构，从而通过这些Testkey的WAT结果来进行工艺调整。
在对嵌入式闪存(Embedded Flash Memory，E-Flash)的Flash Cell(存储单元)进行WAT测试时，同样需要设计不同的Flash Cell Testkey结构，通过对Flash Cell的不同区域进行离子注入，从而形成不同的Flash Cell Testkey结构。传统技术中，通常需要设计不同的单元源极/漏极(cell source/drain，CSD)光罩，以实现不同区域的离子注入，从而存在版图设计面积增加的问题。
发明内容
基于此，有必要提供一种能够减小版图设计面积的光罩及半导体结构的制备方法。
为了实现上述目的，一方面，本发明提供了一种光罩，所述光罩设有多个平行间隔排布的第一光罩图形，以及在所述第一光罩图形的延伸方向上设有第二光罩图形，其中，
所述第一光罩图形与所述第二光罩图形具有第一间距，所述第二光罩图形正投影在待曝光器件目标区域的第一投影与多个所述第一光罩图形正投影在所述目标区域的第二投影至少部分重合，所述第一间距根据所述待曝光器件的曝光参数设置。
在其中一个实施例中，所述光罩还设有第一对位标记图形以及第二对位标记图形；所述第一对位标记图形以及所述第二对位标记图形位于所述光罩的空余区域；所述第一对位标记图形正投影在所述待曝光器件对位区域的第三投影与所述第二对位标记图形正投影在所述对位区域的第四投影完全重合；所述第一对位标记图形与所述第二对位标记图形之间具有第二间距，所述第二间距与所述第一间距相等。
在其中一个实施例中，所述第一对位标记图形包括第一子对位标记图形、第二子对位标记图形、第三子对位标记图形及第四子对位标记图形，所述第一子对位标记图形与所述第二子对位标记图形呈平行间隔排布，所述第三子对位标记图形与所述第四子对位标记图形呈平行间隔排布，所述第一子对位标记图形和所述第三子对位标记图形的延伸方向相交；所述第二对位标记图形包括第五子对位标记图形、第六子对位标记图形、第七子对位标记图形及第八子对位标记图形，所述第五子对位标记图形与所述第六子对位标记图形呈平行间隔排布，所述第七子对位标记图形与所述第八子对位标记图形呈平行间隔排布，所述第五子对位标记图形和所述第七子对位标记图形的延伸方向相交。
上述光罩，通过设有多个平行间隔排布的第一光罩图形，以及在所述第一光罩图形的延伸方向上设有第二光罩图形，其中，所述第一光罩图形与所述第二光罩图形具有第一间距，所述第二光罩图形正投影在待曝光器件目标区域的第一投影与多个所述第一光罩图形正投影在所述目标区域的第二投影至少部分重合，所述第一间距根据所述待曝光器件的曝光参数设置。由于将两种不同的光罩图形设计在同一个光罩上，并可以根据不同的应用需求通过移动光罩即可形成两种不同的曝光图形，从而能够减少版图设计面积。
另一方面，本申请还提供了一种半导体结构的制备方法，包括：
提供衬底；
于所述衬底内形成多个间隔排布的第一有源区；各所述第一有源区均沿第一方向延伸；
于所述第一有源区之上形成多个多晶硅结构，各所述多晶硅结构均沿第二方向延伸；所述第二方向与所述第一方向相交；
采用如上述任一项实施例中所述的光罩的各所述第一光罩图形对各所述第一有源区进行曝光和第一离子注入，以于各所述多晶硅结构之间的所述第一有源区内形成多个第一离子注入区域；或者，采用如上述任一项实施例中所述的光罩的所述第二光罩图形对各所述第一有源区进行曝光和第一离子注入，以于各所述多晶硅结构之间的所述第一有源区内形成多个第一离子注入区域。
在其中一个实施例中，所述形成多个第一离子注入区域之后，所述方法还包括：
对各所述第一有源区进行曝光和第二离子注入，以于所述第一有源区内形成多个第二离子注入区域。
在其中一个实施例中，所述第一离子注入所注入的离子包括硼离子；所述第二离子注入所注入的离子包括二氟化硼离子。
在其中一个实施例中，所述方法还包括：
于所述衬底内形成多个间隔排布的第一有源区的同时，于所述衬底内形成第二有源区；所述第二有源区沿所述第二方向延伸。
在其中一个实施例中，所述方法还包括：
于所述半导体结构的一侧形成第一焊盘及第二焊盘；
于所述半导体结构的另一侧形成第三焊盘及第四焊盘；其中，
所述第一焊盘与各所述第一有源区连接；所述第二焊盘与所述第二有源区连接；所述第三焊盘与靠近所述第二有源区的各所述多晶硅结构连接；所述第四焊盘与远离所述第二有源区的各所述多晶硅结构连接。
在其中一个实施例中，所述采用如上述任一项实施例中所述的光罩的各所述第一光罩图形对各所述第一有源区进行曝光和第一离子注入时，所述方法还包括：
控制所述光罩移动以使各所述第一光罩图形位于所述第二焊盘与第三焊盘之间，并使所述第二光罩图形位于所述第三焊盘与所述第四焊盘之间。
在其中一个实施例中，所述采用如上述任一项实施例中所述的光罩的所述第二光罩图形对各所述第一有源区进行曝光和第一离子注入时，所述方法还包括：
控制所述光罩移动以使各所述第一光罩图形位于所述第一焊盘与所述第二焊盘之间，并使所述第二光罩图形位于所述第二焊盘与所述第三焊盘之间。
上述半导体结构的制备方法，通过于所述衬底内形成多个间隔排布的第一有源区，各所述第一有源区均沿第一方向延伸；于所述第一有源区之上形成多个多晶硅结构，各所述多晶硅结构均沿第二方向延伸；所述第二方向与所述第一方向相交；采用如上述任一项实施例中所述的光罩的各所述第一光罩图形对各所述第一有源区进行曝光和第一离子注入，以于各所述多晶硅结构之间的所述第一有源区内形成多个第一离子注入区域；或者，采用如上述任一项实施例中所述的光罩的所述第二光罩图形对各所述第一有源区进行曝光和第一离子注入，以于各所述多晶硅结构之间的所述第一有源区内形成多个第一离子注入区域。由于将两种不同的光罩图形设计在同一个光罩上，并可以根据不同的应用需求通过移动光罩即可形成两种不同的曝光图形，进而形成两种不同的半导体结构，从而能够减少版图设计面积。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的光罩的结构示意图；
图2为一实施例中提供的光罩的对位标记图形的结构示意图；
图3为另一实施例中提供的光罩的对位标记图形的结构示意图；
图4为一实施例中提供的半导体结构的制备方法的流程图；
图5为一实施例中提供的半导体结构的制备方法中步骤S102所得结构的结构示意图；
图6为一实施例中提供的半导体结构的制备方法中步骤S103所得结构的结构示意图；
图7为一实施例中提供的半导体结构的制备方法中步骤S104所得结构的俯视结构示意图；
图8为一实施例中提供的半导体结构的制备方法中步骤S104所得结构在图7中A-A’方向的剖视结构示意图；
图9为另一实施例中提供的半导体结构的制备方法中步骤S104所得结构的俯视结构示意图；
图10为一实施例中提供的半导体结构的制备方法中步骤S104所得结构在图9中B-B’方向的剖视结构示意图；
图11为一实施例中提供的半导体结构的制备方法中形成多个第二离子注入区域后所得结构的剖视结构示意图；
图12为另一实施例中提供的半导体结构的制备方法中形成多个第二离子注入区域后所得结构的剖视结构示意图；
图13为一实施例中提供的半导体结构的制备方法中于衬底内形成第二有源区后所得结构的剖视结构示意图；
图14为一实施例中提供的半导体结构的制备方法中形成各焊盘后所得结构的剖视结构示意图；
图15为一实施例中提供的半导体结构的制备方法中采用各第一光罩图形对各第一有源区进行曝光时的俯视结构示意图；
图16为一实施例中提供的半导体结构的制备方法中采用第二光罩图形对各第一有源区进行曝光时的俯视结构示意图；
图17为又一实施例中提供的半导体结构的制备方法中步骤S104所得结构的剖视结构示意图；
图18为又一实施例中提供的半导体结构的制备方法中步骤S104所得结构的剖视结构示意图。
附图标记说明：101-第一光罩图形，102-第二光罩图形，201-第一对位标记图形，2011-第一子对位标记图形，2012-第二子对位标记图形，2013-第三子对位标记图形，2014-第四子对位标记图形，202-第二对位标记图形，2021-第五子对位标记图形，2022-第六子对位标记图形，2023-第七子对位标记图形，2024-第八子对位标记图形，203-前层对位标记图形，30-第一有源区，301-第一离子注入区域，302-第二离子注入区域，40-多晶硅结构，401-选择栅极结构，402-控制栅极结构，4021-浮栅，4022-栅间介质层，4023-控制栅，50-第二有源区，601-第一焊盘，602-第二焊盘，603-第三焊盘，604-第四焊盘，70-待曝光器件。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
请参阅图1，本申请提供了一种光罩，光罩设有多个平行间隔排布的第一光罩图形101，以及在第一光罩图形101的延伸方向上设有第二光罩图形102，其中，第一光罩图形101与第二光罩图形102具有第一间距，第二光罩图形102正投影在待曝光器件70目标区域的第一投影与多个第一光罩图形101正投影在目标区域的第二投影至少部分重合，第一间距根据待曝光器件70的曝光参数设置。
其中，待曝光器件70的曝光参数是指待曝光器件70在曝光时各个曝光区域的大小、各个曝光区域的形状以及各个曝光区域之间的距离等参数。由于在曝光过程中，光罩的各光罩图形会同时进行曝光以在待曝光器件70各曝光区域形成对应的曝光图形。例如，在采用各第一光罩图形进行曝光时，第二光罩图形也会进行曝光，若采用第二光罩图形形成的曝光图形恰好形成于待曝光器件70的功能区域，则很容易影响到待曝光器件70的性能。因此，通过待曝光器件70的曝光参数设置第一间距，从而能够保证不会对待曝光器件70的性能产生影响。
本实施例中的光罩，通过设有多个平行间隔排布的第一光罩图形101，以及在第一光罩图形101的延伸方向上设有第二光罩图形102，其中，第一光罩图形101与第二光罩图形102具有第一间距，第二光罩图形102正投影在待曝光器件70目标区域的第一投影与多个第一光罩图形101正投影在目标区域的第二投影至少部分重合，第一间距根据待曝光器件70的曝光参数设置。由于将两种不同的光罩图形设计在同一个光罩上，并可以根据不同的应用需求通过移动光罩即可形成两种不同的曝光图形，从而能够减少版图设计面积。
可选的，第一间距可以包括100um～300um，具体地，第一间距可以包括150um、170um、190um、210um或者230um等等。当然，第一间距还可以为其他合适的间距，本实施例在此不做限制。
请参阅图2，在一个实施例中，光罩还设有第一对位标记图形201以及第二对位标记图形202；第一对位标记图形201以及第二对位标记图形202位于光罩的空余区域；第一对位标记图形201正投影在待曝光器件70对位区域的第三投影与第二对位标记图形202正投影在对位区域的第四投影完全重合；第一对位标记图形201与第二对位标记图形202之间具有第二间距，第二间距与第一间距相等。
其中，在光罩的空余区域形成的图形经曝光至待曝光器件70后，不会影响到待曝光器件70的正常性能。例如，光罩的边缘区域等。光罩的各对位标记图形形成于光罩的空余区域，以在曝光过程中起到对准的作用，且经曝光后于待曝光器件70上对应形成的各曝光图形位于待曝光器件70的对位区域而不是位于待曝光器件70的功能区域，从而并不会影响到待曝光器件70的性能。
另外，为了便于理解本方案，图2中各对位标记图形位于各光罩图形的下方，且图2中各对位标记图形位于各光罩图形的宽度相同。但可以理解的是，各对位标记图形并不仅限于设于各光罩图形的下方，而是可以设置于光罩的其他的空余区域，且各对位标记图形的宽度不必与各光罩图形的宽度相同，只需保证各对位标记图形之间的第二间距与各光罩图形之间的第一间距相等即可，本实施例在此不做限制。
请参阅图3，在一个实施例中，第一对位标记图形201包括第一子对位标记图形2011、第二子对位标记图形2012、第三子对位标记图形2013及第四子对位标记图形2014，第一子对位标记图形2011与第二子对位标记图形2012呈平行间隔排布，第三子对位标记图形2013与第四子对位标记图形2014呈平行间隔排布，第一子对位标记图形2011和第三子对位标记图形2013的延伸方向相交；第二对位标记图形202包括第五子对位标记图形2021、第六子对位标记图形2022、第七子对位标记图形2023及第八子对位标记图形2024，第五子对位标记图形2021与第六子对位标记图形2022呈平行间隔排布，第七子对位标记图形2023与第八子对位标记图形2024呈平行间隔排布，第五子对位标记图形2021和第七子对位标记图形2023的延伸方向相交。
其中，在前一道工艺中形成前层材料层(例如多晶硅层)的曝光过程中，前层材料层对应的光罩上同样需要设置前层对位标记图形203以起到对准的作用。则在曝光后，前层材料层在待曝光器件70对位区域所形成的对位标记图形可以视为图3中示出的前层对位标记图形203。此时，通过测量前层对位标记图形203与各子标记图形之间的距离，即可计算出各子对位标记图形的偏移量，通过偏移量的大小即可确定光罩是否对准。而在本申请中，若需要采用光罩的各第一光罩图形101进行曝光，则将第一对位标记图形201对准待曝光器件70的对位区域，再计算各子对位标记图形与各前层对位标记图形203之间的偏移量即可确定光罩是否对准；而在需要采用光罩的第二光罩图形102进行曝光时，只需移动光罩使第二对位标记图形202对准待曝光器件70的对位区域，再计算各子对位标记图形与各前层对位标记图形203之间的偏移量即可确定光罩是否对准。
另外，通过使第一对位标记图形201与第二对位标记图形202之间的第二间距与第一光罩图形101与第二光罩图形102之间的第一间距相等，则在移动光罩前后，即可通过各对位标记图形的偏移量确定光罩是否对准。
此外，为了更好的理解本方案，图3中示出的各子对位标记图形的数量为4个，形状为矩形，各子对位标记图形按照如图3所示的方式进行排布。当然，在实际的制备工艺以及应用环境中，各子对位标记图形的数量、形状以及排布方式还可以为其他合适的数量、形状以及排布方式。例如，各子对位标记图形还可以呈辐射状分布，或者各子对位标记图形之间均呈平行间隔分布等等，本实施例在此不做限制。
请参阅图4，本申请还提供了一种半导体结构的制备方法，包括：
S101：提供衬底；
S102：于衬底内形成多个间隔排布的第一有源区；各第一有源区均沿第一方向延伸；
S103：于第一有源区之上形成多个多晶硅结构，各多晶硅结构均沿第二方向延伸；第二方向与第一方向相交；
S104：采用如上述任一项实施例中的光罩的各第一光罩图形对各第一有源区进行曝光和第一离子注入，以于各多晶硅结构之间的第一有源区内形成多个第一离子注入区域；或者，采用如上述任一项实施例中的光罩的第二光罩图形对各第一有源区进行曝光和第一离子注入，以于各多晶硅结构之间的第一有源区内形成多个第一离子注入区域。
上述半导体结构的制备方法，通过于衬底内形成多个间隔排布的第一有源区，各第一有源区均沿第一方向延伸；于第一有源区之上形成多个多晶硅结构，各多晶硅结构均沿第二方向延伸；第二方向与第一方向相交；采用如上述任一项实施例中的光罩的各第一光罩图形对各第一有源区进行曝光和第一离子注入，以于各多晶硅结构之间的第一有源区内形成多个第一离子注入区域；或者，采用如上述任一项实施例中的光罩的第二光罩图形对各第一有源区进行曝光和第一离子注入，以于各多晶硅结构之间的第一有源区内形成多个第一离子注入区域。由于将两种不同的光罩图形设计在同一个光罩上，并可以根据不同的应用需求通过移动光罩即可形成两种不同的曝光图形，进而形成两种不同的半导体结构，从而能够减少版图设计面积。
在步骤S101中，请参阅图4中的步骤S101以及图5，提供衬底。
衬底的材料可以为本领域公知的任意合适的衬底材料，例如可以为以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、红磷、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side PolishedWafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等，本实施例在此不作限制。
在步骤S102中，请参阅图4中的步骤S102以及图5，于衬底内形成多个间隔排布的第一有源区30；各第一有源区30均沿第一方向延伸。
其中，第一方向可以为如图5中所示的垂直方向。当然，在其他的制备工艺以及应用环境中，第一方向还可以为其他合适的方向，本实施例在此不作限制。
在步骤S102中，请参阅图4中的步骤S102以及图6，于第一有源区30之上形成多个多晶硅结构40，各多晶硅结构40均沿第二方向延伸；第二方向与第一方向相交。
其中，第二方向可以与第一方向相互垂直，第二方向可以为如图6中的水平方向。当然，在其他的制备工艺以及应用环境中，第二方向还可以为其他合适的方向，本实施例在此不作限制。
在步骤S102中，请参阅图4中的步骤S102以及图7和图8，采用如上述任一项实施例中的光罩的各第一光罩图形101对各第一有源区30进行曝光和第一离子注入，以于各多晶硅结构40之间的第一有源区30内形成多个第一离子注入区域301；或者，请参阅图4中的步骤S102以及图9和图10，采用如上述任一项实施例中的光罩的第二光罩图形102对各第一有源区30进行曝光和第一离子注入，以于各多晶硅结构40之间的第一有源区30内形成多个第一离子注入区域301。
其中，第一离子注入可以为单元源极/漏极(cell source/drain，CSD)离子注入工艺，当然，也可以为其他合适的离子注入工艺，本实施例在此不做限制。
在对嵌入式闪存(Embedded Flash Memory，E-Flash)的Flash Cell(存储单元)进行晶圆接受测试(Wafer Acceptance Test，WAT)时，通过对第一有源区30的不同区域进行第一离子注入以形成多个第一离子注入区域301，从而形成不同的Flash Cell Testkey结构。在Flash Cell Testkey结构的制备过程中，例如，如图7至图10所示，图7与图8中形成的半导体结构为一种Flash Cell Testkey结构，图9与图10中形成的半导体结构为另一种Flash Cell Testkey结构。当然，可以理解的是，第一离子注入区域301的位置并不仅限于图7至图10中展示出来的位置，在其他的制备工艺以及应用环境中，第一离子注入区域301的形成位置还可以通过调整第一光罩图形101以及第二光罩图形102的形状、大小或者数量等参数而确定，本实施例在此不做限制。
由于本申请通过将两种不同的光罩图形设计在同一个光罩上，在进行离子注入工艺时，只需要移动光罩而不需要更换光罩即可在半导体结构上通过曝光工艺形成不同的离子注入区域，从而制备出不同的Flash Cell Testkey结构。从而本申请无需设计多个光罩，从而能够减小版图设计面积。例如，若需要在同一片晶圆上设计出两种不同的Flash CellTestkey结构，则可以在晶圆的上半部分采用光罩的各第一光罩图形101对各第一有源区30进行曝光和第一离子注入，而在晶圆的下半部分，只需移动光罩，并采用光罩的第二光罩图形102对各第一有源区30进行曝光和第一离子注入，从而能够在不更换光罩的前提下，在一块晶圆上形成两种不同的Flash Cell Testkey结构，从而能够减小版图设计面积。当然，可以理解的是，本申请的方案并不仅限于用于设计不同Flash Cell Testkey结构，利用本申请方案的核心设计思路还可以用于设计其他不同的半导体结构，本实施例在此不做限制。
另外，本申请在设计光罩时，通过对第一光罩图形101与第二光罩图形102之间的第一间距的把控，使得在采用各第一光罩图形101对各第一有源区30进行曝光和第一离子注入时，第二光罩图形102位于第一有源区30之间的浅沟槽隔离结构(Shallow TrenchIsolation，STI)区域或者其他不会影响到形成的半导体结构的空余区域。因此，在采用各第一光罩图形101对各第一有源区30进行曝光以及第一离子注入时，虽然在光罩的第二光罩图形102对应的衬底上也会进行曝光以及第一离子注入，但是此时经第二光罩图形102曝光以及第一离子注入后于衬底上形成的各第一离子注入区域301并不会影响到形成的半导体结构的性能。同理，在采用第二光罩图形102对各第一有源区30进行曝光和第一离子注入时，各第一光罩图形101位于第一有源区30之间的STI区域或者其他不会影响到形成的半导体结构的空余区域，从而此时经各第一光罩图形101曝光以及第一离子注入后于衬底上形成的各第一离子注入区域301并不会影响到形成的半导体结构的性能。
请参阅图11和图12，在一个实施例中，在步骤S104之后，还可以包括：对各第一有源区30进行曝光和第二离子注入，以于第一有源区30内形成多个第二离子注入区域302。
其中，第二离子注入可以包括PPLUS离子注入。在步骤S104中，若采用各第一光罩图形101对第一有源区30进行曝光以及第一离子注入，则形成多个第二离子注入区域302后的半导体结构如图11所示；若采用第二光罩图形102对第一有源区30进行曝光以及第二离子注入，则形成多个第二离子注入区域302后的半导体结构如图12所示。
另外，虽然图11以及图12中示出的第二离子注入区域302的位置是固定的，但第二离子注入区域302的位置也可以根据半导体结构的不同而有所不同，此时只需使形成第二离子注入区域302的光罩参照上述第一离子区域的光罩进行改进，并通过如上述实施例中同样的移动光罩的方式即可实现使第二离子注入区域302的位置也有所不同，从而能够进一步减少版图设计面积。
在一个实施例中，第一离子注入所注入的离子包括硼离子；第二离子注入所注入的离子包括二氟化硼离子。当然，在实际的制备工艺以及应用场景中，第一离子注入所注入的离子以及第二离子注入所注入的离子还可以为其他合适的离子，本实施例在此不作限制。
请参阅图13，在一个实施例中，在执行步骤S102的同时，还可以包括：于衬底内形成第二有源区50；第二有源区50沿第二方向延伸。
可选的，第二有源区50与第一有源区30同层设置。
如图13所示，通过在图13的中间位置形成第二有源区50可以将形成的半导体结构的源区相连接，以节省芯片面积。当然，第二有源区50也可以为多个，或者也可以形成于其他合适的位置，以将形成的半导体结构的源区，和/或，内部节点(internal node)区域连出。
请参阅图14，在一个实施例中，半导体结构的制备方法还包括：于半导体结构的一侧形成第一焊盘601及第二焊盘602；于半导体结构的另一侧形成第三焊盘603及第四焊盘604；
其中，如图14所示，第一焊盘601与各第一有源区30连接；第二焊盘602与第二有源区50连接；第三焊盘603与靠近第二有源区50的各多晶硅结构40连接；第四焊盘604与远离第二有源区50的各多晶硅结构40连接。
在一个实施例中，请参阅图15，在采用如上述任一项实施例中的光罩的各第一光罩图形101对各第一有源区30进行曝光和第一离子注入时，还可以包括：控制光罩移动以使各第一光罩图形101位于第二焊盘602与第三焊盘603之间，并使第二光罩图形102位于第三焊盘603与第四焊盘604之间。
在设计光罩时，通过调控各第一光罩图形101与各第二光罩图形102之间的第一间距，从而在采用如上述任一项实施例中的光罩的各第一光罩图形101对各第一有源区30进行曝光和第一离子注入时，如图15所示，各第一光罩图形101位于第二焊盘602与第三焊盘603之间，第二光罩图形102位于第三焊盘603与第四焊盘604之间。此时经第二光罩图形102曝光以及第一离子注入后于衬底上形成的各第一离子注入区域301并不会影响到形成的半导体结构的性能，并且也不会影响到各个焊盘的性能。
在一个实施例中，请参阅图16，在采用如上述任一项实施例中的光罩的第二光罩图形102对各第一有源区30进行曝光和第一离子注入时，还可以包括：控制光罩移动以使各第一光罩图形101位于第一焊盘601与第二焊盘602之间，并使第二光罩图形102位于第二焊盘602与第三焊盘603之间。
在设计光罩时，通过调控各第一光罩图形101与各第二光罩图形102之间的第一间距，从而在采用如上述任一项实施例中的光罩的第二光罩图形102对各第一有源区30进行曝光和第一离子注入时，如图16所示，各第一光罩图形101位于第一焊盘601与第二焊盘602之间，第二光罩图形102位于第二焊盘602与第三焊盘603之间。此时经各第一光罩图形101曝光以及第一离子注入后于衬底上形成的各第一离子注入区域301并不会影响到形成的半导体结构的性能，并且也不会影响到各个焊盘的性能。
在一个实施例中，请参阅图17以及图18，在上述步骤S103中，多晶硅结构40还可以包括控制栅极结构402以及选择栅极结构401，控制栅极结构402还可以进一步包括浮栅4021、栅间介质层4022以及控制栅4023。从而在步骤S104后形成如图17或如图18所示的结构。其中，栅间介质层4022可以包括氧化层-氮化层-氧化层(Oxide-Nitride-Oxide，ONO)。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种光罩，其特征在于，所述光罩设有多个平行间隔排布的第一光罩图形，以及在所述第一光罩图形的延伸方向上设有第二光罩图形，其中，
所述第一光罩图形与所述第二光罩图形具有第一间距，所述第二光罩图形正投影在待曝光器件目标区域的第一投影与多个所述第一光罩图形正投影在所述目标区域的第二投影至少部分重合，所述第一间距根据所述待曝光器件的曝光参数设置。
2.根据权利要求1所述的光罩，其特征在于，所述光罩还设有第一对位标记图形以及第二对位标记图形；所述第一对位标记图形以及所述第二对位标记图形位于所述光罩的空余区域；所述第一对位标记图形正投影在所述待曝光器件对位区域的第三投影与所述第二对位标记图形正投影在所述对位区域的第四投影完全重合；所述第一对位标记图形与所述第二对位标记图形之间具有第二间距，所述第二间距与所述第一间距相等。
3.根据权利要求2所述的光罩，其特征在于，所述第一对位标记图形包括第一子对位标记图形、第二子对位标记图形、第三子对位标记图形及第四子对位标记图形，所述第一子对位标记图形与所述第二子对位标记图形呈平行间隔排布，所述第三子对位标记图形与所述第四子对位标记图形呈平行间隔排布，所述第一子对位标记图形和所述第三子对位标记图形的延伸方向相交；所述第二对位标记图形包括第五子对位标记图形、第六子对位标记图形、第七子对位标记图形及第八子对位标记图形，所述第五子对位标记图形与所述第六子对位标记图形呈平行间隔排布，所述第七子对位标记图形与所述第八子对位标记图形呈平行间隔排布，所述第五子对位标记图形和所述第七子对位标记图形的延伸方向相交。
4.一种半导体结构的制备方法，其特征在于，包括：
提供衬底；
于所述衬底内形成多个间隔排布的第一有源区；各所述第一有源区均沿第一方向延伸；
于所述第一有源区之上形成多个多晶硅结构，各所述多晶硅结构均沿第二方向延伸；所述第二方向与所述第一方向相交；
采用如权利要求1-3任一项所述的光罩的各所述第一光罩图形对各所述第一有源区进行曝光和第一离子注入，以于各所述多晶硅结构之间的所述第一有源区内形成多个第一离子注入区域；或者，采用如权利要求1-3任一项所述的光罩的所述第二光罩图形对各所述第一有源区进行曝光和第一离子注入，以于各所述多晶硅结构之间的所述第一有源区内形成多个第一离子注入区域。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述形成多个第一离子注入区域之后，所述方法还包括：
对各所述第一有源区进行曝光和第二离子注入，以于所述第一有源区内形成多个第二离子注入区域。
6.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述第一离子注入所注入的离子包括硼离子；所述第二离子注入所注入的离子包括二氟化硼离子。
7.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述方法还包括：
于所述衬底内形成多个间隔排布的第一有源区的同时，于所述衬底内形成第二有源区；所述第二有源区沿所述第二方向延伸。
8.根据权利要求7所述的半导体结构的制备方法，其特征在于，所述方法还包括：
于所述半导体结构的一侧形成第一焊盘及第二焊盘；
于所述半导体结构的另一侧形成第三焊盘及第四焊盘；其中，
所述第一焊盘与各所述第一有源区连接；所述第二焊盘与所述第二有源区连接；所述第三焊盘与靠近所述第二有源区的各所述多晶硅结构连接；所述第四焊盘与远离所述第二有源区的各所述多晶硅结构连接。
9.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述采用如权利要求1-3任一项所述的光罩的各所述第一光罩图形对各所述第一有源区进行曝光和第一离子注入时，所述方法还包括：
控制所述光罩移动以使各所述第一光罩图形位于所述第二焊盘与第三焊盘之间，并使所述第二光罩图形位于所述第三焊盘与所述第四焊盘之间。
10.根据权利要求9所述的半导体结构的制备方法，其特征在于，所述采用如权利要求1-3任一项所述的光罩的所述第二光罩图形对各所述第一有源区进行曝光和第一离子注入时，所述方法还包括：
控制所述光罩移动以使各所述第一光罩图形位于所述第一焊盘与所述第二焊盘之间，并使所述第二光罩图形位于所述第二焊盘与所述第三焊盘之间。
CN202211293266.0A 2022-10-21 2022-10-21 光罩及半导体结构的制备方法 Pending CN115561961A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211293266.0A CN115561961A (zh) 2022-10-21 2022-10-21 光罩及半导体结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211293266.0A CN115561961A (zh) 2022-10-21 2022-10-21 光罩及半导体结构的制备方法

Publications (1)

Publication Number Publication Date
CN115561961A true CN115561961A (zh) 2023-01-03

Family

ID=84767582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211293266.0A Pending CN115561961A (zh) 2022-10-21 2022-10-21 光罩及半导体结构的制备方法

Country Status (1)

Country Link
CN (1) CN115561961A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116611391A (zh) * 2023-07-19 2023-08-18 湖北江城芯片中试服务有限公司 一种半导体版图及其布局方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116611391A (zh) * 2023-07-19 2023-08-18 湖北江城芯片中试服务有限公司 一种半导体版图及其布局方法
CN116611391B (zh) * 2023-07-19 2023-10-10 湖北江城芯片中试服务有限公司 一种半导体版图及其布局方法

Similar Documents

Publication Publication Date Title
JP3564039B2 (ja) 素子、半導体素子、トレンチ形成方法、半導体素子形成方法
CN100539144C (zh) 半导体装置
US9570434B2 (en) Semiconductor device and fabricating method thereof
US20090283921A1 (en) Contact layout structure
US9343332B2 (en) Alignment to multiple layers
CN115561961A (zh) 光罩及半导体结构的制备方法
US6114729A (en) Plural wells structure in a semiconductor device
CN117311108B (zh) 套刻标记及其制备方法
CN101383325A (zh) 半导体器件及其制造方法
CN112514063B (zh) 半导体晶片的对准标记方法以及具有对准标记部分的半导体封装
US6806535B2 (en) Non-volatile memory and fabricating method thereof
CN113782418B (zh) 半导体器件的制作方法
WO2022134571A1 (zh) 半导体器件及其制备方法
KR20230155008A (ko) 압전 트랜스듀서의 제조 방법
US20080014708A1 (en) Method of fabricating semiconductor device
CN110911385A (zh) 标准对准图案修改方法及具有修改图案的半导体装置
JP2001093974A (ja) 半導体装置およびその製造方法
CN105573045B (zh) 光掩膜、半导体器件的制作方法及半导体器件
CN114675504A (zh) 一种光刻方法
CN111584637B (zh) 一种基于fdsoi的pin结构及其制作方法
CN114167692B (zh) 光刻对准结构、光刻对准方法、半导体存储器及电子设备
CN115020307A (zh) 半导体结构制备方法
CN112510016B (zh) 半导体器件及其制造方法
US20090166760A1 (en) Semiconductor Device and Method of Manufacturing the Same
CN117524854A (zh) 利用剥离工艺进行图形转移的方法及半导体器件结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 510665 Wushan Road, Tianhe District, Guangzhou City, Guangdong Province

Applicant after: SOUTH CHINA University OF TECHNOLOGY

Applicant after: Yuexin Semiconductor Technology Co.,Ltd.

Address before: 510665 Wushan Road, Tianhe District, Guangzhou City, Guangdong Province

Applicant before: SOUTH CHINA University OF TECHNOLOGY

Applicant before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd.