CN114167692B - 光刻对准结构、光刻对准方法、半导体存储器及电子设备 - Google Patents

光刻对准结构、光刻对准方法、半导体存储器及电子设备 Download PDF

Info

Publication number
CN114167692B
CN114167692B CN202010948688.1A CN202010948688A CN114167692B CN 114167692 B CN114167692 B CN 114167692B CN 202010948688 A CN202010948688 A CN 202010948688A CN 114167692 B CN114167692 B CN 114167692B
Authority
CN
China
Prior art keywords
alignment
auxiliary
units
alignment mark
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010948688.1A
Other languages
English (en)
Other versions
CN114167692A (zh
Inventor
梁时元
贺晓彬
丁明正
刘强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202010948688.1A priority Critical patent/CN114167692B/zh
Publication of CN114167692A publication Critical patent/CN114167692A/zh
Application granted granted Critical
Publication of CN114167692B publication Critical patent/CN114167692B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本公开提供一种光刻对准结构、光刻对准方法、半导体存储器及其制作方法、电子设备，所述光刻对准结构包括：形成在晶圆划片道上的对准标记；以及形成在所述对准标记上的用于平坦化的辅助图形，所述对准标记嵌套于所述辅助图形内。本公开提供的光刻对准结构，使得在多层光刻工艺中，下方工艺上形成的对准标记在其上方形成辅助图形的工艺之后也能使用。

Description

光刻对准结构、光刻对准方法、半导体存储器及电子设备
技术领域
本公开涉及半导体技术领域，具体涉及一种光刻对准结构、光刻对准方法、半导体存储器及其制作方法、电子设备。
背景技术
半导体存储器制造过程中，光刻是一个重要的工艺流程，其通过涂覆光刻胶和曝光将设计的图形通过光刻胶复制到晶圆上。在光刻过程中，对准通常是在晶圆上设置对准标记。
通过半导体制造工艺做出的晶圆，为了能够切割出单个的芯片，在晶圆上设置有划片道(scribe lane)。光刻用到的对准标记往往会设计在划片道中。在下一膜层工艺中，可能会用到平坦化工艺(例如化学机械研磨CMP)，为了防止平坦化工艺受到影响，需要在划片道中形成辅助图形(dummy pattern)，用以减少划片道中无图形区域，辅助图形常设置成四角形或条形，如图1所示。
然而现有的辅助图形排列方式，将会使在之前的工艺上形成的对准标记无法使用。
发明内容
本公开的目的是提供一种光刻对准结构、光刻对准方法、半导体存储器及其制作方法、电子设备。
本公开第一方面提供一种光刻对准结构，包括：
形成在晶圆划片道上的对准标记；以及
形成在所述对准标记上的用于平坦化的辅助图形，所述对准标记嵌套于所述辅助图形内。
本公开第二方面提供一种光刻对准方法，包括：
提供半导体晶圆；
在所述晶圆的划片道上形成对准标记；
在所述对准标记上形成用于平坦化的辅助图形，所述对准标记嵌套于所述辅助图形内；
通过测量所述对准标记以确定曝光位置。
本公开第三方面提供一种半导体存储器的制作方法，包括：第二方面中所述的光刻对准方法。
本公开第四方面提供一种根据第三方面所述的制作方法制作的半导体存储器。
本公开第五方面提供一种电子设备，包括：
如第四方面中所述的半导体存储器。
本公开与现有技术相比的优点在于：
本公开提供的光刻对准结构，使得在多层光刻工艺中，下方工艺上形成的对准标记在其上方形成辅助图形的工艺之后也能使用。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本公开的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了现有技术中的在对准标记上形成的用于平坦化的辅助图形的示意图；
图2示出了本公开所提供的一种光刻对准结构的示意图；
图3A示出了图2中的单独的对准标记的示意图；
图3B示出了图2中的单独的辅助图形的示意图；
图4示出了本公开所提供的一种光刻对准方法的流程图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
为了解决现有技术中存在的问题，本公开实施例提供一种光刻对准结构、一种光刻对准方法、一种半导体存储器及其制作方法、一种电子设备，下面结合附图进行说明。
图2示出了本公开所提供的一种光刻对准结构的示意图，如图2所示，该光刻对准结构包括：
形成在晶圆划片道上的对准标记100；以及
形成在对准标记100上的用于平坦化的辅助图形200，对准标记100嵌套于辅助图形200内。
具体的，如图2所示，对准标记100包括多个相互间隔的对准单元110，每个对准单元110在第一方向上彼此平行。例如，对准单元110是条状长方形，所有长条形的对准单元110相互平行，如图2中，在中间还可以包括一个“十”图案，在“十”图案两个各4个对准单元110。图3A示出了图2中的单独的对准标记的示意图。
具体的，如图2所示，辅助图形200包括多个相互间隔的辅助单元210，辅助单元210与对准单元110一一对应，且对准单元110嵌套于辅助单元210内。图3B示出了图2中的单独的辅助图形的示意图。
优选的，辅助单元210与对准单元110的形状相同，如图2所示。当然辅助单元210与对准单元110的形状可以不相同，只需要满足辅助图形不影响对准标识使用即可。
本实施例中，在多次光刻工艺中，对准标记100制作于下层膜层，用于上一层膜层的光刻对准，然而上一层需要进行平坦化，这时为了不影响对准标记100的使用，则将用于上一层膜层平坦化的辅助图形200制作成与对准标记100相同的形状，并且对准标记100嵌套于辅助图形200内，这样在上一层膜层光刻对准时，可以穿过辅助图形200找到对准标记100。
优选的，辅助单元与对准单元两者相邻边之间的距离的范围为100纳米至500纳米。如图2所示，辅助单元210与对准单元110均为长方形，两者上下左右相邻边之间的间距100nm≤d≤500nm。
本公开与现有技术相比的优点在于：
本公开提供的光刻对准结构，使得在多层光刻工艺中，下层工艺上形成的对准标记在其上方形成辅助图形的工艺之后也能使用。
图4示出了本公开所提供的一种光刻对准方法的流程图，如图4所示，该光刻对准方法，包括以下步骤：
步骤S101：提供半导体晶圆。
步骤S102：在晶圆的划片道上形成对准标记。
步骤S103：在对准标记上形成用于平坦化的辅助图形，对准标记嵌套于辅助图形内。
步骤S104：通过测量对准标记以确定曝光位置。
具体的，如图2所示，在晶圆的划片道上形成对准标记100。以及在对准标记100上形成用于平坦化的辅助图形200，对准标记100嵌套于辅助图形200内。
具体的，如图2所示，对准标记100包括多个相互间隔的对准单元110，每个对准单元110在第一方向上彼此平行。例如，对准单元110是条状长方形，所有长条形的对准单元110相互平行，如图2中，在中间还可以包括一个“十”图案，在“十”图案两个各4个对准单元110。图3A示出了图2中的单独的对准标记的示意图。
具体的，如图2所示，辅助图形200包括多个相互间隔的辅助单元210，辅助单元210与对准单元110一一对应，且对准单元110嵌套于辅助单元210内。图3B示出了图2中的单独的辅助图形的示意图。
优选的，辅助单元210与对准单元110的形状相同，如图2所示。当然辅助单元210与对准单元110的形状可以不相同，只需要满足辅助图形不影响对准标识使用即可。
本实施例中，在多次光刻工艺中，对准标记100制作于下层膜层，用于上一层膜层的光刻对准，然而上一层需要进行平坦化，这时为了不影响对准标记100的使用，则将用于上一层膜层平坦化的辅助图形200制作成与对准标记100相同的形状，并且对准标记100嵌套于辅助图形200内，这样在上一层膜层光刻对准时，可以穿过辅助图形200找到对准标记100。
优选的，辅助单元与对准单元两者相邻边之间的距离的范围为100纳米至500纳米。如图2所示，辅助单元210与对准单元110均为长方形，两者上下左右相邻边之间的间距100nm≤d≤500nm。
本公开与现有技术相比的优点在于：
本公开提供的光刻对准结构，使得在多层光刻工艺中，下层工艺上形成的对准标记在其上方形成辅助图形的工艺之后也能使用。
本公开实施例还提供了一种半导体存储器的制作方法，该方法包括上述实施例中的光刻对准方法。
本公开与现有技术相比的优点在于：
本公开提供的光刻对准结构，使得在多层光刻工艺中，下层工艺上形成的对准标记在其上方形成辅助图形的工艺之后也能使用。
本公开实施例还提供了一种半导体存储器，该半导体存储器是根据上述半导体存储器的制作方法制作的。该半导体存储器例如可以为动态随机存取存储器(DynamicRandom Access Memory，DRAM)。
本公开实施例还提供了一种电子设备，包括：
本申请提供的半导体存储器。该半导体存储器被纳入到智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源中的至少一者中。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (3)

1.一种光刻对准结构，其特征在于，包括：
形成在晶圆划片道上的对准标记；以及
形成在所述对准标记上的用于平坦化的辅助图形，所述对准标记嵌套于所述辅助图形内；
所述对准标记包括多个相互间隔的对准单元，每个所述对准单元在第一方向上彼此平行；
所述辅助图形包括多个相互间隔的辅助单元，所述辅助单元与所述对准单元一一对应，且所述对准单元嵌套于所述辅助单元内；
所述辅助单元与所述对准单元的形状相同；
所述辅助单元与所述对准单元两者相邻边之间的距离的范围为100纳米至500纳米。
2.一种光刻对准方法，其特征在于，包括：
提供半导体晶圆；
在所述晶圆的划片道上形成对准标记；
在所述对准标记上形成用于平坦化的辅助图形，所述对准标记嵌套于所述辅助图形内；
通过测量所述对准标记以确定曝光位置；
所述对准标记包括多个相互间隔的对准单元，每个所述对准单元在第一方向上彼此平行；
所述辅助图形包括多个相互间隔的辅助单元，所述辅助单元与所述对准单元一一对应，且所述对准单元嵌套于所述辅助单元内。
3.一种半导体存储器的制作方法，其特征在于，包括权利要求2所述的光刻对准方法。
CN202010948688.1A 2020-09-10 2020-09-10 光刻对准结构、光刻对准方法、半导体存储器及电子设备 Active CN114167692B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010948688.1A CN114167692B (zh) 2020-09-10 2020-09-10 光刻对准结构、光刻对准方法、半导体存储器及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010948688.1A CN114167692B (zh) 2020-09-10 2020-09-10 光刻对准结构、光刻对准方法、半导体存储器及电子设备

Publications (2)

Publication Number Publication Date
CN114167692A CN114167692A (zh) 2022-03-11
CN114167692B true CN114167692B (zh) 2024-06-07

Family

ID=80475722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010948688.1A Active CN114167692B (zh) 2020-09-10 2020-09-10 光刻对准结构、光刻对准方法、半导体存储器及电子设备

Country Status (1)

Country Link
CN (1) CN114167692B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100381021B1 (ko) * 2000-12-30 2003-04-26 주식회사 하이닉스반도체 반도체소자의 정렬마크 형성 방법
KR20030058867A (ko) * 2002-01-02 2003-07-07 주식회사 하이닉스반도체 버니어 키 형성방법
JP2004111532A (ja) * 2002-09-17 2004-04-08 Seiko Epson Corp 半導体装置および半導体装置の製造方法
KR20050096633A (ko) * 2004-03-31 2005-10-06 주식회사 하이닉스반도체 반도체소자의 정렬마크 형성방법
KR20070069841A (ko) * 2005-12-28 2007-07-03 동부일렉트로닉스 주식회사 반도체 소자의 얼라인먼트 키 및 그 형성 방법
KR20090076141A (ko) * 2008-01-07 2009-07-13 주식회사 하이닉스반도체 정렬 오버레이 통합 마크
KR20100009835A (ko) * 2008-07-21 2010-01-29 주식회사 하이닉스반도체 정렬 마크용 노광 마스크 및 이를 이용한 정렬 마크 형성방법
CN111103767A (zh) * 2019-12-11 2020-05-05 长江存储科技有限责任公司 一种半导体器件及其制作方法和电子设备

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100381021B1 (ko) * 2000-12-30 2003-04-26 주식회사 하이닉스반도체 반도체소자의 정렬마크 형성 방법
KR20030058867A (ko) * 2002-01-02 2003-07-07 주식회사 하이닉스반도체 버니어 키 형성방법
JP2004111532A (ja) * 2002-09-17 2004-04-08 Seiko Epson Corp 半導体装置および半導体装置の製造方法
KR20050096633A (ko) * 2004-03-31 2005-10-06 주식회사 하이닉스반도체 반도체소자의 정렬마크 형성방법
KR20070069841A (ko) * 2005-12-28 2007-07-03 동부일렉트로닉스 주식회사 반도체 소자의 얼라인먼트 키 및 그 형성 방법
KR20090076141A (ko) * 2008-01-07 2009-07-13 주식회사 하이닉스반도체 정렬 오버레이 통합 마크
KR20100009835A (ko) * 2008-07-21 2010-01-29 주식회사 하이닉스반도체 정렬 마크용 노광 마스크 및 이를 이용한 정렬 마크 형성방법
CN111103767A (zh) * 2019-12-11 2020-05-05 长江存储科技有限责任公司 一种半导体器件及其制作方法和电子设备

Also Published As

Publication number Publication date
CN114167692A (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
US7933015B2 (en) Mark for alignment and overlay, mask having the same, and method of using the same
CN102156392A (zh) 光刻机对准参数的检测装置及其检测方法
KR100787941B1 (ko) 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법
US9437415B2 (en) Layer alignment in FinFET fabrication
US20090087959A1 (en) Method for forming a pattern of a semiconductor device
CN111240162B (zh) 改善光刻机对准的方法
JP2007214352A (ja) 重ね合わせ測定マーク及びそのパターン形成方法
US20150016943A1 (en) Lithographic Overlay Sampling
CN101399226B (zh) 形成半导体器件的图案的方法
CN102200696B (zh) 利用聚焦与曝光量矩阵确定最佳光刻工艺参数的方法
CN104281010B (zh) 形成方法和基板
CN114167692B (zh) 光刻对准结构、光刻对准方法、半导体存储器及电子设备
KR101068327B1 (ko) 노광마스크 및 이를 이용한 반도체소자의 형성방법
KR102555785B1 (ko) 반도체 웨이퍼의 정렬 마킹 방법 및 정렬 마킹 부분을 갖는 반도체 패키지
CN110767601B (zh) 光刻版中沟槽的制造方法和沟槽刻蚀方法
CN116266550A (zh) 用于基于衍射的叠加测量的设备及方法
CN201955619U (zh) 半导体制造中光刻套刻图形的版图结构
CN113515018B (zh) 一种60μm划片槽的对位标记设计方法
US20030044057A1 (en) Method of checking overlap accuracy of patterns on four stacked semiconductor layers
US8031329B2 (en) Overlay mark, and fabrication and application of the same
US7595258B2 (en) Overlay vernier of semiconductor device and method of manufacturing the same
US7550383B2 (en) Methods of performing a photolithography process for forming asymmetric patterns and methods of forming a semiconductor device using the same
US20130252428A1 (en) Photo-etching and Exposing System
CN112582324B (zh) 一种标记及其制作方法
TWI817438B (zh) 重疊標記

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant