JP2001093974A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】接続孔配線の線幅が増加するのを防止すること
ができるとともに、接続部分の抵抗を低減することが可
能な半導体装置を提供する。 【解決手段】この半導体装置では、隣接するコンタクト
ホールが互いに接続されているとともに、その隣接する
コンタクトホール内に形成された隣接する接続孔配線２
ａ（２ｂ）同士が互いに接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、開口部を有する半導体装
置およびその製造方法に関する。

【０００２】

【従来の技術】従来、半導体基板（下層配線）と配線
（上層配線）とをコンタクトホール（ビアホール）など
の開口部を介して接続する構造が知られている。

【０００３】図７は、従来の単一のコンタクトホールを
介して半導体基板と配線とを接続する構造を示した斜視
図であり、図８は、従来の単一のビアホールを介して下
層配線と上層配線とを接続する構造を示した斜視図であ
る。

【０００４】まず、図７に示す従来の構造では、半導体
基板１１の表面に形成された不純物領域などの一方の導
電領域と、配線１３ａとが、層間絶縁膜（図示せず）の
単一のコンタクトホール内に埋め込まれた接続孔配線１
２ａを介して電気的に接続されている。また、半導体基
板１１の表面に形成された不純物領域などの他方の導電
領域と、配線１３ｂとが、層間絶縁膜（図示せず）の単
一のコンタクトホール内に埋め込まれた接続孔配線１２
ｂを介して電気的に接続されている。接続孔配線１２ａ
と接続孔配線１２ｂとは、間隔１４を隔てて形成されて
いる。

【０００５】また、図８に示す従来の構造では、半導体
基板１１上に形成された下層配線１４ａと、上層配線１
６ａとが、層間絶縁膜（図示せず）の単一のビアホール
内に埋め込まれた接続孔配線１５ａを介して電気的に接
続されている。また、半導体基板１１上に形成された下
層配線１４ｂと、上層配線１６ｂとが、層間絶縁膜（図
示せず）の単一のビアホール内に埋め込まれた接続孔配
線１５ｂを介して電気的に接続されている。接続孔配線
１５ａと接続孔配線１５ｂとは、間隔１４を隔てて形成
されている。

【０００６】図７および図８に示すように、従来では、
隣接するコンタクトホールあるいはビアホールがつなが
らないように所定の間隔１４を隔ててレイアウトしてい
る。これは、たとえば、図７に示す構造の場合に、隣接
するコンタクトホールがつながると、半導体基板１１の
一方の導電領域と他方の導電領域とが電気的にショート
するからである。

【０００７】従来、このようなレイアウトルールは、複
数のコンタクトホールまたはビアホールを介して、それ
ぞれ半導体基板と配線あるいは下層配線と上層配線を接
続する場合についても適用されていた。図９は、従来の
複数のコンタクトホールを介して半導体基板と配線とを
接続する構造を示した斜視図であり、図１０は、従来の
複数のビアホールを介して下層配線と上層配線とを接続
する構造を示した斜視図である。

【０００８】図９に示す従来の構造では、半導体基板１
１の表面に形成された不純物領域などの一方の導電領域
と、配線１８ａとが、層間絶縁膜（図示せず）の複数の
コンタクトホール内に埋め込まれた複数の接続孔配線１
７ａを介して電気的に接続されている。また、半導体基
板１１の表面に形成された不純物領域などの他方の導電
領域と、配線１８ｂとが、層間絶縁膜（図示せず）の複
数のコンタクトホール内に埋め込まれた複数の接続孔配
線１７ｂを介して電気的に接続されている。隣接する接
続孔配線１７ａは、間隔２２を隔てて形成されており、
隣接する接続孔配線１７ｂは、間隔２２を隔てて形成さ
れている。

【０００９】また、図１０に示す従来の構造では、半導
体基板１１上に形成された下層配線１９ａと、上層配線
２１ａとが、層間絶縁膜（図示せず）の複数のビアホー
ル内に埋め込まれた複数の接続孔配線２０ａを介して電
気的に接続されている。また、半導体基板１１上に形成
された下層配線１９ｂと、上層配線２１ｂとが、層間絶
縁膜（図示せず）の複数のビアホール内に埋め込まれた
複数の接続孔配線１５ｂを介して電気的に接続されてい
る。隣接する接続孔配線２０ａは、間隔２２を隔てて形
成されており、隣接する接続孔配線２０ｂは、間隔２２
を隔てて形成されている。

【００１０】

【発明が解決しようとする課題】しかしながら、図９お
よび図１０に示す従来の構造では、複数のコンタクトホ
ールまたはビアホールが、加工上つながらないような間
隔２２を持って、それぞれ基板１１と配線１８ａ（１８
ｂ）あるいは下層配線１９ａ（１９ｂ）と上層配線２１
ａ（２１ｂ）を接続しているため、間隔２２の分だけ接
続面積が制限され、それに応じて接続抵抗も増加すると
いう問題点があった。

【００１１】そこで、従来、同一平面積内での接続面積
を大きくし十分な接続抵抗を確保するために、ラインパ
ターンを用いて接続する方法が提案されている。図１１
は、従来のラインパターンを用いて半導体基板と配線と
を接続する構造を示した斜視図であり、図１２は、従来
のラインパターンを用いて下層配線と上層配線とを接続
する構造を示した斜視図である。

【００１２】図１１に示す従来の構造では、半導体基板
１１の表面に形成された不純物領域などの一方の導電領
域と、配線２４ａとが、層間絶縁膜（図示せず）のライ
ンパターン内に埋め込まれた接続孔配線２３ａを介して
電気的に接続されている。また、半導体基板１１の表面
に形成された不純物領域などの他方の導電領域と、配線
２４ｂとが、層間絶縁膜（図示せず）のラインパターン
内に埋め込まれた接続孔配線２３ｂを介して電気的に接
続されている。

【００１３】また、図１２に示す従来の構造では、半導
体基板１１上に形成された下層配線２５ａと、上層配線
２７ａとが、層間絶縁膜（図示せず）のラインパターン
内に埋め込まれた接続孔配線２６ａを介して電気的に接
続されている。また、半導体基板１１上に形成された下
層配線２５ｂと上層配線２７ｂとが、層間絶縁膜（図示
せず）のラインパターン内に埋め込まれた複数の接続孔
配線２６ｂを介して電気的に接続されている。

【００１４】しかし、図１１および図１２に示すような
ラインパターン内の接続孔配線２３ａ（２３ｂ）、２６
ａ（２６ｂ）を用いて接続する場合には、以下のような
問題がある。すなわち、ラインパターンとホールパター
ンとが共存するレイヤーにおいては、同一のフォトマス
クにラインパターンとホールパターンとが混在する。こ
の場合、同一サイズのラインパターンとホールパターン
とは同一露光条件にも関わらず著しい線幅差が発生す
る。このため、ラインパターンの接続箇所以外に存在す
るホールパターンをマスク寸法どおりに加工すると、ラ
インパターンはマスク寸法より著しく線幅が大きく加工
されるという不都合が生じる。

【００１５】このように、ラインパターンの線幅が大き
くなると、たとえば、図１１に示す構造では、本来接続
すべき半導体基板１１の一方の導電領域と、それに隣接
する半導体基板１１の他方の導電領域とがラインパター
ン内の接続孔配線２３ａによって接続される。その結
果、半導体基板１１の一方の導電領域と他方の導電領域
とが電気的にショートするという問題点が新たに発生す
る。

【００１６】これに対して、同一のフォトマスク上で、
ホールパターンのマスク寸法はそのままでラインパター
ンのみマスク寸法を小さくすると、露光の際に焦点が変
動した場合の線幅変動が顕著になりやすく、焦点変動に
よる余裕度が小さくなる。このため、ラインパターンの
加工マージン（加工の余裕度）が小さくなってしまう。
その結果、製造プロセス上、ラインパターンの加工が困
難になるという問題点がある。そのため、ラインパター
ンとホールパターンとが共存するフォトマスクにおい
て、ラインパターンのみマスク寸法を小さくするのは困
難である。

【００１７】この発明は、上記のような課題を解決する
ためになされたものであり、この発明の１つの目的は、
接続孔配線の線幅が増加するのを防止するとともに、接
続部分の抵抗を低減することが可能な半導体装置を提供
することである。

【００１８】この発明のもう１つの目的は、接続孔配線
の線幅が増加するのを防止するとともに、接続部分の抵
抗を低減することが可能な半導体装置を容易に製造する
ことである。

【００１９】

【課題を解決するための手段】請求項１における半導体
装置は、層間絶縁膜と、第１配線と、第２配線とを備え
ている。層間絶縁膜は、第１導電層上に形成されてお
り、第１導電層に達するとともに端部が互いに接続され
た第１開口部と第２開口部とを有する。第１配線は、第
１開口部内に埋め込まれている。第２配線は、第２開口
部内に埋め込まれており、第１配線と接続されている。
なお、本発明の第１導電層は、半導体基板、絶縁基板上
に形成された半導体薄膜、および、配線などを含む広い
概念である。

【００２０】請求項１では、上記のように、第１開口部
と第２開口部との端部を互いに接続するとともに、第１
配線と第２配線とを互いに接続することによって、第１
配線と第２配線とが所定の間隔を隔てて形成されている
場合に比べて、同一平面積内における第１および第２配
線と第１導電層との接続面積を増加させることができ
る。それにより、接続抵抗を低減することができる。ま
た、互いに接続された第１および第２開口部は、従来の
ホールパターン形成用のフォトマスクの隣接するホール
パターン間隔を狭めるだけで容易に形成することができ
る。この場合に、従来のホールパターン形成用のフォト
マスクのホールパターン間隔を適切に調節すれば、第１
および第２開口部の線幅が増加するのを容易に防止する
ことができ、その結果、第１および第２配線の線幅が増
加するのを防止することができる。このように、請求項
１では、第１および第２配線の線幅の増加を防止するこ
とができるとともに、接続部分の抵抗を低減することが
可能な半導体装置を提供することができる。

【００２１】請求項２における半導体装置は、請求項１
の構成において、第１配線と第２配線との接続部分の線
幅は、第１配線および第２配線の最大線幅よりも小さ
い。請求項２では、このように構成することにより、第
１配線と第２配線とが接続された場合にも、第１配線と
第２配線との接続部分の線幅が第１および第２配線の最
大線幅よりも大きくなることがない。これにより、第１
および第２配線の線幅が増加するのを有効に防止するこ
とができる。

【００２２】請求項３による半導体装置の製造方法は、
第１導電層上に層間絶縁膜を形成する工程と、層間絶縁
膜上に感光性樹脂を形成する工程と、感光性樹脂を現像
することにより、端部が互いに接続された第１開口パタ
ーンおよび第２開口パターンを形成する工程と、第１開
口パターンおよび第２開口パターンをマスクとして、層
間絶縁膜をエッチングすることにより、層間絶縁膜に、
端部が互いに接続された第１開口部および第２開口部を
形成する工程と、第１開口部および第２開口部をそれぞ
れ埋め込むように第１配線および第２配線を形成する工
程とを備えている。

【００２３】請求項３では、上記のように、端部が互い
に接続された第１および第２開口部を形成するととも
に、第１および第２開口部をそれぞれ埋め込むように第
１配線および第２配線を形成することにより、端部が互
いに接続された第１および第２配線を容易に形成するこ
とができる。それにより、同一平面積内における第１お
よび第２配線と第１導電層との接続面積を増加させるこ
とができる。その結果、接続抵抗を低減することができ
る。また、第１開口部と第２開口部との端部を接続する
のは、従来の複数のホールパターンを有するフォトマス
クの隣接するホールパターン間隔を狭めることにより容
易に行うことができる。この場合、従来のホールパター
ン形成用のフォトマスクのホールパターン間隔を適切に
調節すれば、第１および第２開口部の線幅が増加するの
を容易に防止することができ、その結果、第１および第
２配線の線幅が増加するのを防止することができる。こ
のように、請求項３では、第１および第２配線の線幅の
増加を防止することができるとともに、接続部分の抵抗
を低減することが可能な半導体装置を容易に製造するこ
とができる。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００２５】（実施の形態１）図１は、本発明の実施の
形態１による半導体装置を示した斜視図である。

【００２６】まず、図１を参照して、実施の形態１によ
る半導体装置では、半導体基板１の表面に形成された不
純物領域などの一方の導電領域と、配線３ａとが、層間
絶縁膜（図示せず）の複数のコンタクトホール内に埋め
込まれた複数の接続孔配線２ａを介して電気的に接続さ
れている。また、半導体基板１の表面に形成された不純
物領域などの他方の導電領域と、配線３ｂとが、層間絶
縁膜（図示せず）の複数のコンタクトホール内に埋め込
まれた複数の接続孔配線２ｂを介して電気的に接続され
ている。

【００２７】また、隣接する接続孔配線２ａに対応する
隣接するコンタクトホール（図示せず）が互いに接続さ
れているとともに、隣接する接続孔配線２ａも互いに端
部が接続されている。また、隣接する接続孔配線２ｂに
対応する隣接するコンタクトホール（図示せず）が互い
に接続されているとともに、隣接する接続孔配線２ｂ
も、互いに端部が接続されている。また、隣接する接続
孔配線２ａの接続部分の線幅は、接続孔配線２ａの最大
線幅よりも小さく、隣接する接続孔配線２ｂの接続部分
の線幅は、接続孔配線２ｂの最大線幅よりも小さい。ま
た、互いに接続された接続孔配線２ａ同士および２ｂ同
士は、それぞれ、平面的にみると団子形状を有してい
る。

【００２８】なお、上記半導体基板１が本発明の「第１
導電層」に相当し、隣接する２つのコンタクトホールが
本発明の「第１開口部および第２開口部」に相当する。
また、隣接する２つの接続孔配線２ａは本発明の「第１
配線および第２配線」に相当し、隣接する２つの接続孔
配線２ｂも本発明の「第１配線および第２配線」に相当
する。

【００２９】実施の形態１では、上記のように、隣接す
るコンタクトホールを互いに接続するとともに、隣接す
る接続孔配線２ａ同士および隣接する接続孔配線２ｂ同
士を互いに接続することによって、隣接する接続孔配線
２ａ同士および２ｂ同士がそれぞれ所定の間隔を隔てて
形成されている場合に比べて、同一平面積内における接
続孔配線２ａ（２ｂ）と半導体基板１との接続面積を増
加させることができる。それにより、接続抵抗を低減す
ることができる。

【００３０】また、隣接するコンタクトホールを接続す
るのは、従来の複数のホールパターンを有するフォトマ
スクの隣接するホールパターン間隔を狭めることにより
容易に行うことができる。この場合に、従来のホールパ
ターン形成用のフォトマスクのホールパターン間隔を適
切に調節すれば、接続されたコンタクトホールの線幅が
増加するのを容易に防止することができ、その結果、接
続孔配線２ａ（２ｂ）の線幅が増加するのを有効に防止
することができる。なお、ホールパターン間隔の適切な
調節（レイアウト）については後述する。

【００３１】このように、実施の形態１では、接続孔配
線の線幅の増加を防止することができるとともに、接続
部分の抵抗を低減することができる。

【００３２】図２は、実施の形態１の互いに接続された
コンタクトホールを形成するためのフォトマスクのレイ
アウトを示した平面図である。図２を参照して、複数の
コンタクトホールを形成するためのホールパターン１０
１，１０２および１０３は、ホールサイズＬ１とホール
間の間隔Ｌ２との比（Ｌ２／Ｌ１）が０より大きく、か
つ、約０．６以下になるように設置されている。

【００３３】このＬ２／Ｌ１の範囲（０＜Ｌ２／Ｌ１≦
約０．６)は、以下のような根拠を有する。

【００３４】図３は、フォトマスク上におけるホール間
隔とホールサイズとの比と、ウェハ上におけるホール間
隔とホールサイズとの比との関係を示した相関図であ
る。図３を参照して、フォトマスク上におけるホール間
隔とホールサイズとの比（Ｌ２／Ｌ１）が１．５より大
きい領域においては、フォトマスク上のホールサイズが
ほぼ忠実にウェハ上のホールサイズとして転写される。

【００３５】ところが、フォトマスク上における比（Ｌ
２／Ｌ１）が１．５以下の領域では、フォトマスク上に
おける比に対してウェハ上における比が小さくなる。そ
して、フォトマスク上における比（Ｌ２／Ｌ１）が約
０．６になると、ウェハ上における比が０になり、ウェ
ハ上では隣接するホールがつながる。したがって、ウェ
ハ上で隣接するホール（コンタクトホール、ビアホー
ル）を接続するためには、フォトマスク上のホールサイ
ズＬ１とホール間の間隔Ｌ２との比（Ｌ２／Ｌ１）が約
０．６以下になるように、ホールパターン１０１、１０
２および１０３（図２参照）をレイアウトする必要があ
る。

【００３６】また、フォトマスク上における比（Ｌ２／
Ｌ１）が０になると、フォトマスク上のホールパターン
１０１、１０２および１０３（図２参照）がつながって
従来のフォトマスク上のラインパターンと同じになる。
この場合に、このようなフォトマスクのホールパターン
１０１、１０２および１０３を用いてコンタクトホール
を形成すると、従来のホールパターンとラインパターン
とが混在するフォトマスクと同様、ラインパターン（コ
ンタクトホール）の線幅の増加を招くことになる。した
がって、フォトマスク上のホールパターン１０１、１０
２および１０３はつながらないようにする必要があり、
このため、Ｌ２／Ｌ１は、０より大きくする必要があ
る。このように、Ｌ２／Ｌ１を、０より大きくすること
により、従来のホールパターンとラインパターンとが混
在する場合と比較して、線幅の増加を低減または防止す
ることができる。

【００３７】このような理由から、フォトマスク上にお
けるホールサイズＬ１とホール間の間隔Ｌ２との比（Ｌ
２／Ｌ１）は、０よりも大きく、かつ、約０．６以下に
なるように設定されている。

【００３８】なお、線幅の増加を完全に防止するために
は、フォトマスク上における比（Ｌ２／Ｌ１）を、ウェ
ハ上の隣接するコンタクトホールの接続部分の線幅がそ
のコンタクトホールの最大線幅と同じかまたはそれより
も小さくなるような比（たとえば０．２）よりも大きく
なるように設定すればよい。このように、フォトマスク
上におけるホールパターンの間隔を適切に調節すること
により、線幅が増加するのを完全に防止することができ
る。

【００３９】図４および図５は、図１に示した実施の形
態１による半導体装置の製造プロセスを説明するための
斜視図である。

【００４０】実施の形態１による半導体装置の製造プロ
セスとしては、まず、図４に示すように、半導体基板１
上に層間絶縁膜４を形成した後、その層間絶縁膜４上に
レジスト膜５を形成する。そして、図２に示したような
Ｌ２／Ｌ１が所定の値に設定されたフォトマスクを用い
てレジスト膜５を露光した後、現像することにより、図
４に示されるような開口パターン１０１ａ、１０２ａお
よび１０３ａを有するレジスト膜５が形成される。

【００４１】ここで、開口パターン１０１ａの端部と開
口パターン１０２ａの端部とは互いに接続されており、
開口パターン１０２ａの端部と開口パターン１０３ａの
端部とは互いに接続されている。また、開口パターン１
０１ａと１０２ａとの接続部分の線幅Ｗ２は、開口パタ
ーン１０１ａの最大線幅Ｗ１よりも小さい。このため、
開口パターン１０１ａ、１０２ａおよび１０３ａは、上
からみると団子形状を有している。このように構成する
ことにより、開口パターン１０１ａ、１０２ａおよび１
０３ａの端部が互いに接続されていても、その接続部分
の線幅が開口パターン１０１ａの最大線幅Ｗ１よりも大
きくなることがなく、それにより、開口パターン１０１
ａ、１０２ａおよび１０３ａの線幅が増加するのを有効
に防止することができる。

【００４２】このような開口パターン１０１ａ、１０２
ａおよび１０３ａを有するレジスト膜５をマスクとし
て、下層の層間絶縁膜４をエッチングすることにより、
層間絶縁膜５に開口パターン１０１ａ、１０２ａおよび
１０３ａと同じ団子形状のコンタクトホール（図示せ
ず）を形成する。この後、レジスト膜５を除去する。

【００４３】そして、図５に示すように、団子形状のコ
ンタクトホールを埋め込むとともに層間絶縁膜４上に延
びるように、接続孔配線２ａを一体として含む配線３ａ
を形成する。このようにして、実施の形態１による半導
体装置が完成される。

【００４４】（実施の形態２）図６は、本発明の実施の
形態２による半導体装置を示した斜視図である。図６を
参照して、この実施の形態２では、半導体基板１上に形
成された下層配線６ａと、上層配線８ａとが、層間絶縁
膜（図示せず）の複数のビアホール内に埋め込まれた複
数の接続孔配線７ａを介して電気的に接続されている。
また、半導体基板１上に形成された下層配線６ｂと、上
層配線８ｂとが、層間絶縁膜（図示せず）の複数のビア
ホール内に埋め込まれた複数の接続孔配線７ｂを介して
電気的に接続されている。

【００４５】また、隣接する接続孔配線７ａに対応する
隣接するビアホール（図示せず）が互いに接続されてい
るとともに、隣接する接続孔配線７ａも互いに端部が接
続されている。また、隣接する接続孔配線７ｂに対応す
る隣接するビアホール（図示せず）が互いに接続されて
いるとともに、隣接する接続孔配線７ｂも、互いに端部
が接続されている。また、隣接する接続孔配線７ａの接
続部分の線幅は、接続孔配線７ａの最大線幅よりも小さ
く、隣接する接続孔配線７ｂの接続部分の線幅は、接続
孔配線７ｂの最大線幅よりも小さい。また、互いに接続
された接続孔配線７ａ同士および７ｂ同士は、それぞ
れ、平面的にみると団子形状を有している。

【００４６】なお、下層配線６ａ、６ｂが本発明の「第
１導電層」に相当し、隣接する２つのビアホールが本発
明の「第１開口部および第２開口部」に相当する。ま
た、隣接する２つの接続孔配線７ａは本発明の「第１配
線および第２配線」に相当し、隣接する２つの接続孔配
線７ｂも本発明の「第１配線および第２配線」に相当す
る。

【００４７】このように、下層配線と上層配線とを有す
る実施の形態２による構造に、本発明の端部が接続され
た接続孔配線の構造を適用しても、実施の形態１と同
様、接続孔配線の線幅の増加を防止することができると
ともに、接続部分の抵抗を低減することができる。

【００４８】なお、今回開示された実施の形態は、すべ
ての点で例示であって制限的なものではないと考えられ
るべきである。本発明の範囲は、上記した実施の形態の
説明ではなく特許請求の範囲によって示され、さらに特
許請求の範囲と均等の意味および範囲内でのすべての変
更が含まれる。

【００４９】たとえば、上記実施の形態１の半導体装置
の製造プロセスでは、接続孔配線２ａを一体として含む
配線３ａを形成したが、本発明はこれに限らず、接続孔
配線２ａと配線３ａとを別々に形成してもよい。

【００５０】また、上記実施の形態１では、ホールパタ
ーンを有するフォトマスクのホールパターン間隔を調節
することにより互いに接続された接続孔配線（ホール）
を形成したが、本発明はこれに限らず、遮光パターンを
有するフォトマスクの隣接する遮光パターン間隔を調節
することによっても、本発明の互いに接続された接続孔
配線（ホール）を形成することができる。

【００５１】

【発明の効果】以上のように、本発明によれば、接続孔
配線の線幅の増加を防止することができるとともに、接
続部分の抵抗を低減することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１による半導体装置を示し
た斜視図である。

【図２】図１に示した本発明の実施の形態１による半導
体装置の製造プロセスに用いるフォトマスクを示した平
面図である。

【図３】フォトマスク上におけるホール間隔とホールサ
イズとの比と、ウェハ上におけるホール間隔とホールサ
イズとの比との関係を示した相関図である。

【図４】図１に示した本発明の実施の形態１による半導
体装置の製造プロセスを説明するための斜視図である。

【図５】図１に示した本発明の実施の形態１による半導
体装置の製造プロセスを説明するための斜視図である。

【図６】本発明の実施の形態２による半導体装置を示し
た斜視図である。

【図７】従来の単一のコンタクトホールを介して半導体
基板と配線とを接続する構造を示した斜視図である。

【図８】従来の単一のビアホールを介して下層配線と上
層配線とを接続する構造を示した斜視図である。

【図９】従来の複数のコンタクトホールを介して半導体
基板と配線とを接続する構造を示した斜視図である。

【図１０】従来の複数のビアホールを介して下層配線と
上層配線とを接続する構造を示した斜視図である。

【図１１】従来のラインパターンを用いて半導体基板と
配線とを接続する構造を示した斜視図である。

【図１２】従来のラインパターンを用いて下層配線と上
層配線とを接続する構造を示した斜視図である。

【符号の説明】

１ 半導体基板 ２ａ、２ｂ 接続孔配線 ３ａ、３ｂ 配線 ４ 層間絶縁膜 ５ レジスト膜 ６ａ、６ｂ 下層配線 ７ａ、７ｂ 接続孔配線 ８ａ、８ｂ 上層配線

Claims (3)

【特許請求の範囲】
1. 【請求項１】 第１導電層上に形成され、前記第１導電
   層に達するとともに端部が互いに接続された第１開口部
   と第２開口部とを有する層間絶縁膜と、 前記第１開口部内に埋め込まれた第１配線と、 前記第２開口部内に埋め込まれ、前記第１配線と接続さ
   れた第２配線とを備えた、半導体装置。
2. 【請求項２】 前記第１配線と前記第２配線との接続部
   分の線幅は、前記第１配線および前記第２配線の最大線
   幅よりも小さい、請求項１に記載の半導体装置。
3. 【請求項３】 第１導電層上に層間絶縁膜を形成する工
   程と、 前記層間絶縁膜上に感光性樹脂を形成する工程と、 前記感光性樹脂を現像することにより、端部が互いに接
   続された第１開口パターンおよび第２開口パターンを形
   成する工程と、 前記第１開口パターンおよび前記第２開口パターンをマ
   スクとして、前記層間絶縁膜をエッチングすることによ
   り、前記層間絶縁膜に、端部が互いに接続された第１開
   口部および第２開口部を形成する工程と、 前記第１開口部および前記第２開口部をそれぞれ埋め込
   むように第１配線および第２配線を形成する工程とを備
   えた、半導体装置の製造方法。