CN107968045A - 蚀刻方法 - Google Patents

Abstract

本发明公开一种蚀刻方法，包括下列步骤。首先，提供一基底，基底上定义有第一区以及与第一区相邻的第二区。于基底上形成一材料层，并于材料层上形成一图案化掩模。图案化掩模包括一第一部与一第二部。第一部覆盖位于第一区的材料层。第二部对应第二区，且第二部包括一格状结构。格状结构包括多个开口与多个遮蔽部。各开口暴露出的位于第二区的材料层。各遮蔽部位于相邻的开口之间，且各遮蔽部覆盖的位于第二区的材料层。进行一等向性蚀刻，用以移除被开口所暴露的材料层以及被遮蔽部所覆盖的材料层。

Description

蚀刻方法

技术领域

本发明涉及一种蚀刻方法，尤其是涉及一种改善蚀刻均匀性的蚀刻方法。

背景技术

随着科技进步，集成电路制作工艺技术也随之不断精进，因此各种电子电路可集积/成形于单一芯片上。制造芯片的半导体制作工艺包括许多步骤，例如形成薄膜的沉积制作工艺、形成图案化光致抗蚀剂的光致抗蚀剂涂布、曝光与显影制作工艺以及对薄膜进行图案化的蚀刻制作工艺等。蚀刻制作工艺大体上可区分为等向性(isotropic)蚀刻以及非等向性(anisotropic)蚀刻。一般来说，非等向性蚀刻由于对于临界尺度(criticaldimension，CD)的控制度较佳，故较常应用于图案化较微小或/及CD控制精准度要求较高的部件。相对来说，等向性蚀刻一般具有较高的蚀刻选择比、较高的蚀刻速率等优点，所以也为集成电路制作工艺中常被使用的蚀刻方法。在等向性蚀刻进行时，为了确保蚀刻效果，往往必须些许增加蚀刻时间而产生过蚀刻(over etching)的效果。然而，在此过蚀刻的状况下，会造成被掩模(例如光致抗蚀剂)覆盖的材料层发生侧向蚀刻现象，而此侧向蚀刻现象会受到例如地形起伏状况等因素而产生差异，进而造成蚀刻均匀性不佳等问题而导致制作工艺上的不良影响。

发明内容

本发明提供了一种蚀刻方法，利用具有格状结构的图案化掩模来进行等向性蚀刻，用等向性蚀刻移除被图案化掩模的格状结构覆盖的材料层，由此达到提升蚀刻均匀性的效果。

根据本发明的一实施例，本发明提供一种蚀刻方法，包括下列步骤。首先，提供一基底，基底上定义有一第一区以及与第一区相邻的一第二区。于基底上形成一材料层，并于材料层上形成一图案化掩模。图案化掩模包括一第一部以及一第二部。第一部覆盖位于第一区的材料层。第二部对应第二区，且第二部包括一格状结构。格状结构包括多个开口以及多个遮蔽部。各开口暴露出的的位于第二区的材料层。各遮蔽部位于相邻的开口之间，且各遮蔽部覆盖的位于第二区的材料层。然后，进行一等向性蚀刻，用以移除被开口所暴露的材料层以及被遮蔽部所覆盖的材料层。

附图说明

图1与图2为本发明第一实施例的蚀刻方法的示意图，其中

图2为图1之后的状况示意图；

图3至图9为本发明第二实施例的蚀刻方法的示意图，其中

图4为图3之后的状况示意图；

图5为沿图4中的剖线A-A’所绘示的剖视示意图；

图6为图4之后的状况示意图；

图7为图5之后的状况示意图；

图8为图案化掩模的开口与基底上的导线的对应状况示意图；

图9为沿图8中的剖线B-B’所绘示的剖视示意图；

图10至图12为本发明第三实施例的蚀刻方法的示意图，其中

图11为图10之后的状况示意图；

图12为图案化掩模的开口与基底上的导线的对应状况示意图；

图13为本发明第四实施例的蚀刻方法的示意图；

图14为本发明第五实施例的蚀刻方法的示意图。

主要元件符号说明

10 基底

11 浅沟隔离

12 第一导线

13 栅极结构

14 第二导线

20 材料层

30 图案化掩模

30A 第一部

30B 第二部

30H 单一开口

30M 格状结构

90 等向性蚀刻

D1 第一方向

D2 第二方向

D3 垂直方向

M1 开口

M2 遮蔽部

R1 第一区

R2 第二区

具体实施方式

请参阅图1与图2。图1与图2为本发明第一实施例的蚀刻方法的示意图，其中图1与图2为上视图，且图2为图1之后的状况示意图。本实施例的蚀刻方法包括下列步骤。如图1所示，提供一基底10，基底10上定义有一第一区R1以及与第一区R1相邻的一第二区R2。接着，于基底10上形成一材料层20，并于材料层20上形成一图案化掩模30。本实施例的图案化掩模30包括一单一开口30H对应第二区R2，也就是说单一开口30H暴露出部分位于第二区R2的材料层20，并可由此进行一蚀刻制作工艺来移除至少绝大的位于第二区R2的材料层20。

在一些实施例中，第一区R1可围绕第二区R2，但并不以此为限。换句话说，其他不同的第一区R1与第二区R2之间的排列设置方式也属于本发明的范畴。基底10可包括半导体基底或非半导体基底，半导体基底可包括例如硅基底、硅锗半导体基底或硅覆绝缘(silicon-on-insulator, SOI)基底等，而非半导体基底可包括玻璃基底、塑胶基底或陶瓷基底等，但并不以此为限。举例来说，当基底10包括半导体基底时，也可视需要于半导体基底上先形成其他图案化结构例如存储单元、晶体管元件或/及其中的部件，再形成材料层20，但并不以此为限。例如本实施例的第二区R2可包括一存储单元区，而第一区R1可包括一周围线路区，故于第一区R1与第二区R2中可形成有许多导线(例如位于存储单元区中的位线，但并不以此为限)。

在此状况下，当对位于第二区R2的材料层20进行等向性蚀刻(例如湿式蚀刻)时，考虑到等向性蚀刻的侧向蚀刻特性，图案化掩模30的单一开口30H会小于第二区R2的范围。然而，对应于单一开口30H的部分区域(例如其角落附近的区域)的侧向蚀刻状况容易受到负载效应(loading effect)而与其他区域的侧向蚀刻状况产生差异，而材料层20下方的地形影响(例如上述的导线的影响)更容易加深此侧向蚀刻状况差异，进而可能导致如图2所示在等向性蚀刻以及图案化掩模去除之后于第二区R2的角落区域发生材料层20的不均匀残留现象。此蚀刻均匀性不佳的状况可能会影响到后续其他制作工艺的进行，对于制作工艺良率上也会造成不良的影响。

请参阅图3至图9。图3至图9为本发明第二实施例的蚀刻方法的示意图。本实施例的蚀刻方法包括下列步骤。如图3所示，提供基底10，基底10上定义有第一区R1以及与第一区R1相邻的第二区R2。接着，如图4与图5所示，于基底10上形成材料层20，材料层20大体上全面地形成于基底10上，也就是说材料层20形成于第一区R1与第二区R2中。接着，再于材料层20上形成图案化掩模30。与上述第一实施例不同的地方在于，本实施例的图案化掩模30包括一第一部30A以及一第二部30B。第一部30A覆盖位于第一区R1的材料层20，而第二部30B对应第二区R2，且第二部30B包括一格状结构30M。格状结构30M包括多个开口M1以及多个遮蔽部M2，各开口M1暴露出的位于第二区R2的材料层20，各遮蔽部M2位于相邻的开口M1之间，且各遮蔽部M2覆盖的位于第二区R2的材料层20。

在一些实施例中，各开口M1可沿一第一方向D1延伸，且多个开口M1可沿一第二方向D2排列，而第一方向D1可大体上与第二方向D2正交，但并不以此为限。换句话说，由其他的开口M1的排列方式所构成的格状结构也属于本发明的范畴。接着，进行一等向性蚀刻90，用以移除被开口M1所暴露的材料层20以及被遮蔽部M2所覆盖的材料层20。等向性蚀刻90可包括一湿式蚀刻，但并不以此为限。通过等向性蚀刻90的侧向蚀刻特性，可将遮蔽部M2所覆盖的材料层20通过侧向蚀刻方式移除，故遮蔽部M2所覆盖的材料层20较佳可通过等向性蚀刻90的侧向蚀刻而被完全移除。由于需以侧向蚀刻方式移除被遮蔽部M2覆盖的材料层20，故可使得在利用格状结构30M进行等向性蚀刻90时于第二区R2中的蚀刻负载效应的均匀性获得改善。图7所示为经过上述的等向性蚀刻90之后且将图案化掩模30去除之后的状况。如图4与图7所示，利用本实施例的具有格状结构30M的图案化掩模30，可明显改善位于第二区R2的角落区域的材料层20被蚀刻状况的均匀性，对于后续其他制作工艺的进行以及制作工艺良率上均有正面的帮助。

如图5与图6所示，本实施例的第二区R2可包括一存储单元区，而第一区R1可包括一周围线路区，但并不以此为限。举例来说，基底10可还包括多个图案化结构(例如图5中所示的栅极结构13)位于第一区R1中，而基底10可还包括多条导线(例如图5中所示的第一导线12与第二导线14)位于第二区R2中，且第一区R1与第二区R2之间可通过于基底10中形成的浅沟隔离11来达到隔离效果。在一些实施例中，第一导线12可包括与多个存储单元(未绘示)连接的字元线(word line)，而第二导线14可包括与存储单元连接的位线(bit line)，但并不以此为限。上述的字符线可包括形成于基底10中的埋入式字符线(buried wordline)，而位线可与栅极结构13以相同的制作工艺形成而包括多层堆叠的材料层例如硅层、金属层或/及盖层，但并不以此为限。在上述的状况下，材料层20可包括一间隙子材料层共形地(conformally)形成于导线(例如第二导线14)与栅极结构13上。因此，于第二导线14的侧壁上的材料层20于垂直方向D3上的厚度会相对较厚，而于进行等向性蚀刻90时若侧向蚀刻的均匀性有所差异，则容易造成材料层20于等向性蚀刻90之后仍残留于第二导线14的侧壁上或甚至于残留在第二导线14的上表面上。然而，利用本实施例的具有格状结构30M的图案化掩模30可改善进行等向性蚀刻90时于第二区R2中的蚀刻负载效应的均匀性。如图6所示(图6所示为经过等向性蚀刻90之后且将图案化掩模30去除之后的状况)，利用本实施例的蚀刻方法可改善材料层20于第二导线14上的残留状况。

关于图案化掩模30中的开口M1与导线(例如第二导线14)之间的相对关系，可参考但并不限于图8与图9所绘示的状况。如图8与图9所示，在一些实施例中，各第二导线14可沿第一方向D1延伸，且多个第二导线14可沿第二方向D2重复排列。各开口M1于垂直方向D3上对应至少一条第二导线14的一部分，且各遮蔽部M2覆盖至少的的位于两相邻的第二导线14之间的材料层20。通过遮蔽部M2覆盖至少的位于相邻的第二导线14之间的材料层20，可使得等向性蚀刻对位于各第二导线14于第一方向D1上的两端且被图案化掩模30的第二部30B所覆盖的材料层20进行侧向蚀刻的均匀性或/及蚀刻速率获得改善，故可避免于第二区R2的角落区域的材料层20发生不均匀的残留现象。

请参阅图10至图12。图10至图12为本发明第三实施例的蚀刻方法的示意图。如图10与图11所示，与上述第二实施例不同的地方在于，在本实施例的图案化掩模30中，各开口M1沿第一方向D1以及第二方向D2排列而形成一阵列型态，而遮蔽部M2则于第一方向D1以及第二方向D2上位于相邻的开口M1之间。由于在进行等向性蚀刻时以侧向蚀刻方式移除被遮蔽部M2覆盖的材料层20，故可使第二区R2中的蚀刻负载效应的均匀性获得改善。图11所示为本实施例经过等向性蚀刻之后且将图案化掩模去除之后的状况。如图10与图11所示，利用本实施例的具有开口M1以阵列型态排列的格状结构30M，同样可改善位于第二区R2的角落区域的材料层20被蚀刻状况的均匀性，对于后续其他制作工艺的进行以及制作工艺良率上均有正面的帮助。

此外，关于本实施例的图案化掩模30中的开口M1与基底10上导线之间的相对关系，可参考但并不限于图12所绘示的状况。如图12所示，在一些实施例中，各开口M1于垂直方向D3上对应至少一条第二导线14的一部分，且各遮蔽部M2除了可覆盖至少的位于两相邻的第二导线14之间的材料层20，的遮蔽部M2也可覆盖的第二导线14以及位于其上的材料层20。值得说明的是，在第一方向D1上位于相邻的开口M1之间的遮蔽部M2的宽度以及在第二方向D2上位于相邻的开口M1之间的遮蔽部M2的宽度可视等向性蚀刻的制作工艺能力(例如蚀刻速率以及蚀刻时间)进行搭配调整，用于确保被遮蔽部M2覆盖的材料层20可被等向性蚀刻完全移除。

请参阅图13与图14。图13为本发明第四实施例的蚀刻方法的示意图，而图14为本发明第五实施例的蚀刻方法的示意图。如图13所示，与上述第二实施例不同的地方在于，在一些实施例中，各开口M1可于垂直方向D3上对应多条第二导线14的一部分，而遮蔽部M2也可覆盖多条第二导线14的一部分，且的位于两相邻的第二导线14之间的材料层20也可完全被图案化掩模30覆盖。如图14所示，与上述第三实施例不同的地方在于，在一些实施例中，以阵列型态排列的各开口M1可于垂直方向D3上对应多条第二导线14的一部分，而遮蔽部M2也可覆盖多条第二导线14的一部分，且的位于两相邻的第二导线14之间的材料层20也可完全被图案化掩模30覆盖。换句话说，遮蔽部M2可覆盖多条第二导线14以及所覆盖的第二导线14之间的材料层20。

值得说明的是，本发明的图案化掩模30的格状结构30M并不以上述实施例的状况为限，而以其他的开口与遮蔽部之间的排列方式所构成的格状结构也属于本发明的范畴。

综上所述，在本发明的蚀刻方法中，利用具有格状结构的图案化掩模来进行等向性蚀刻，由此改善被蚀刻区中的蚀刻负载效应均匀性。此外，格状结构中的开口与遮蔽部可依据基底上的导线分布状况进行配置，由此避免因蚀刻不均匀以及基底上的地形影响所导致的被蚀刻材料残留的现象，进而达到改善整体制作工艺良率的效果。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (11)

1.一种蚀刻方法，包括：

提供一基底，该基底上定义有一第一区以及与该第一区相邻的一第二区；

于该基底上形成一材料层；

于该材料层上形成一图案化掩模，其中该图案化掩模包括：

第一部，覆盖位于该第一区的该材料层；以及

第二部，对应该第二区，其中该第二部包括一格状结构，该格状结构包括：

多个开口，其中各该开口暴露出的位于该第二区的该材料层；以及

多个遮蔽部，其中各该遮蔽部位于相邻的该多个开口之间，且各该遮蔽部覆盖的位于该第二区的该材料层；以及

进行一等向性蚀刻，用以移除被该多个开口所暴露的该材料层以及被该多个遮蔽部所覆盖的该材料层。

2.如权利要求1所述的蚀刻方法，其中被该多个遮蔽部所覆盖的该材料层通过该多个向性蚀刻的侧向蚀刻而被完全移除。

3.如权利要求1所述的蚀刻方法，其中各该开口沿一第一方向延伸，且该多个开口沿一第二方向排列。

4.如权利要求1所述的蚀刻方法，其中该多个开口沿一第一方向以及一第二方向排列而形成一阵列型态。

5.如权利要求1所述的蚀刻方法，其中该基底还包括多条导线位于该第二区中，各该开口于一垂直方向上对应至少一条该导线的一部分，且各该遮蔽部覆盖至少的位于两相邻的该多个导线之间的该材料层。

6.如权利要求5所述的蚀刻方法，其中各该开口于该垂直方向上对应多条该多个导线的一部分。

7.如权利要求5所述的蚀刻方法，其中各该遮蔽部覆盖多条该多个导线以及所覆盖的该多个导线之间的该材料层。

8.如权利要求5所述的蚀刻方法，其中各该导线沿一第一方向延伸，且该多个导线沿一第二方向排列。

9.如权利要求5所述的蚀刻方法，其中各该导线包括一位线。

10.如权利要求9所述的蚀刻方法，其中该第二区包括一存储单元区，且该第一区包括一周围线路区。

11.如权利要求10所述的蚀刻方法，其中该基底还包括多个栅极结构位于该第一区中，且该材料层包括一间隙子材料层共形地(conformally)形成于该多个导线与该多个栅极结构上。