CN105990103B - 半导体结构的制造方法 - Google Patents

半导体结构的制造方法 Download PDF

Info

Publication number
CN105990103B
CN105990103B CN201510081247.5A CN201510081247A CN105990103B CN 105990103 B CN105990103 B CN 105990103B CN 201510081247 A CN201510081247 A CN 201510081247A CN 105990103 B CN105990103 B CN 105990103B
Authority
CN
China
Prior art keywords
those
composite
layer
layers
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510081247.5A
Other languages
English (en)
Other versions
CN105990103A (zh
Inventor
陈建霖
邱达乾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lijing Jicheng Electronic Manufacturing Co Ltd
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN105990103A publication Critical patent/CN105990103A/zh
Application granted granted Critical
Publication of CN105990103B publication Critical patent/CN105990103B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开一种半导体结构的制造方法，包括以下步骤。提供包括多数个区块的基底。各区块分别包括交替排列的第一区以及第二区。在基底上形成多数个复合层。图案化最顶层的复合层，以在基底的第一区上形成多数个复合块。依序对区块上的复合层以及复合块进行移除制作工艺，以在基底上形成阶梯结构。

Description

半导体结构的制造方法
技术领域
本发明涉及一种半导体结构的制造方法，且特别是涉及一种具有阶梯结构的半导体结构的制造方法。
背景技术
随着半导体元件的集成化，为了达到高密度以及高效能的目标，在有限的单位面积内，往三维空间发展已蔚为趋势。以非挥发性存储器为例，其包括由多个存储单元排列而成的垂直式存储阵列(memory array)。上述三维半导体元件虽然使得单位面积内的存储器容量增加，但也增加了不同层之间元件彼此连接的困难度。
近年来，在三维半导体元件中发展出具有阶梯结构的接垫。上述接垫可使位于每层的元件容易与其他元件进行连接。然而，定义一层阶梯例如是需经由一次光刻及蚀刻制作工艺。随着三维半导体元件的层数增加，定义多层阶梯便需要经由多次光刻及蚀刻制作工艺，如此一来不仅增加了制造成本，也严重影响产能。因此，如何简化三维半导体元件中阶梯结构的制作工艺，进而降低制造成本，为当前所需研究的课题。
发明内容
本发明的目的在于提供一种半导体结构的制造方法，可大幅度简化所需的光掩模数及制作工艺步骤。
为达上述目的，本发明提供一种半导体结构的制造方法，包括以下步骤。提供包括多数个区块的基底。各区块分别包括交替排列的第一区以及第二区。在基底上形成多数个复合层。图案化最顶层的复合层，以在基底的第一区上形成多数个复合块。依序对区块上的复合层以及复合块进行移除制作工艺，以在基底上形成阶梯结构。
在本发明的一实施例中，上述依序对区块上的复合层以及复合块进行移除制作工艺的方法包括以下步骤。在基底上形成光致抗蚀剂层，光致抗蚀剂层覆盖一个区块上的复合层以及复合块。移除未被光致抗蚀剂层覆盖的复合层以及复合块，以在基底上形成阶梯结构。
在本发明的一实施例中，上述半导体结构的制造方法还包括以下步骤。重复进行移除制作工艺，其中每重复一次移除制作工艺，光致抗蚀剂层多覆盖一个区块上的复合层。
在本发明的一实施例中，上述复合层为N层，进行移除制作工艺的次数至少为N/2-1次，N≧2且N为偶数。
在本发明的一实施例中，上述复合层为N层，进行移除制作工艺的次数至少为(N+1)/2-1次，N≧2且N为奇数。
在本发明的一实施例中，上述被光致抗蚀剂层覆盖的复合层的层数较前一次被光致抗蚀剂层覆盖的复合层的层数多两层。
在本发明的一实施例中，上述移除未被光致抗蚀剂层覆盖的复合层的方法包括同时移除两层复合层。
在本发明的一实施例中，上述移除未被光致抗蚀剂层覆盖的复合层以及复合块的方法包括同时移除各复合块以及位于各复合块下方的复合层。
在本发明的一实施例中，上述在基底的第一区上形成复合块的方法包括以下步骤。在第一区的复合层上形成掩模层。移除未被掩模层覆盖的部分最顶层的复合层。移除掩模层，以在基底的第一区上形成复合块。
在本发明的一实施例中，上述复合层为N层，进行移除制作工艺所需的光掩模数至少为N/2-1个，其中N≧2且N为偶数。
在本发明的一实施例中，上述复合层为N层，进行移除制作工艺所需的光掩模数至少为(N+1)/2-1个，其中N≧2且N为奇数。
在本发明的一实施例中，上述复合层包括导体层、半导体层、介电层或其组合。
在本发明的一实施例中，上述各复合层包括导体层以及介电层，且相邻两个复合层中的导体层通过介电层电性隔离。
在本发明的一实施例中，上述阶梯结构包括多数个裸露表面，各裸露表面暴露部分介电层。
在本发明的一实施例中，上述阶梯结构包括多数阶，各阶的宽度与基底的各第一区的宽度相等。
基于上述，在本发明的半导体结构的制造方法中，通过预先图案化最顶层的复合层，以将掩模层的图案转移至最顶层的复合层。并且，在后续进行的光刻及蚀刻制作工艺中，经由一道光掩模搭配蚀刻两层复合层的模式来形成阶梯结构。如此一来，与现有的制作工艺相比，在制造相同层数的阶梯结构时，本发明的光刻及蚀刻制作工艺的次数仅需上述层数的一半，大幅简化阶梯结构的制作工艺，进而达到降低制造成本及提升产能的目标。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A至图1M为本发明的一实施例所绘示的半导体结构的制造流程剖视图。
符号说明
10：基底
12、14：材料层
16：复合层
18：复合块
19：移除部分
22：掩模层
24、26、28：光致抗蚀剂层
100：半导体结构
102、104、106：阶梯结构
B、B1、B2、B3、B4：区块
S：裸露表面
I：第一区
II：第二区
具体实施方式
图1A至图1M是依照本发明的一实施例所绘示的半导体结构100的制造流程剖视图。
请参照图1A，提供基底10。基底10例如是硅基底或经掺杂的多晶硅。此基底10例如可区分为多个区块B，各个区块B分别包括第一区I以及第二区II，而且第一区I以及第二区II相互交替排列。亦即，基底10包括相互交替的多数个第一区I以及多数个第二区II。
之后，在基底10上形成多数个复合层16。形成复合层16的方法例如是化学气相沉积法。复合层16例如是包括两层或两层以上的材料层12、14。材料层12、14可包括导体层、半导体层、介电层或其组合。在一实施例中，复合层16例如是包括导体层以及介电层，且相邻两个复合层16中的导体层可通过介电层电性隔离。在另一实施例中，复合层16也可以是包括两层介电层，例如是氮化层及氧化层，但本发明不以此为限。复合层16的层例如是N层，其中N≧2，N可为奇数或偶数。举例而言，复合层16的层数可以是四层、八层或更多层。图1A中以八层复合层16为举例说明，不用以限定本发明。本发明所属技术领域中具有通常知识者可依所需自行调整复合层16的层数。
请参照图1B，接着，在基底10的第一区I的复合层16上形成掩模层22。掩模层22的材质例如是光致抗蚀剂。
请参照图1C及图1D，以掩模层22为掩模，移除未被掩模层22覆盖的部分最顶层的复合层16(例如：位于第二区II上的最顶层的复合层16)，而图案化最顶层的复合层16。移除部分最顶层的复合层16的方法包括对基底10进行蚀刻制作工艺。之后，移除掩模层22，以分别于基底10的第一区I上形成复合块18。
请参照图1E及图1F，接着，依序对区块B上的复合层16以及复合块18进行移除制作工艺。进行移除制作工艺的方法包括于基底10的区块B1上形成光致抗蚀剂层24。光致抗蚀剂层24覆盖位于区块B1上的复合层16以及复合块18。然后，对基底10进行蚀刻制作工艺，以移除未被光致抗蚀剂层24覆盖的部分复合层16以及复合块18(例如：位于区块B2、B3、B4上的部分复合层16以及复合块18，即移除部分19)。蚀刻制作工艺例如是干式蚀刻制作工艺。上述移除未被光致抗蚀剂层24覆盖的部分复合层16以及复合块18的方法例如是包括同时移除未被光致抗蚀剂层24覆盖的复合块18以及位于复合块18下方的部分复合层16。在一实施例中，移除未被光致抗蚀剂层24覆盖的部分复合层16的方法包括同时移除两层复合层16，但本发明不以此为限。
请参照图1G，移除光致抗蚀剂层24，以在基底10上形成阶梯结构102。阶梯结构102包括多数阶。举例而言，图1G中的阶梯结构102例如是包括四阶，但本发明不以此为限。在一实施例中，各阶的宽度例如是与基底10的第一区I的宽度相等。或者，各阶的宽度例如是与复合块18的宽度相等。另外，阶梯结构102例如是包括多数个裸露表面S。在一实施例中，各裸露表面S暴露部分材料层14(如介电层)。
值得注意的是，当复合层16的层数为四层时，也可以经由上述制作工艺方法(如图案化最顶层的复合层16以及进行一次移除制作工艺)而形成四阶的阶梯结构102。亦即，对四层复合层16进行两次光刻及蚀刻制作工艺，以形成四阶的阶梯结构102。也就是说，当复合层16的层数为N层且N为偶数时，形成包括N阶的阶梯结构所需的光刻及蚀刻制作工艺的次数至少为N/2次。此时，所需的光掩模个数至少为N/2个；当N为奇数时，形成包括N阶的阶梯结构所需的光刻及蚀刻制作工艺的次数至少为(N+1)/2次。此时，所需的光掩模个数至少为(N+1)/2个。
上述半导体结构100的制造方法包括形成四阶的阶梯结构102。然而，此阶数为举例说明，不用以限定本发明。在本发明的其他实施例中，制造半导体结构100的方法可包括形成八阶或更多阶的阶梯结构。
值得注意的是，欲形成更多阶的阶梯结构的方法包括重复进行上述移除制作工艺。在一实施例中，每重复一次移除制作工艺，光致抗蚀剂层例如是多覆盖一个区块上的复合层。举例而言，在每一次的移除制作工艺中，被光致抗蚀剂层覆盖的复合层的层数例如是较前一次的移除制作工艺中被光致抗蚀剂层覆盖的复合层的层数多两层，但本发明不以此为限。另外，在本实施例中，当复合层为N层且N为偶数时，进行移除制作工艺的次数例如是N/2-1次。换言之，进行移除制作工艺所需的光掩模数至少为N/2-1个。另外，当N为奇数时，进行移除制作工艺的次数例如是(N+1)/2-1次。换言之，进行移除制作工艺所需的光掩模数至少为(N+1)/2-1个。形成更多阶的阶梯结构的方法如以下步骤所述。
请参照图1H及图1I，在阶梯结构102上形成光致抗蚀剂层26。在此实施例中，光致抗蚀剂层26例如是覆盖位于区块B1、B2上的复合层16。并且，被光致抗蚀剂层26覆盖的复合层16的层数例如是较图1E中被光致抗蚀剂层24覆盖的复合层16的层数多两层。然后，移除未被光致抗蚀剂层26覆盖的部分复合层16。移除的方法包括干式蚀刻法。在一实施例中，移除未被光致抗蚀剂层26覆盖的部分复合层16的方法包括同时移除两层复合层16(即移除部分19)。
请参照图1J，移除光致抗蚀剂层26，以于基底10上形成阶梯结构104。第二阶梯结构104例如是包括六阶，但本发明不以此为限。在一实施例中，阶梯结构104的阶数较阶梯结构102多两阶。
请参照图1K及图1L，在阶梯结构104上形成光致抗蚀剂层28。在此实施例中，光致抗蚀剂层28例如是覆盖位于区块B1、B2、B3上的复合层16。并且，被光致抗蚀剂层28覆盖的复合层16的层数例如是较图1H中被光致抗蚀剂层26覆盖的复合层16的层数多两层。然后，移除未被光致抗蚀剂层28覆盖的部分复合层16。移除的方法包括干式蚀刻法。在一实施例中，移除未被光致抗蚀剂层28覆盖的部分复合层16的方法包括同时移除两层复合层16(即移除部分19)。
请参照图1M，移除光致抗蚀剂层28，以在基底10上形成阶梯结构106。阶梯结构106包括多数阶。举例而言，图1M中的阶梯结构106例如是包括八阶。在一实施例中，各阶的宽度例如是与基底10的第一区I的宽度相等。或者，各阶的宽度例如是与复合块18的宽度相等。另外，阶梯结构106例如是包括多数个裸露表面S。在一实施例中，各裸露表面S暴露部分材料层14(如介电层)。
值得注意的是，在上述形成半导体结构100的制造方法中，具有八阶的阶梯结构106例如是由四次光刻及蚀刻制作工艺而形成。
后续制造半导体结构100的方法包括于阶梯结构106上形成接触窗(未绘示)，进而使位于阶梯结构106上每阶的元件(如存储单元)与其他元件(如字符线、位线等)进行电连接。后续形成接触窗及其他元件的方法应为本领域技术人员所周知，在此不再加以赘述。
综上所述，在本发明的半导体结构的制造方法中，通过预先图案化最顶层的复合层，以将掩模层的图案转移至最顶层的复合层。并且，在后续进行的光刻及蚀刻制作工艺中，经由一道光掩模搭配蚀刻两层复合层的模式来形成阶梯结构。因此，当复合层的层数为N层且N为偶数时，形成包括N阶的阶梯结构所需的光刻及蚀刻制作工艺的次数为N/2次；当N为奇数时，形成包括N阶的阶梯结构所需的光刻及蚀刻制作工艺的次数为(N+1)/2次。如此一来，与现有的制作工艺相比，本发明可大幅简化阶梯结构的制作工艺，进而达到降低制造成本及提升产能的目标。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (13)

1.一种半导体结构的制造方法，包括：
提供一基底，该基底包括多数个区块，各该些区块分别包括一第一区与一第二区，该些第一区以及该些第二区交替排列；
在该基底上形成多数个复合层；
图案化最顶层的该复合层，以在该基底的该些第一区上形成多数个复合块；
依序对该些区块上的该些复合层以及该些复合块进行一移除制作工艺，以在该基底上形成一阶梯结构，其中依序对该些区块上的该些复合层以及该些复合块进行该移除制作工艺的方法包括：
在该基底上形成一光致抗蚀剂层，该光致抗蚀剂层覆盖一个区块上的该些复合层以及该复合块；以及
移除未被该光致抗蚀剂层覆盖的该些复合层以及该些复合块，以在该基底上形成该阶梯结构；
重复进行该移除制作工艺，其中每重复一次该移除制作工艺，该光致抗蚀剂层多覆盖一个区块上的该些复合层。
2.如权利要求1所述的半导体结构的制造方法，其中该些复合层为N层，进行该些移除制作工艺的次数为N/2-1次，N≧2且N为偶数。
3.如权利要求1所述的半导体结构的制造方法，其中该些复合层为N层，进行该些移除制作工艺的次数为(N+1)/2-1次，N≧2且N为奇数。
4.如权利要求1所述的半导体结构的制造方法，其中被该光致抗蚀剂层覆盖的该些复合层的层数较前一次被该光致抗蚀剂层覆盖的该些复合层的层数多两层。
5.如权利要求1所述的半导体结构的制造方法，其中移除未被该光致抗蚀剂层覆盖的该些复合层的方法包括同时移除两层该些复合层。
6.如权利要求1所述的半导体结构的制造方法，其中移除未被该光致抗蚀剂层覆盖的该些复合层以及该些复合块的方法包括同时移除各该复合块以及位于各该复合块下方的该复合层。
7.如权利要求1所述的半导体结构的制造方法，其中在该基底的该些第一区上形成该些复合块的方法包括：
在该些第一区的该些复合层上形成一掩模层；
移除未被该掩模层覆盖的部分最顶层的该复合层；以及
移除该掩模层，以在该基底的该些第一区上形成该些复合块。
8.如权利要求1所述的半导体结构的制造方法，其中该些复合层为N层，进行该移除制作工艺所需的光掩模数至少为N/2-1个，其中N≧2且N为偶数。
9.如权利要求1所述的半导体结构的制造方法，其中该些复合层为N层，进行该移除制作工艺所需的光掩模数至少为(N+1)/2-1个，其中N≧2且N为奇数。
10.如权利要求1所述的半导体结构的制造方法，其中该些复合层包括导体层、半导体层、介电层或其组合。
11.如权利要求1所述的半导体结构的制造方法，其中各该复合层包括导体层以及介电层，且相邻两个该些复合层中的该导体层通过该介电层电性隔离。
12.如权利要求11所述的半导体结构的制造方法，其中该阶梯结构包括多数个裸露表面，各该裸露表面暴露部分该介电层。
13.如权利要求1所述的半导体结构的制造方法，其中该阶梯结构包括多数阶，各该阶的宽度与该基底的各该第一区的宽度相等。
CN201510081247.5A 2015-01-15 2015-02-15 半导体结构的制造方法 Active CN105990103B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104101332 2015-01-15
TW104101332A TWI559370B (zh) 2015-01-15 2015-01-15 半導體結構的製造方法

Publications (2)

Publication Number Publication Date
CN105990103A CN105990103A (zh) 2016-10-05
CN105990103B true CN105990103B (zh) 2018-08-31

Family

ID=56408379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510081247.5A Active CN105990103B (zh) 2015-01-15 2015-02-15 半导体结构的制造方法

Country Status (3)

Country Link
US (1) US9466522B2 (zh)
CN (1) CN105990103B (zh)
TW (1) TWI559370B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10274678B1 (en) 2018-03-26 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming photonic devices
CN109952644A (zh) 2019-01-31 2019-06-28 长江存储科技有限责任公司 三维存储器件中的阶梯形成

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409291A (zh) * 2007-10-03 2009-04-15 株式会社东芝 非易失性半导体存储装置以及控制非易失性半导体存储装置的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059966A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体記憶装置及びその製造方法
KR101744127B1 (ko) 2010-11-17 2017-06-08 삼성전자주식회사 반도체 소자 및 그 제조방법
KR101787041B1 (ko) 2010-11-17 2017-10-18 삼성전자주식회사 식각방지막이 구비된 반도체 소자 및 그 제조방법
US8329051B2 (en) 2010-12-14 2012-12-11 Lam Research Corporation Method for forming stair-step structures
KR101688838B1 (ko) * 2011-01-20 2016-12-22 삼성전자주식회사 연결 구조체 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US8530350B2 (en) 2011-06-02 2013-09-10 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
TWI489529B (zh) * 2012-06-01 2015-06-21 Macronix Int Co Ltd 積體電路電容器及方法
US8609536B1 (en) * 2012-07-06 2013-12-17 Micron Technology, Inc. Stair step formation using at least two masks
TWI463934B (zh) * 2012-10-03 2014-12-01 Macronix Int Co Ltd 積體電路及其製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409291A (zh) * 2007-10-03 2009-04-15 株式会社东芝 非易失性半导体存储装置以及控制非易失性半导体存储装置的方法

Also Published As

Publication number Publication date
US20160211175A1 (en) 2016-07-21
CN105990103A (zh) 2016-10-05
TW201626435A (zh) 2016-07-16
TWI559370B (zh) 2016-11-21
US9466522B2 (en) 2016-10-11

Similar Documents

Publication Publication Date Title
US9837273B2 (en) Methods of forming patterns of a semiconductor devices
US8871648B2 (en) Method for forming high density patterns
KR100842753B1 (ko) 스페이서를 이용한 반도체소자의 패턴 형성방법
TWI483322B (zh) 密集導線及其接觸墊之圖案的形成方法及具有密集導線及接觸墊的記憶體陣列
JP4567530B2 (ja) フラッシュメモリ素子のフローティングゲート電極形成方法
EP3240028B1 (en) Contact pad structure and method for fabricating the same
JP2022508286A (ja) ３次元メモリデバイスおよびその製作方法
CN109309091A (zh) 图案化方法
US20090166709A1 (en) Flash Memory Device and Method of Fabricating the Same
US9087791B2 (en) Semiconductor device and method of manufacturing the same
US7981803B2 (en) Method of forming micro pattern of semiconductor device
CN105990103B (zh) 半导体结构的制造方法
JP4783811B2 (ja) マスクの設計方法
CN109216167B (zh) 图案化方法
US9142454B1 (en) Semiconductor structure and method for manufacturing the same
US8999838B2 (en) Semiconductor devices and methods of manufacturing the same
US7977248B2 (en) Double patterning with single hard mask
CN108630528A (zh) 非对称阶梯结构及其制造方法
JP4330523B2 (ja) スプリットゲート型フラッシュメモリ素子のダミー層の形成方法
US9508645B1 (en) Contact pad structure
TWI527196B (zh) 半導體結構及其製造方法
CN109920761B (zh) 半导体元件的制作方法
CN107331653B (zh) 接触垫结构
KR100624924B1 (ko) 플래쉬 메모리소자의 플로팅 게이트 전극 형성방법
KR20100076608A (ko) 반도체 장치의 콘택홀 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190703

Address after: Hsinchu Science Park, Taiwan, China

Patentee after: Lijing Jicheng Electronic Manufacturing Co., Ltd.

Address before: Hsinchu Science Park, Taiwan, China

Patentee before: Powerflash Technology Corporation

TR01 Transfer of patent right