CN105097525A - 半导体器件的形成方法 - Google Patents

Abstract

一种半导体器件的形成方法，包括：提供衬底，所述衬底具有第一区域，所述衬底表面具有牺牲层，所述牺牲层表面具有半导体层；在第一区域的半导体层和牺牲层内形成至少三个相邻的第一沟槽，所述第一沟槽暴露出衬底表面，第一沟槽之间的半导体层形成至少两根平行排列的纳米线，相邻纳米线之间距离相同，所述纳米线包括器件纳米线和伪纳米线；去除纳米线底部的牺牲层，使所述纳米线悬空于衬底上方；在去除第一区域的牺牲层之后，进行第一次退火工艺，使所述纳米线的横截面呈圆形；在第一次退火工艺之后，去除伪纳米线。所形成的半导体器件形貌改善、性能提高。

Description

半导体器件的形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸也越来越短。然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了一种全包围栅纳米线晶体管；所述全包围栅纳米线晶体管在减小晶体管尺寸的同时，能够克服短沟道效应，抑制漏电流的产生。现有技术的一种形成全包围栅纳米线(GateAllAroundNanowire)晶体管的方法，包括：

提供衬底，所述衬底为绝缘体上硅(SOI)衬底，所述衬底包括：基底、位于基底表面的绝缘层、以及位于绝缘层表面的硅层；在所述硅层和绝缘层内形成暴露出基底的若干平行排列的开口；去除相邻开口之间的绝缘层，形成悬空于基底上方的纳米线，且所述纳米线两端由未形成开口的硅层支撑。在去除相邻开口之间的绝缘层之后，还能够进行热退火，以使所述纳米线的剖面为圆形，以减少尖端放电问题。

在形成纳米线后，在所述纳米线的部分表面形成包围所述纳米线的栅极结构，所述栅极结构包括：包围于所述纳米线表面的栅介质层、以及位于所述栅介质层表面形成栅电极层。在形成栅极结构之后，在所述栅极结构两侧形成源区和漏区。

然而，现有技术所形成的纳米线形貌不良，导致所形成的全包围栅纳米线晶体管的形成性能不良。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，改善所形成的纳米线的形貌和均一性，提高所形成的半导体器件的性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底具有第一区域，所述衬底表面具有牺牲层，所述牺牲层表面具有半导体层；在第一区域的半导体层和牺牲层内形成至少三个相邻的第一沟槽，所述第一沟槽暴露出衬底表面，第一沟槽之间的半导体层形成至少两根平行排列的纳米线，相邻纳米线之间距离相同，所述纳米线包括器件纳米线和伪纳米线；去除纳米线底部的牺牲层，使所述纳米线悬空于衬底上方；在去除第一区域的牺牲层之后，进行第一次退火工艺，使所述纳米线的横截面呈圆形；在第一次退火工艺之后，去除伪纳米线。

可选的，所述衬底还包括第二区域；在第一区域去除伪纳米线时，在第二区域的半导体层、牺牲层和衬底内形成第二沟槽；在所述第二沟槽内形成隔离结构。

可选的，所述去除伪纳米线、以及形成第二沟槽的工艺包括：在第一区域的衬底和纳米线上、以及第二区域的半导体层上形成第二掩膜层，所述第二掩膜层暴露出伪纳米线、位于伪纳米线底部的衬底、以及第二沟槽的对应位置；以所述第二掩膜层为掩膜，刻蚀所述伪纳米线、以及第二区域暴露出的半导体层、牺牲层和衬底，形成第二沟槽；在形成第二沟槽之后，去除第二掩膜层。

可选的，在刻蚀形成第二沟槽时，刻蚀伪纳米线底部的衬底，在第一区域的衬底内形成第三沟槽。

可选的，还包括：在第二沟槽内、第三沟槽内和衬底表面形成介质层，第一区域的介质层暴露出器件纳米线，且第一区域的介质层表面低于所述器件纳米线，使所述器件纳米线悬空于所述介质层上方。

可选的，所述介质层的形成工艺包括：在第二沟槽内、第三沟槽内、衬底表面以及半导体层上形成介质膜；平坦化所述介质膜，直至暴露出第二区域的半导体层表面，在第二沟槽内、第三沟槽内、以及第一区域的衬底表面形成介质层，其中，形成于第二沟槽内的介质层形成隔离结构；在平坦化工艺之后，去除第一区域的部分介质层，使第一区域的介质层表面低于器件纳米线。

可选的，去除第一区域的部分介质层的工艺包括湿法刻蚀工艺，刻蚀液包括氢氟酸溶液。

可选的，所述第一沟槽的形成工艺包括：在半导体层表面形成第一掩膜层，所述第一掩膜层暴露与第一沟槽位置对应的半导体层表面；以所述第一掩膜层为掩膜，刻蚀所述半导体层和牺牲层，直至暴露出衬底表面为止。

可选的，在去除伪纳米线之后，去除所述第一掩膜层。

可选的，在第一次退火工艺之前，去除纳米线表面的第一掩膜层。

可选的，还包括：在去除伪纳米线之后，进行第二次退火工艺，对器件纳米线表面进行处理，使器件纳米线表面光滑。

可选的，所述第二次退火工艺的参数包括：退火气体包括氢气或氦气，温度为800摄氏度～1200摄氏度，气压为5毫托～1大气压。

可选的，所述第二次退火工艺在器件纳米线表面、暴露出的衬底表面、以及暴露出的半导体层表面形成衬垫层。

可选的，所述第一次退火工艺的参数包括：退火气体包括氢气或氦气，温度为650摄氏度～1100摄氏度，气压为5毫托～1大气压。

可选的，所述第一次退火为单步退火或多步退火。

可选的，在所述第一次退火工艺之后，还包括：在纳米线表面形成氧化层，使所述纳米线表面光滑；采用湿法刻蚀工艺去除所述氧化层。

可选的，所述半导体层的材料为硅，所述牺牲层的材料为氧化硅或硅锗。

可选的，还包括：在去除伪纳米线之后，在器件纳米线表面形成包围器件纳米线的栅极结构，所述栅极结构包括：位于器件纳米线表面的栅介质层，位于栅介质层表面的栅极层，以及位于栅介质层和栅极层侧壁表面的侧墙；在所述栅极结构两侧的纳米线内形成源区和漏区。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，在半导体层和牺牲层内形成第一沟槽，相邻第一沟槽之间的半导体层形成纳米线，所述纳米线包括器件纳米线和伪纳米线。所述器件纳米线在后续工艺中用于形成半导体器件，而所述伪纳米线用于调节器件纳米线与相邻纳米线或半导体结构之间的空间距离，使相邻纳米线之间距离相同，从而在后续的第一次退火工艺中，能够使器件纳米线周围的温度分布和气氛分布均匀，从而保证了在第一次退火之后，若干纳米线的横截面形状或表面形貌均匀。在第一次退火工艺之后，去除伪纳米线，则所述器件纳米线能够用于继续形成半导体器件，且所形成的半导体器件性能改善、均一性提高。

进一步，所述衬底还包括第二区域，所述第二区域用于形成其它半导体器件，例如平面晶体管，因此，需要在第二区域的衬底内形成第二沟槽，所述第二沟槽用于隔离结构，所述隔离结构用于使相邻半导体器件的有源区隔离。而形成所述第二沟槽的同时，能够去除所述伪纳米线，以此简化工艺步骤，减少工艺成本。

进一步，在去除伪纳米线之后，进行第二次退火工艺。所述第二次退火工艺用于对器件纳米线表面进行处理，使器件纳米线的表面光滑，以保证后续在器件纳米线表面形成的半导体器件性能，避免产生漏电等现象。而且，所述第二次退火工艺还能够在器件纳米线表面形成衬垫层，所述衬垫层能够在后续工艺中，保护所述器件纳米线表面免受损伤，以保证器件纳米线的形貌良好。

进一步，在去除伪纳米线之后，在器件纳米线表面形成包围器件纳米线的栅极结构，所述栅极结构两侧的器件纳米线内形成源区和漏区，所形成的半导体器件即全包围栅纳米线晶体管，其中，由栅极结构包围的部分器件纳米线形成沟道区。

附图说明

图1是一种纳米线结构实施例的剖面结构示意图；

图2至图12是本发明实施例的半导体器件的形成过程的结示意图。

具体实施方式

如背景技术所述，现有技术所形成的纳米线形貌不良，导致所形成的全包围栅纳米线晶体管的形成性能不良。

经过研究发现，请参考图1，图1是一种纳米线结构实施例的剖面结构示意图，包括：衬底100，悬空于衬底100上方、且平行排列的若干纳米线101，所述纳米线101两端具有位于衬底100表面的支撑部，使纳米线100能够悬空于衬底100上。在形成栅极结构之前，需要对所述纳米线101进行退火处理，使所述纳米线101的剖面呈圆形。

然而，根据器件设计的需求，各纳米线101与周围器件之间的空间距离不相同，例如，纳米线101a与纳米线101b之间的距离A较大，而纳米线101b与纳米线101c之间的距离B较小，而纳米线101c的一侧具有纳米线101b，而另一侧不具有器件结构。在所述退火工艺中，容易使各纳米线101周围的气氛环境或温度分布不相同，从而容易造成退火后的各纳米线101表面形貌、或者横截面形状不均匀。

为了解决上述问题，本发明提出一种半导体器件的形成方法。其中，在半导体层和牺牲层内形成第一沟槽，相邻第一沟槽之间的半导体层形成纳米线，所述纳米线包括器件纳米线和伪纳米线。所述器件纳米线在后续工艺中用于形成半导体器件，而所述伪纳米线用于调节器件纳米线与相邻纳米线或半导体结构之间的空间距离，使相邻纳米线之间距离相同，从而在后续的第一次退火工艺中，能够使器件纳米线周围的温度分布和气氛分布均匀，从而保证了在第一次退火之后，若干纳米线的横截面形状或表面形貌均匀。在第一次退火工艺之后，去除伪纳米线，则所述器件纳米线能够用于继续形成半导体器件，且所形成的半导体器件性能改善、均一性提高。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2至图12是本发明实施例的半导体器件的形成过程的结示意图。

请参考图2，提供衬底200，所述衬底200具有第一区域I，所述衬底200表面具有牺牲层201，所述牺牲层201表面具有半导体层202。

在本实施例中，所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)或玻璃衬底。所述半导体层202的材料为硅、硅锗、锗或碳化硅，所述半导体层202用于形成纳米线。所述牺牲层201的材料与衬底200和半导体层202的材料不同，后续在去除牺牲层201时，不会损伤衬底200和半导体层202表面的形貌；本实施例中，所述衬底200为硅衬底，所述半导体层202的材料为硅，所述牺牲层202的材料为氧化硅或硅锗，所述牺牲层201用于在半导体层202和衬底200之间占据空间，后续去除纳米线底部的牺牲层之后，能够使纳米线悬空于衬底200上。

本实施例中，所述衬底200为硅衬底，所述硅衬底价格低廉、应用广泛，能够在第一区域形成全包围栅纳米线晶体管的同时，在硅衬底的其他区域形成基于硅衬底的半导体器件。所述牺牲层201和半导体层202的形成工艺为沉积工艺。当所述牺牲层201的材料为半导体材料，例如硅锗时，所述牺牲层201的形成工艺为选择性外延沉积工艺；当所述牺牲层201的材料为绝缘材料，例如氧化硅时，所述牺牲层201的形成工艺为化学气相沉积工艺或原子层沉积工艺。所述半导体层202的形成工艺为化学气相沉积工艺或选择性外延沉积工艺。

所述牺牲层201的厚度决定了后续形成的纳米线到衬底200表面的距离，所述半导体层202的厚度决定了后续形成的纳米线剖面图形的直径。本实施例中，所述牺牲层201的厚度为10纳米～100纳米；所述半导体层202的厚度为10纳米～50纳米。

在另一实施例中，提供绝缘体上半导体衬底，所述绝缘体上半导体衬底包括：基底、位于基底表面的绝缘层、位于绝缘层表面的半导体层；所述基底即所述衬底200，所述绝缘层即所述牺牲层201，所述半导体层即半导体层202；所述半导体层202的材料为硅或者，所述牺牲层201的材料为氧化硅。采用绝缘体上半导体衬底能够简化工艺，节省工艺时间。

本实施例中，所述衬底200还包括第二区域II，所述第一区域I用于形成全包围栅纳米线晶体管，所述第二区域II用于形成其它半导体器件，本实施例中用于形成平面半导体器件，例如平面晶体管。

请参考图3和图4，图4是图3的俯视结构图，图3是图4沿AA’方向的剖面结构示意图，在第一区域I的半导体层202和牺牲层201内形成至少三个相邻的第一沟槽203，所述第一沟槽203暴露出衬底200表面，若干第一沟槽203之间的半导体层202形成至少两根平行排列的纳米线204，相邻纳米线204之间距离相同，所述纳米线204包括器件纳米线204a和伪纳米线204b。

所述第一沟槽203的形成工艺包括：在半导体层202表面形成第一掩膜层205，所述第一掩膜层205暴露与第一沟槽203位置对应的半导体层202表面；以所述第一掩膜层205为掩膜，刻蚀所述半导体层202和牺牲层201，直至暴露出衬底200表面为止。

在本实施例中，所述第一掩膜层205的材料为氮化硅、碳化硅、氮氧化硅、无定形碳中的一种或多种组合。所述第一掩膜层205的形成工艺包括：在半导体层202表面形成第一掩膜薄膜；在所述第一掩膜薄膜表面形成光刻胶层，所述光刻胶层经过曝光图形化，且所述光刻胶层暴露出第一沟槽203的对应位置；以所述光刻胶层为掩膜，刻蚀所述第一掩膜薄膜，直至暴露出半导体层202表面为止，形成第一掩膜层；在形成第一掩膜层之后，去除所述光刻胶层，所述去除光刻胶层的方法为湿法去胶工艺、或灰化工艺。

在另一实施例中，所述第一掩膜层205为光刻胶层，所述光刻胶层的形成工艺包括：采用涂布工艺在半导体层表面形成光刻胶膜；对所述光刻胶膜进行曝光显影以图形化，形成光刻胶层。

所述第一掩膜层205能够以多重图形化掩膜工艺形成，使所形成的纳米线204之间距离缩小，有利于在后续的第一次退火工艺中，使各纳米线204周围的温度分布和气氛分布更均匀。所述多重图形化掩膜工艺包括：自对准双重图形化(Self-alignedDoublePatterned，SaDP)工艺、自对准三重图形化(Self-alignedTriplePatterned)工艺、或自对准四重图形化(Self-alignedDoubleDoublePatterned，SaDDP)工艺。

刻蚀所述半导体层202和牺牲层201的工艺为各向异性的刻蚀工艺，能够使所形成的第一沟槽203侧壁垂直于衬底200表面，使所形成的纳米线204的图形与第一掩膜层205的图形一致。本实施例中，所述半导体层202的材料为硅，所述牺牲层201的材料为硅锗，所述各向异性的干法刻蚀工艺包括：刻蚀气体包括CF₄、HBr、和O₂，载气为He，其中，CF₄的气体流量为20sccm～200sccm、HBr的气体流量为50sccm～1000sccm、O₂的气体流量为5sccm～20sccm、He的气体流量为200sccm～1000sccm，压强为5毫托～50毫托。

所形成的纳米线204中，器件纳米线204a用于在后续工艺形成全包围栅纳米线晶体管，所述伪纳米线204b在后续第一次退火工艺之后被去除。所述器件纳米线204a的位置根据器件设计需要而定，因此所述器件纳米线204a周围与周围的半导体结构或纳米线204之间的距离会不一致，当后续进行退火工艺时，各器件纳米线204a周围的气体分布和温度分布会不均匀，容易导致退火后的器件纳米线横截面图形不均匀。

因此，需要在所述器件纳米线204a两侧增加伪纳米线204b，使各纳米线204之间的距离一致、且距离缩小，尤其是各器件纳米线204a两侧均设置有伪纳米线204b或器件纳米线204a，从而使各器件纳米线204a与周围半导体结构之间的距离均一，则在后续的退火工艺中，使各器件纳米线204a周围的气体分布和温度分布均匀，以保证退火后的器件纳米线204a的横截面图形和尺寸均匀。

请参考图5，去除纳米线204底部的牺牲层201，使所述纳米线204悬空于衬底200上方。

所述去除纳米线204底部牺牲层201的工艺为各向同性的刻蚀工艺，由于所述各向同性的刻蚀工艺在各方向上均具有刻蚀速率，因此能够去除纳米线204底部的牺牲层201。

所述各向同性的刻蚀工艺为干法刻蚀工艺或湿法刻蚀工艺。本实施例采用干法刻蚀工艺，所述各向同性的干法刻蚀工艺的功率为100W～500W，偏置电压为0V～10V，温度为40℃～60℃，刻蚀气体包括HCl和CF₄。其中，过调节刻蚀气体中HCl和CF₄的混合比例，能够控制半导体层202和牺牲层201之间的刻蚀选择比，以保证在去除牺牲层201之后，对纳米线204表面和衬底200的损伤较小。

在另一实施例中，采用湿法刻蚀工艺去除牺牲层201，而本实施例的牺牲层201材料为硅锗，所述各向同性的湿法刻蚀工艺的刻蚀液为KOH溶液。

在去除纳米线204底部的牺牲层201之后，所述纳米线两端未被刻蚀的牺牲层201和半导体层202能够支撑所述纳米线204，以实现纳米线204能够悬空于衬底200上方。

本实施例中，在去除所述牺牲层201时，去除纳米线204表面的第一掩膜层205，以避免后续的第一次退火工艺中，所述第一掩膜层205妨碍纳米线204的形貌变化。

请参考图6，在去除第一区域I的牺牲层201之后，进行第一次退火工艺，使所述纳米线204的横截面呈圆形。

所述第一次退火工艺的参数包括：退火气体包括氢气或氦气，温度为650摄氏度～1100摄氏度，气压为5毫托～1大气压。所述第一次退火工艺为单步退火(OneStep)或多步(Multiplestep)退火。

经过第一次退火工艺后，能够使所述纳米线204的表面光滑，且所述纳米线204的横截面成为圆形，从而能够避免是纳米线204发生尖端放电现象，使所形成的全包围栅纳米线晶体管的漏电流减少。

在一实施例中，在所述第一次退火工艺之后，还包括：采用氧化工艺在纳米线204表面形成氧化层，使所述纳米线204表面光滑；采用湿法刻蚀工艺去除所述氧化层。所述氧化工艺为热氧化工艺或湿法氧化工艺。所述湿法刻蚀工艺的刻蚀液为氢氟酸溶液。通过形成氧化层，以及去除氧化层，能够改善所述纳米线204表面的形貌，而且通过湿法刻蚀工艺去除氧化层，不会对衬底200或纳米线204表面造成损伤。

请参考图7和图8，图8是图7的俯视结构图，图7是图8沿AA’方向的剖面结构示意图，在第一次退火工艺之后，去除伪纳米线204b(如图6所示)。

在本实施例中，在第一区域I去除伪纳米线204b时，在第二区域II的半导体层202、牺牲层201和衬底200内形成第二沟槽206，所述第二沟槽206用于形成浅沟槽隔离结构(STI，ShallowTrenchIsolator)，由于所述第二区域II用于形成平面半导体器件，所述浅沟槽隔离结构用于隔离相邻半导体器件的有源区。由于去除伪纳米线204b和形成第二沟槽206的工艺同时进行，因此能够减少工艺步骤，节省工艺时间。

所述去除伪纳米线204b、以及形成第二沟槽206的工艺包括：在第一区域I的衬底和纳米线上、以及第二区域II的半导体层202上形成第二掩膜层，所述第二掩膜层暴露出伪纳米线204b、位于伪纳米线204b底部的衬底200、以及第二沟槽206的对应位置；以所述第二掩膜层为掩膜，刻蚀所述伪纳米线204b、以及第二区域II暴露出的半导体层202、牺牲层201和衬底200，去除第一区域I的伪纳米线204b，在第二区域II的半导体层202、牺牲层201和衬底200内形成第二沟槽206；在形成第二沟槽206之后，去除第二掩膜层。

本实施例中，所述半导体层202表面还具有第一掩膜层205，所述第二掩膜层形成于所述第一掩膜层205表面，并且覆盖伪纳米线204b、以及位于所述伪纳米线204b底部的衬底200。

本实施例中，所述第二掩膜层的材料为氮化硅、碳化硅、氮氧化硅、无定形碳中的一种或多种组合，且所述第二掩膜层的材料与第一掩膜层205的材料不同，使第二掩膜层与第一掩膜层205之间具有刻蚀选择性。去除所述第二掩膜层的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺对器件纳米线204a和衬底200表面的损伤较小。

所述第二掩膜层的形成工艺包括：在第一掩膜层205表面、纳米线204表面、以及纳米线底部的衬底200表面形成第二掩膜薄膜；在所述第二掩膜薄膜表面形成光刻胶层，所述光刻胶层经过曝光图形化，且所述光刻胶层暴露出伪纳米线204b的对应位置；以所述光刻胶层为掩膜，刻蚀所述第二掩膜薄膜和第一掩膜层，直至暴露出半导体层202表面为止，形成第二掩膜层；在形成第一掩膜层之后，去除所述光刻胶层，所述去除光刻胶层的方法为湿法去胶工艺、或灰化工艺。

在另一实施例中，所述第二掩膜层为光刻胶层，在形成光刻胶层之前，需要在第一掩膜层205表面、纳米线204表面、以及纳米线204底部的衬底200表面形成抗反射层，且所述抗反射层的表面平坦，在所述抗反射层表面形成光刻胶层。所述抗反射层包括底层抗反射层；此外，在所述底层抗反射层底部，还能够形成介质抗反射层。所述光刻胶层的形成工艺包括：采用涂布工艺在抗反射层表面形成光刻胶膜；对所述光刻胶膜进行曝光显影以图形化，形成光刻胶层。

刻蚀所述伪纳米线204b、半导体层202、牺牲层201和衬底200的工艺为各向异性的干法刻蚀工艺。本实施例中，半导体层202的材料为硅，牺牲层201的材料为硅锗，衬底200的材料为硅，所述各向异性的干法刻蚀工艺参数包括：刻蚀气体为HCl、以及CF₄、CHF₃、C₂F₆中的一种或多种，刻蚀功率为100W～500W，偏置电压为0V～10V，温度为40℃～100℃。

本实施例中，由于所述去除伪纳米线204b和形成第二沟槽206的工艺同时进行，因此在刻蚀形成第二沟槽206时，刻蚀伪纳米线204b底部的衬底200，并且在第一区域I的衬底200内形成第三沟槽207，所形成的第二沟槽206底部齐平于或低于第三沟槽207底部。

请参考图9，在去除伪纳米线204b(如图6所示)之后，进行第二次退火工艺，对器件纳米线204a表面进行处理，使器件纳米线204a表面光滑。

所述第二次退火工艺用于修复前序工艺对器件纳米线204a的损伤。所述第二次退火工艺的参数包括：退火气体包括氢气或氦气，温度为800摄氏度～1200摄氏度，气压为5毫托～1大气压。

在本实施例中，所述第二次退火工艺还能够在器件纳米线204a表面、暴露出的衬底200表面、以及暴露出的半导体层202表面形成衬垫层208。通过在第二次退火工艺的气体中通入氧化气体，例如O₂、O₃、NO、H₂O气体，所述衬垫层208的材料为氧化材料，所述衬垫层208位于第二沟槽206和第三沟槽207侧壁和底部表面、器件纳米线204a表面、以及器件纳米线204a底部的衬底表面。所述衬垫层208较为致密，而所述第二沟槽206用于形成浅沟槽隔离结构，因此所述衬垫层208能够用于隔离浅沟槽隔离结构和衬底200，避免衬底200被氧化。而形成于器件纳米线204a表面的衬垫层208在后续工艺中被去除，有利于使器件纳米线204a表面更光滑。

请参考图10，在第二沟槽206(如图9所示)内、第三沟槽207(如图9所示)内和衬底200表面形成介质层209。

所述介质层209的形成工艺包括：在第二沟槽206内、第三沟槽207内、衬底200表面以及半导体层202上形成介质膜；平坦化所述介质膜，直至暴露出第二区域II的半导体层202表面，形在第二沟槽206内、第三沟槽207内、以及第一区域I的衬底200表面形成介质层209。

所述介质膜的材料为氧化硅，形成工艺为化学气相沉积工艺，本实施例中，所述衬底200内具有第二构成206和第三沟槽207，所述流体化学气相沉积工艺(FCVD)或高深宽比(HARP)化学气相沉积工艺。

所述平坦化工艺为化学机械抛光工艺，或回刻蚀工艺；本实施例中，所述平坦化工艺为化学机械抛光工艺，由于半导体层表面还具有第一掩膜层205，所述第一掩膜层205能够作为所述化学机械抛光工艺的停止层，避免半导体层202表面受到损伤。

在平坦化工艺之后，形成于第二沟槽206内的介质层209即作为隔离结构，用于隔离形成于第二区域II的相邻半导体器件之间的有源区。

请参考图11，去除第一区域I的部分介质层209，暴露出器件纳米线204a，使第一区域I的介质层209表面低于器件纳米线204a，所述器件纳米线204a悬空于所述介质层206上方。

本实施例中，在暴露出器件纳米线204a之后，去除所述第一掩膜层205(如图10所示)。

由于在形成介质层209之后，器件纳米线204a被所述介质层209覆盖，为了后续能够在所述器件纳米线204a表面形成栅极结构，需要去除第一区域的部分介质层209，以暴露出所述器件纳米线204a。

本实施例中，去除第一区域I部分介质层209的工艺包括：在介质层209表面和第一掩膜层205表面形成第三掩膜层，所述第三掩膜层暴露出与器件纳米线204a位置对应的介质层209表面；以所述第三掩膜层刻蚀所述介质层，直至暴露出器件纳米线204a，在介质层209内形成开口，所述开口底部低于器件纳米线204a。

刻蚀所述介质层209的工艺为湿法刻蚀工艺，由于介质层209的材料为氧化硅，湿法刻蚀的刻蚀液为氢氟酸溶液。采用湿法刻蚀工艺刻蚀介质层，对器件纳米线204a表面的损伤较小，而且在刻蚀介质层209时，所述器件纳米线204a表面的衬垫层208被去除。

在另一实施例中，能够采用各向同性的干法刻蚀工艺刻蚀所述介质层209，所述各向同性的干法刻蚀工艺能够去除位于器件纳米线204a底部的部分介质层209。

在本实施例中，在刻蚀介质层209之后，去除半导体层202表面的第一掩膜层205，暴露出第二区域II的半导体层202表面，以便后续能够在所述半导体层202表面形成半导体结构或半导体器件。所述去除第一掩膜层205的工艺为湿法刻蚀工艺或干法刻蚀工艺；本实施例中，第一掩膜层205的材料为氮化硅，采用湿法刻蚀工艺去除第一掩膜层205，刻蚀液为磷酸。

请参考图12，在器件纳米线204a表面形成包围器件纳米线204a的栅极结构210；在所述栅极结构210两侧的纳米线内形成源区和漏区。

所述栅极结构210包括：位于器件纳米线204a表面的栅介质层210a，位于栅介质层210a表面的栅极层210b，以及位于栅介质层210a和栅极层210b侧壁表面的侧墙(未示出)。所形成的晶体管为全包围栅纳米线晶体管。

所述栅介质层210a的材料为氧化硅、氮化硅或高K介质材料。在一实施例中，所述栅介质层204的材料为氧化硅或氮化硅，所述栅电极层210b的材料为多晶硅。在另一实施例中，所述栅介质层210a的材料为高K介质材料，所述栅电极层210b的材料为金属。所述侧墙的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种。

所述源区和漏区的形成工艺包括：以所述栅极结构210为掩膜，在所述器件纳米线204a内进行离子注入。当需要形成P型晶体管时，进行P型离子注入，所注入的离子为硼离子或铟离子。当需要形成N型晶体管时，进行N型离子注入，所注入的离子为磷离子或砷离子。

本实施例中，在半导体层和牺牲层内形成第一沟槽，相邻第一沟槽之间的半导体层形成纳米线，所述纳米线包括器件纳米线和伪纳米线。所述器件纳米线在后续工艺中用于形成半导体器件，而所述伪纳米线用于调节器件纳米线与相邻纳米线或半导体结构之间的空间距离，使相邻纳米线之间距离相同，从而在后续的第一次退火工艺中，能够使器件纳米线周围的温度分布和气氛分布均匀，从而保证了在第一次退火之后，若干纳米线的横截面形状或表面形貌均匀。在第一次退火工艺之后，去除伪纳米线，则所述器件纳米线能够用于继续形成半导体器件，且所形成的半导体器件性能改善、均一性提高。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体器件的形成方法，其特征在于，包括：

提供衬底，所述衬底具有第一区域，所述衬底表面具有牺牲层，所述牺牲层表面具有半导体层；

在第一区域的半导体层和牺牲层内形成至少三个相邻的第一沟槽，所述第一沟槽暴露出衬底表面，第一沟槽之间的半导体层形成至少两根平行排列的纳米线，相邻纳米线之间距离相同，所述纳米线包括器件纳米线和伪纳米线；

去除纳米线底部的牺牲层，使所述纳米线悬空于衬底上方；

在去除第一区域的牺牲层之后，进行第一次退火工艺，使所述纳米线的横截面呈圆形；

在第一次退火工艺之后，去除伪纳米线。

2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述衬底还包括第二区域；在第一区域去除伪纳米线时，在第二区域的半导体层、牺牲层和衬底内形成第二沟槽；在所述第二沟槽内形成隔离结构。

3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述去除伪纳米线、以及形成第二沟槽的工艺包括：在第一区域的衬底和纳米线上、以及第二区域的半导体层上形成第二掩膜层，所述第二掩膜层暴露出伪纳米线、位于伪纳米线底部的衬底、以及第二沟槽的对应位置；以所述第二掩膜层为掩膜，刻蚀所述伪纳米线、以及第二区域暴露出的半导体层、牺牲层和衬底，形成第二沟槽；在形成第二沟槽之后，去除第二掩膜层。

4.如权利要求3所述的半导体器件的形成方法，其特征在于，在刻蚀形成第二沟槽时，刻蚀伪纳米线底部的衬底，在第一区域的衬底内形成第三沟槽。

5.如权利要求4所述的半导体器件的形成方法，其特征在于，还包括：在第二沟槽内、第三沟槽内和衬底表面形成介质层，第一区域的介质层暴露出器件纳米线，且第一区域的介质层表面低于所述器件纳米线，使所述器件纳米线悬空于所述介质层上方。

6.如权利要求5所述的半导体器件的形成方法，其特征在于，所述介质层的形成工艺包括：在第二沟槽内、第三沟槽内、衬底表面以及半导体层上形成介质膜；平坦化所述介质膜，直至暴露出第二区域的半导体层表面，在第二沟槽内、第三沟槽内、以及第一区域的衬底表面形成介质层，其中，形成于第二沟槽内的介质层形成隔离结构；在平坦化工艺之后，去除第一区域的部分介质层，使第一区域的介质层表面低于器件纳米线。

7.如权利要求6所述的半导体器件的形成方法，其特征在于，去除第一区域的部分介质层的工艺包括湿法刻蚀工艺，刻蚀液包括氢氟酸溶液。

8.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一沟槽的形成工艺包括：在半导体层表面形成第一掩膜层，所述第一掩膜层暴露与第一沟槽位置对应的半导体层表面；以所述第一掩膜层为掩膜，刻蚀所述半导体层和牺牲层，直至暴露出衬底表面为止。

9.如权利要求8所述的半导体器件的形成方法，其特征在于，在去除伪纳米线之后，去除所述第一掩膜层。

10.如权利要求8所述的半导体器件的形成方法，其特征在于，在第一次退火工艺之前，去除纳米线表面的第一掩膜层。

11.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在去除伪纳米线之后，进行第二次退火工艺，对器件纳米线表面进行处理，使器件纳米线表面光滑。

12.如权利要求11所述的半导体器件的形成方法，其特征在于，所述第二次退火工艺的参数包括：退火气体包括氢气或氦气，温度为800摄氏度～1200摄氏度，气压为5毫托～1大气压。

13.如权利要求11所述的半导体器件的形成方法，其特征在于，所述第二次退火工艺在器件纳米线表面、暴露出的衬底表面、以及暴露出的半导体层表面形成衬垫层。

14.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一次退火工艺的参数包括：退火气体包括氢气或氦气，温度为650摄氏度～1100摄氏度，气压为5毫托～1大气压。

15.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一次退火为单步退火或多步退火。

16.如权利要求1所述的半导体器件的形成方法，其特征在于，在所述第一次退火工艺之后，还包括：在纳米线表面形成氧化层，使所述纳米线表面光滑；采用湿法刻蚀工艺去除所述氧化层。

17.如权利要求1所述的半导体器件的形成方法，其特征在于，所述半导体层的材料为硅，所述牺牲层的材料为氧化硅或硅锗。

18.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在去除伪纳米线之后，在器件纳米线表面形成包围器件纳米线的栅极结构，所述栅极结构包括：位于器件纳米线表面的栅介质层，位于栅介质层表面的栅极层，以及位于栅介质层和栅极层侧壁表面的侧墙；在所述栅极结构两侧的纳米线内形成源区和漏区。