CN105374680A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN105374680A CN105374680A CN201410425453.9A CN201410425453A CN105374680A CN 105374680 A CN105374680 A CN 105374680A CN 201410425453 A CN201410425453 A CN 201410425453A CN 105374680 A CN105374680 A CN 105374680A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask layer
- nano wire
- substrate
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
一种半导体结构的形成方法,包括:提供衬底;刻蚀所述衬底,在所述衬底内形成开口、以及位于所述开口底部表面的若干纳米线,所述纳米线垂直于所述衬底表面;在所述开口内形成牺牲层;在所述牺牲层表面和纳米线顶部形成第二掩膜层,所述第二掩膜层覆盖于所述若干纳米线上,且所述第二掩膜层暴露出部分牺牲层表面;在形成第二掩膜层之后,去除所述牺牲层;在去除所述牺牲层之后,对所述纳米线进行退火。所形成的半导体结构形貌良好。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体制造技术的飞速发展,半导体器件朝着更高的元件密度,以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用,因此随着半导体器件的元件密度和集成度的提高,晶体管的栅极尺寸也越来越短。然而,晶体管的栅极尺寸变短会使晶体管产生短沟道效应,进而产生漏电流,最终影响半导体器件的电学性能。
为了克服晶体管的短沟道效应,抑制漏电流,现有技术提出了一种纳米线(Nanowire)晶体管,所述纳米线晶体管能够在减小晶体管尺寸的同时,克服短沟道效应,抑制漏电流。
所述纳米线晶体管的形成方法,包括:提供衬底;对所述衬底进行刻蚀,在所述衬底内形成开口,所述开口底部的表面形成有若干纳米线,所述纳米线垂直于所述衬底表面。在形成所述垂直于衬底表面的纳米线之后,能够对所述纳米线进行热退火处理,使所述纳米线表面的粗糙度降低,并且使所述纳米线的棱角成为圆角,以减少尖端放电问题。
在形成所述纳米线之后,在所述纳米线的表面形成包围所述纳米线的栅极结构,所述栅极结构包括:包围于所述纳米线表面的栅介质层、以及位于所述栅介质层表面形成栅电极层。在形成栅极结构之后,在所述纳米线的两端形成位于所述栅极结构两侧的源漏区。
然而,现有技术所形成的纳米线形貌不良,导致所形成的纳米线晶体管的性能不佳、良率下降。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法,所形成的半导体结构的形貌良好。
为解决上述问题,本发明提供一种半导体结构的形成方法,包括:提供衬底;刻蚀所述衬底,在所述衬底内形成开口、以及位于所述开口底部表面的若干纳米线,所述纳米线垂直于所述衬底表面;在所述开口内形成牺牲层;在所述牺牲层表面和纳米线顶部形成第二掩膜层,所述第二掩膜层覆盖于所述若干纳米线上,且所述第二掩膜层暴露出部分牺牲层表面;在形成第二掩膜层之后,去除所述牺牲层;在去除所述牺牲层之后,对所述纳米线进行退火。
可选的,所述纳米线的形成工艺包括:在衬底表面形成第一掩膜层,所述第一掩膜层暴露出需要形成开口的衬底对应区域表面,且所述第一掩膜层覆盖需要形成纳米线的衬底对应区域表面;以所述第一掩膜层为掩膜,刻蚀所述衬底,在衬底内形成开口和纳米线。
可选的,所述牺牲层的形成工艺包括:在第一掩膜层表面以及所述开口内形成填充满所述开口的牺牲膜;对所述牺牲膜进行平坦化,直至暴露出第一掩膜层表面为止,形成所述牺牲层,所述牺牲层与所述第一掩膜层表面齐平。
可选的,还包括:在所述平坦化工艺之后,对所述牺牲层进行回刻蚀,使所述牺牲层的表面低于所述第一掩膜层表面。
可选的,所述第二掩膜层形成于所述第一掩膜层和牺牲层表面。
可选的,还包括:在对所述牺牲膜进行平坦化之后,去除所述第一掩膜层,所述牺牲层的表面高于或齐平于所述衬底表面。
可选的,在对所述牺牲膜进行平坦化之后,对所述牺牲层进行回刻蚀,使所述牺牲层的表面低于或齐平于所述衬底表面。
可选的,所述第二掩膜层形成于所述衬底、纳米线和牺牲层表面。
可选的,所述第一掩膜层的材料为氮化硅、氮氧化硅、碳氮化硅中的一种或多种组合;所述第一掩膜层的材料与第二掩膜层的材料相同或不同。
可选的,所述牺牲层的形成工艺包括:在衬底表面、纳米线表面以及开口内形成填充满所述开口的牺牲膜;对所述牺牲膜进行平坦化,直至暴露出衬底和纳米线的顶部表面为止,形成牺牲层,所述牺牲层与衬底和纳米线表面齐平。
可选的,在所述平坦化工艺之后,对所述牺牲层进行回刻蚀,使所述牺牲层的表面低于衬底和纳米线表面。
可选的,所述牺牲层的材料与第二掩膜层的材料不同。
可选的,所述第二掩膜层的材料为氮化硅、氮氧化硅、碳氮化硅中的一种或多种组合;所述牺牲层的材料为底层抗反射层材料、无定形碳或氧化硅。
可选的,所述第二掩膜层的形成工艺包括:在所述牺牲层表面和纳米线上形成第二掩膜薄膜;刻蚀部分第二掩膜薄膜,直至暴露出部分牺牲层表面为止,在若干纳米线的顶部形成第二掩膜层。
可选的,所述退火工艺的参数包括:退火温度为800摄氏度~1300摄氏度,退火气体包括氦气、氢气中的一种或两种。
可选的,所述退火工艺使所述纳米线的横截面呈圆形。
可选的,还包括:在所述退火工艺之后,去除所述第二掩膜层。
可选的,还包括:在所述退火工艺之后,在所述纳米线表面形成包围所述纳米线的栅极结构,所述栅极结构包括:位于纳米线表面的栅介质层、以及位于栅介质层表面的栅极层;分别在所述纳米线的两端形成位于栅极结构两侧的源漏区;在形成栅极结构之后,在所述开口内形成填充满所述开口的介质层。
可选的,所述若干纳米线呈矩形阵列排列。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的方法中,在开口内形成垂直于衬底表面的纳米线之后,在所述开口内形成牺牲层,在所述牺牲层表面和纳米线顶部形成第二掩膜层。所述第二掩膜层覆盖于第二纳米线上,使得所述纳米线的顶部能够由所述第二掩膜层固定;而且,所述第二掩膜层暴露出部分牺牲层表面,则能够以所述第二掩膜层为掩膜,去除位于开口内的牺牲层,以便进行后续的退火工艺。在去除所述牺牲层之后,对纳米线进行退火工艺的过程中,由于所述纳米线的顶部由所述第二掩膜层固定,因此所述纳米线的顶部不易在所述退火过程中发生移动,由此保证了经过退火之后的表面不会发生形变,避免了所述纳米线发生弯曲,甚至相互桥接的问题。同时,所述纳米线表面的粗糙度较低,所述纳米线表面的棱角能够在所述退火过程中成为圆角,从而防止了所述棱角处发生尖端放电效应,减少了漏电流的产生。因此,所形成的纳米线形貌良好,以所述纳米线形成的半导体器件性能改善。
进一步,所述牺牲层的表面低于或齐平于所述衬底和纳米线的表面,因此,相邻纳米线之间的牺牲层表面具有凹陷,后续形成于牺牲层表面和纳米线顶部的第二掩膜层能够嵌入所述凹陷内,并能够覆盖部分所述纳米线的侧壁,使得所述第二掩膜层对所述纳米线顶部的固定更牢固,能够更有效地防止所述纳米线在退火过程中发生形变,防止所述纳米线发生弯曲或桥接。
进一步,在所述退火工艺之后,在所述纳米线表面形成包围所述纳米线的栅极结构,分别在所述纳米线的两端形成位于栅极结构两侧的源漏区,从而形成垂直于衬底表面的纳米线晶体管。由于所述纳米线晶体管垂直于衬底表面设置,使得所述纳米线晶体管投影于衬底表面的图形面积较小,因此所述纳米线晶体管的密度得以提高,有利于提高芯片集成度。
附图说明
图1是本发明一实施例对纳米线进行热退火之后的剖面结构示意图;
图2至图11是本发明实施例的半导体结构的形成过程的结构示意图。
具体实施方式
如背景技术所述,现有技术所形成的纳米线形貌不良,导致所形成的纳米线晶体管的性能不佳、良率下降。
经过研究发现,由于垂直于衬底表面的纳米线经过退火之后容易形变并发生弯曲,导致纳米线的形貌不良,甚至发生相邻纳米线桥接的问题,继而使所形成的纳米线晶体管的良率下降。
具体请参考图1,图1是对纳米线进行热退火之后的剖面结构示意图,包括:衬底100;位于衬底100内的开口101;位于开口101底部表面的若干纳米线102。
由于在所述热退火过程中,所述纳米线102呈半熔融状态,因此,纳米线102内的原子能够移动到自由能较低的位置,使得纳米线102的棱角能够成为圆角,甚至使所述纳米线102的横截面呈圆形。然而,由于所述纳米线102呈半熔融状态,使得所述纳米线102容易发生形变,尤其是所述纳米线102垂直于衬底100表面,且所述纳米线102的顶部并未被固定、为自由端,使得所述纳米线102的顶部更容易因重力作用而向下弯曲,从而造成纳米线102的弯曲、甚至桥接。
为了解决上述问题,本发明提出一种半导体结构的形成方法。其中,在开口内形成垂直于衬底表面的纳米线之后,在所述纳米线的顶部形成第二掩膜层,所述第二掩膜层覆盖若干纳米线,使得所述第二掩膜层能够使纳米线的顶部固定,从而,避免了所述纳米线的顶部在后续的退火过程中发生移动,以此避免所述纳米线在退火过程中发生弯曲的问题。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图2至图11是本发明实施例的半导体结构的形成过程的结构示意图。
请参考图2和图3,图3是图2的俯视图,图2是图3沿AA’方向的剖面结构示意图,提供衬底200;在衬底200表面形成第一掩膜层201。
后续通过刻蚀所述衬底200能够形成若干垂直于衬底200表面的纳米线,而所述纳米线作为所需形成的纳米线晶体管的沟道区,为了保证所述沟道区具有良好稳定的性能,所述衬底200为单晶半导体衬底;所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、III-V族化合物衬底。在本实施例中,所述衬底200为单晶硅衬底。
所述第一掩膜层201作为后续刻蚀衬底200以形成纳米线的掩膜,所述第一掩膜层201的材料为氮化硅、氮氧化硅、碳氮化硅中的一种或多种组合;所述第一掩膜层201暴露出需要形成后续开口的衬底200对应区域表面,且所述第一掩膜层201覆盖需要后续形成纳米线的衬底200对应区域表面。在本实施例中,后续形成的纳米线位于垂直于衬底表面,且所述纳米线呈矩阵排列,而所述开口为矩形开口,因此,所述第一掩膜层201暴露出矩形开口的对应区域,且在所述矩形开口的对应区域内,具有若干分立的第一掩膜层201覆盖,且所述若干分立的第一掩膜层201呈矩阵排列。
所述第一掩膜层201的形成工艺包括:在衬底200表面形成第一掩膜薄膜;采用涂布工艺在第一掩膜薄膜表面形成光刻胶膜;采用曝光和显影工艺去除部分光刻胶膜图形化,以形成图形化的光刻胶层;以所述图形化的光刻胶层为掩膜,刻蚀所述第一掩膜薄膜直至暴露出衬底200表面为止,形成第一掩膜层;在形成第一掩膜层之后,去除所述图形化的光刻胶层。
请参考图4,以所述第一掩膜层201为掩膜,刻蚀所述衬底200,在所述衬底内形成开口202、以及位于所述开口202底部表面的若干纳米线203,所述纳米线203垂直于所述衬底200表面。
所述刻蚀衬底200的工艺为各向异性的干法刻蚀工艺,所形成的开口202侧壁以及纳米线203的侧壁垂直于衬底200表面,从而形成于垂直于开口202底部表面以及衬底200表面的纳米线203。在本实施例中,所形成的纳米线203的横截面为矩形;在其它实施例中,所形成的纳米线203的横截面还能够为圆形、三角形或多边形。
本实施例中,所述衬底200为单晶硅衬底,所述各向异性的干法刻蚀工艺的参数包括:刻蚀气体包括氯气、溴化氢或氯气和溴化氢的混合气体,溴化氢的流量为200标准毫升/分钟~800标准毫升/分钟,氯气的流量为20标准毫升/分钟~100标准毫升/分钟,惰性气体的流量为50标准毫升/分钟~1000标准毫升/分钟,刻蚀腔室的压力为2毫托~200毫托,刻蚀时间为15秒~60秒。
本实施例中,所形成的开口202为矩形开口,在所述开口202内,所述若干纳米线203呈矩形阵列排列,且所述矩阵阵列的边缘到所述开口202侧壁的距离大于相邻纳米线203之间的距离。后续需要在所述开口202内形成牺牲层,并且在所述纳米线203的顶部形成第二掩膜层之后,则所述第一掩膜层201能够暴露出纳米线203的矩阵阵列周围的部分牺牲层表面,从而能够自所暴露出的牺牲层刻蚀去除开口202内所有的牺牲层,以便后续对纳米线203进行退火。
在本实施例中,在后续去除第二掩膜之后,再去除所述第一掩膜层201,所述第一掩膜层201能够在后续形成牺牲层时,对纳米线203的顶部表面进行保护,避免化学机械抛光工艺或回刻蚀工艺对纳米线203的顶部表面造成损伤。
请参考图5,在所述开口202(如图4所示)内形成牺牲层204。
所述牺牲层204用于填充所述开口202,使得后续形成的第二掩膜层能够位于所述牺牲层204表面以及纳米线203顶部,所述第二掩膜层能够用于固定所述纳米线203的顶部,避免所述纳米线203的顶部在后续的退火过程中发生移动,防止纳米线203发生弯曲,保证经过退火的纳米线203形貌良好。
在本实施例中,所述纳米线203的顶部表面具有第一掩膜层201,所述牺牲层204的形成工艺包括:在第一掩膜层201表面以及所述开口202内形成填充满所述开口203的牺牲膜;对所述牺牲膜进行平坦化,直至暴露出第一掩膜层201表面为止,形成所述牺牲层204,所述牺牲层204与所述第一掩膜层201表面齐平。
所述牺牲层204的材料为底层抗反射层材料、无定形碳或氧化硅,所述牺牲层204的材料需要选取易于被去除、且不易残留副产物的材料;而且,在本实施例中,所述牺牲层204的材料与第一掩膜层201的材料不同,使所述第一掩膜层与牺牲层之间具有较高的刻蚀选择性或抛光选择性。本实施例中,所述牺牲层204的材料为无定形碳。
所述牺牲膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、旋涂工艺或喷涂工艺。在本实施例中,所述牺牲层204的材料为氧化硅,形成工艺为流体化学气相沉积工艺,所述流体化学气相沉积工艺具有良好的填充能力。
对所述牺牲膜进行平坦化的工艺为化学机械抛光工艺或回刻蚀工艺;在本实施例中,所述平坦化工艺为化学机械抛光工艺,经过所述化学机械抛光工艺之后,所述第一掩膜层201与牺牲层204的表面齐平;而且,由于所述纳米线203的顶部表面具有第一掩膜层201,在所述化学机械抛光工艺中,所述第一掩膜层201能够作为抛光停止层,用于保护所述纳米线203的顶部表面免受损伤。
在一实施例中,在对所述牺牲膜进行平坦化之后,去除所述第一掩膜层201,并暴露出纳米线203的顶部表面,所述牺牲层的表面高于或齐平于所述衬底200表面,后续形成的第二掩膜位于所述纳米线203的顶部表面和牺牲层204的表面。去除所述第一掩膜层的工艺为干法刻蚀工艺或湿法刻蚀工艺,在该实施例中是湿法刻蚀工艺,所述湿法刻蚀工艺的刻蚀选择性较高,在去除第一掩膜层201时,对纳米线203顶部表面和衬底200表面的损伤较小。
在另一实施例中,在形成所述牺牲层204之前,去除所述第一掩膜层201,所述牺牲层的形成工艺包括:在衬底200表面、纳米线203表面以及开口202内形成填充满所述开口202的牺牲膜;对所述牺牲膜进行平坦化,直至暴露出衬底200和纳米线203的顶部表面为止,形成牺牲层,所述牺牲层与衬底200和纳米线表面齐平。后续形成的第二掩膜层位于所述纳米线203的顶部表面,使所述第二掩膜层对纳米线203顶部的固定更牢固。
请参考图6,在所述平坦化工艺之后,对所述牺牲层204进行回刻蚀,使所述牺牲层204的表面低于所述第一掩膜层201表面。
在本实施例中,所述纳米线203的顶部表面具有第一掩膜层201,通过回刻蚀所述牺牲层204,能够使所述牺牲层204的表面低于所述第一掩膜层201的顶部表面,在相邻第一掩膜层201之间形成凹陷;后续形成的第二掩膜层位于所述牺牲层204和第一掩膜层201表面,使得所述第二掩膜层能够嵌入所述凹陷内,则所述第二掩膜层与第一掩膜层201的结合更紧密牢固,从而使所述第二掩膜层对纳米线203的顶部固定更牢固,有利于避免纳米线203发生弯曲。
在另一实施例中,所述回刻蚀工艺还能够使所述牺牲层204的表面低于或齐平于所述衬底200表面和纳米线203的顶部表面,则后续形成的第二掩膜层还能够覆盖所述纳米线203靠近顶部的部分侧壁,从而使第二掩膜层对纳米线203顶部的固定更牢固。
所述回刻蚀工艺为干法刻蚀工艺或湿法刻蚀工艺,所述干法刻蚀工艺为各向异性的刻蚀工艺或各向同性的刻蚀工艺。在本实施例中,所述牺牲层204的材料为无定形碳,所述回刻蚀工艺为各向异性的等离子体干法刻蚀工艺,所述干法刻蚀工艺的参数包括:刻蚀气体包括含氧气体,例如氧气、臭氧、二氧化氮,刻蚀气体的流量为50标准毫升/分钟~1000标准毫升/分钟,气压为1毫托~1托,电压大于10伏,功率为大于100瓦。
在一实施例中,还能够不进行所述回刻蚀工艺,则在后续形成第二掩膜层时,所述第一掩膜层201与牺牲层的表面齐平,由于减少了回刻蚀的步骤,使得工艺制程简化。
在另一实施例中,在形成所述牺牲层204之前,去除所述第一掩膜层201,所形成的牺牲层与衬底200表面以及纳米线203的顶部表面齐平,则还能够对所述牺牲层进行回刻蚀,使所述牺牲层的表面低于衬底200和纳米线203表面。后续形成的第二掩膜层位于所述牺牲层和纳米线203表面,使所述第二掩膜层能够嵌入相邻纳米线203之间的凹陷处、并覆盖靠近纳米线203顶部的部分侧壁表面,使所述第二掩膜层对纳米线203的顶部固定更牢固。
请参考图7和图8,图8是图7的俯视图,图7是图8沿AA’方向的剖面结构示意图,在所述牺牲层204表面和纳米线203顶部形成第二掩膜层205,所述第二掩膜层205覆盖于所述若干纳米线203上,且所述第二掩膜层205暴露出部分牺牲层204表面。
所述第二掩膜层205用于固定所述纳米线203的顶部,避免所述纳米线203的顶部在后续的退火工艺中发生移动,防止所述纳米线203发生弯曲,从而保证了所形成的纳米线203形貌良好,有利于使所形成的半导体器件性能稳定、良率提高。
本实施例中,所述纳米线203的顶部表面和衬底200表面具有第一掩膜层201,所述第二掩膜层205形成于所述第一掩膜层201和牺牲层204表面。所述第二掩膜层201的形成工艺包括:
在第一掩膜层201和牺牲层204表面形成第二掩膜薄膜;采用涂布工艺在第二掩膜薄膜表面形成光刻胶膜;采用曝光和显影工艺去除部分光刻胶膜图形化,以形成图形化的光刻胶层;以所述图形化的光刻胶层为掩膜,刻蚀所述第二掩膜薄膜直至暴露出衬底200和部分牺牲层204表面为止,在若干纳米线203的顶部形成第二掩膜层205;在形成第二掩膜层205之后,去除所述图形化的光刻胶层。
本实施例中,所述第二掩膜层205覆盖所述纳米线203的矩形阵列区域,并且所述第二掩膜层205暴露出所述矩形阵列区域周围的部分牺牲层204表面,所暴露出的牺牲层204用于作为后续去除开口202(如图4所示)所有牺牲层204的窗口。
在本实施例中,所述牺牲层204的表面低于所述第一掩膜层201的表面,所述第二掩膜层205嵌入相邻第一掩膜层201之间的凹陷处,所述第二掩膜层205与第一掩膜层201的结合更紧密,而所述第一掩膜层201形成于纳米线203的顶部表面,则在后续对纳米线203进行退火时,所述第二掩膜层205对纳米线203顶部的固定更稳固。
所述第二掩膜层205的材料与第一掩膜层201的材料相同或不同,而所述牺牲层204的材料与第二掩膜层205的材料不同,以保证后续去除牺牲层204时,不会去除所述第二掩膜层205或第一掩膜层201;所述第二掩膜层205的材料为氮化硅、氮氧化硅、碳氮化硅中的一种或多种组合。
在另一实施例中,在形成所述第二掩膜层205时,所述衬底200表面和纳米线203的顶部表面不具有第一掩膜层,则所述第二掩膜层205形成于所述衬底200、纳米线203和牺牲层204表面。
请参考图9,在形成第二掩膜层205之后,去除所述牺牲层204(如图7所示)。
去除所述牺牲层204之后,重新暴露出开口202(如图4所示)内的纳米线203的表面,以便后续能够对所述纳米线203进行退火,降低所述纳米线203表面的粗糙度,并使所述纳米线表面的棱角成为圆角。
所述去除牺牲层204的工艺为各向同性的干法刻蚀工艺或湿法刻蚀工艺,所述刻蚀工艺在各个方向上均具有较快的刻蚀速率,从而能够自暴露出的牺牲层204表面开始,去除位于开口202的全部牺牲层204,尤其是位于第二掩膜层205底部的牺牲层204。
本实施例中,所述牺牲层204的材料为无定形碳,所述去除牺牲层204的工艺为各向同性的干法刻蚀工艺,所述各向同性的干法刻蚀工艺的参数包括:刻蚀气体包括含氧气体,所述含氧气体为氧气、臭氧、二氧化氮中的一种或多种,温度大于或等于200℃,气压为1毫托~1托,偏置电压小于10伏,偏置功率小于100瓦。
请参考图10和图11,图11是图10的俯视图,图10是图11沿AA’方向的剖面结构示意图,在去除所述牺牲层204之后,对所述纳米线203进行退火,使所述纳米线203表面的粗糙度降低。
所述退火工艺能够为炉管热退火、尖峰退火或快速热退火。本实施例中,所述退火工艺的参数包括:退火温度为800摄氏度~1300摄氏度,退火气体包括氦气、氢气中的一种或两种。
在所述退火工艺中,所述纳米线203处于半熔融状态,所述纳米线203内的原子能够发生移动,使所述纳米线203表面的原子处于更低的自由能状态,即所述原子的移动到更为稳定的状态;因此,所述退火工艺能够降低所述纳米线203的表面粗糙度,从而使后续以所述纳米线203形成的半导体器件性能稳定、漏电流减少;而且,所述退火工艺还能够使所述纳米线203表面的棱角成为圆角,甚至进一步使所形成的纳米线203的横截面呈圆形,从而能够避免所述纳米线203棱角产生尖端放电现象,防止以所述纳米线203所形成的半导体器件产生漏电流。
而且,由于所述纳米线203的顶部表面由第一掩膜层201和第二掩膜层205固定,因此,即使在所述退火工艺中,所述纳米线203处于半熔融状态,所述纳米线203的顶部也不会发生移动,从而保证了经过退火处理的纳米线203依旧能够保持与衬底200表面,所形成的纳米线203形貌良好,以所述纳米线203形成的半导体器件的良率提高、可靠性增强。
在一实施例中,在所述退火工艺之后,去除所述第二掩膜层205,之后以所述纳米线203形成所需的半导体器件。
在另一实施例中,在所述退火工艺之后,以所述纳米线203的形成纳米线晶体管,所述第二掩膜层205能够在形成晶体管的栅极结构之后被去除。具体的,在所述纳米线203表面形成包围所述纳米线203的栅极结构,所述栅极结构包括:位于纳米线203表面的栅介质层、以及位于栅介质层表面的栅极层;分别在所述纳米线203的两端形成位于栅极结构两侧的源漏区;在形成栅极结构之后,在所述开口202内形成填充满所述开口202的介质层。
其中,位于纳米线203底部的源漏区形成于开口202底部的衬底200内,所述源漏区能够在形成以离子注入工艺形成;位于纳米线203顶部的源漏区能够在开口202内形成介质层、以及去除第二掩膜层205和第一掩膜层201之后,以离子注入工艺形成;或者,能够在去除所述第二掩膜层205和第一掩膜层201之后,以外延沉积工艺在纳米线203顶部表面形成半导体层,在所述半导体层内以离子注入工艺或原位掺杂工艺形成源漏区。
本实施例中,在开口内形成垂直于衬底表面的纳米线之后,在所述开口内形成牺牲层,在所述牺牲层表面和纳米线顶部形成第二掩膜层。所述第二掩膜层覆盖于第二纳米线上,使得所述纳米线的顶部能够由所述第二掩膜层固定;而且,所述第二掩膜层暴露出部分牺牲层表面,则能够以所述第二掩膜层为掩膜,去除位于开口内的牺牲层,以便进行后续的退火工艺。在去除所述牺牲层之后,对纳米线进行退火工艺的过程中,由于所述纳米线的顶部由所述第二掩膜层固定,因此所述纳米线的顶部不易在所述退火过程中发生移动,由此保证了经过退火之后的表面不会发生形变,避免了所述纳米线发生弯曲,甚至相互桥接的问题。同时,所述纳米线表面的粗糙度较低,所述纳米线表面的棱角能够在所述退火过程中成为圆角,从而防止了所述棱角处发生尖端放电效应,减少了漏电流的产生。因此,所形成的纳米线形貌良好,以所述纳米线形成的半导体器件性能改善。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的形成方法,其特征在于,包括:
提供衬底;
刻蚀所述衬底,在所述衬底内形成开口、以及位于所述开口底部表面的若干纳米线,所述纳米线垂直于所述衬底表面;
在所述开口内形成牺牲层;
在所述牺牲层表面和纳米线顶部形成第二掩膜层,所述第二掩膜层覆盖于所述若干纳米线上,且所述第二掩膜层暴露出部分牺牲层表面;
在形成第二掩膜层之后,去除所述牺牲层;
在去除所述牺牲层之后,对所述纳米线进行退火。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述纳米线的形成工艺包括:在衬底表面形成第一掩膜层,所述第一掩膜层暴露出需要形成开口的衬底对应区域表面,且所述第一掩膜层覆盖需要形成纳米线的衬底对应区域表面;以所述第一掩膜层为掩膜,刻蚀所述衬底,在衬底内形成开口和纳米线。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述牺牲层的形成工艺包括:在第一掩膜层表面以及所述开口内形成填充满所述开口的牺牲膜;对所述牺牲膜进行平坦化,直至暴露出第一掩膜层表面为止,形成所述牺牲层,所述牺牲层与所述第一掩膜层表面齐平。
4.如权利要求3所述的半导体结构的形成方法,其特征在于,还包括:在所述平坦化工艺之后,对所述牺牲层进行回刻蚀,使所述牺牲层的表面低于所述第一掩膜层表面。
5.如权利要求3或4所述的半导体结构的形成方法,其特征在于,所述第二掩膜层形成于所述第一掩膜层和牺牲层表面。
6.如权利要求3所述的半导体结构的形成方法,其特征在于,还包括:在对所述牺牲膜进行平坦化之后,去除所述第一掩膜层,所述牺牲层的表面高于或齐平于所述衬底表面。
7.如权利要求6所述的半导体结构的形成方法,其特征在于,在对所述牺牲膜进行平坦化之后,对所述牺牲层进行回刻蚀,使所述牺牲层的表面低于或齐平于所述衬底表面。
8.如权利要求6或7所述的半导体结构的形成方法,其特征在于,所述第二掩膜层形成于所述衬底、纳米线和牺牲层表面。
9.如权利要求2所述的半导体结构的形成方法,其特征在于,所述第一掩膜层的材料为氮化硅、氮氧化硅、碳氮化硅中的一种或多种组合;所述第一掩膜层的材料与第二掩膜层的材料相同或不同。
10.如权利要求1所述的半导体结构的形成方法,其特征在于,所述牺牲层的形成工艺包括:在衬底表面、纳米线表面以及开口内形成填充满所述开口的牺牲膜;对所述牺牲膜进行平坦化,直至暴露出衬底和纳米线的顶部表面为止,形成牺牲层,所述牺牲层与衬底和纳米线表面齐平。
11.如权利要求10所述的半导体结构的形成方法,其特征在于,在所述平坦化工艺之后,对所述牺牲层进行回刻蚀,使所述牺牲层的表面低于衬底和纳米线表面。
12.如权利要求1所述的半导体结构的形成方法,其特征在于,所述牺牲层的材料与第二掩膜层的材料不同。
13.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第二掩膜层的材料为氮化硅、氮氧化硅、碳氮化硅中的一种或多种组合;所述牺牲层的材料为底层抗反射层材料、无定形碳或氧化硅。
14.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第二掩膜层的形成工艺包括:在所述牺牲层表面和纳米线上形成第二掩膜薄膜;刻蚀部分第二掩膜薄膜,直至暴露出部分牺牲层表面为止,在若干纳米线的顶部形成第二掩膜层。
15.如权利要求1所述的半导体结构的形成方法,其特征在于,所述退火工艺的参数包括:退火温度为800摄氏度~1300摄氏度,退火气体包括氦气、氢气中的一种或两种。
16.如权利要求1所述的半导体结构的形成方法,其特征在于,所述退火工艺使所述纳米线的横截面呈圆形。
17.如权利要求1所述的半导体结构的形成方法,其特征在于,还包括:在所述退火工艺之后,去除所述第二掩膜层。
18.如权利要求1所述的半导体结构的形成方法,其特征在于,还包括:在所述退火工艺之后,在所述纳米线表面形成包围所述纳米线的栅极结构,所述栅极结构包括:位于纳米线表面的栅介质层、以及位于栅介质层表面的栅极层;分别在所述纳米线的两端形成位于栅极结构两侧的源漏区;在形成栅极结构之后,在所述开口内形成填充满所述开口的介质层。
19.如权利要求1所述的半导体结构的形成方法,其特征在于,所述若干纳米线呈矩形阵列排列。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410425453.9A CN105374680B (zh) | 2014-08-26 | 2014-08-26 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410425453.9A CN105374680B (zh) | 2014-08-26 | 2014-08-26 | 半导体结构的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105374680A true CN105374680A (zh) | 2016-03-02 |
CN105374680B CN105374680B (zh) | 2018-06-29 |
Family
ID=55376761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410425453.9A Active CN105374680B (zh) | 2014-08-26 | 2014-08-26 | 半导体结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105374680B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105513944A (zh) * | 2014-09-26 | 2016-04-20 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置及其制造方法 |
CN107399716A (zh) * | 2017-07-31 | 2017-11-28 | 广东工业大学 | 直径可变的金属折点纳米线阵列的制备方法及其线阵列 |
CN107500247A (zh) * | 2017-07-31 | 2017-12-22 | 广东工业大学 | 一种具有极小孔径的阶梯孔阵列的加工方法 |
CN109081302A (zh) * | 2018-07-13 | 2018-12-25 | 歌尔股份有限公司 | 一种微通道加工方法、微通道 |
US20230258747A1 (en) * | 2022-02-14 | 2023-08-17 | Headway Technologies, Inc. | Composite Hard Masks For Ultra-Thin Magnetic Sensors |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5951754A (en) * | 1996-09-18 | 1999-09-14 | National Research Institute For Metals | Method of fabricating semiconductor quantum box |
CN101959789A (zh) * | 2008-02-04 | 2011-01-26 | 乐金显示有限公司 | 纳米器件、包括该纳米器件的晶体管、用于制造该纳米器件的方法,以及用于制造该晶体管的方法 |
US20110215441A1 (en) * | 2010-03-02 | 2011-09-08 | National Taiwan University | Silicon nanostructures and method for producing the same and application thereof |
-
2014
- 2014-08-26 CN CN201410425453.9A patent/CN105374680B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5951754A (en) * | 1996-09-18 | 1999-09-14 | National Research Institute For Metals | Method of fabricating semiconductor quantum box |
CN101959789A (zh) * | 2008-02-04 | 2011-01-26 | 乐金显示有限公司 | 纳米器件、包括该纳米器件的晶体管、用于制造该纳米器件的方法,以及用于制造该晶体管的方法 |
US20110215441A1 (en) * | 2010-03-02 | 2011-09-08 | National Taiwan University | Silicon nanostructures and method for producing the same and application thereof |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105513944A (zh) * | 2014-09-26 | 2016-04-20 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置及其制造方法 |
CN107399716A (zh) * | 2017-07-31 | 2017-11-28 | 广东工业大学 | 直径可变的金属折点纳米线阵列的制备方法及其线阵列 |
CN107500247A (zh) * | 2017-07-31 | 2017-12-22 | 广东工业大学 | 一种具有极小孔径的阶梯孔阵列的加工方法 |
CN107399716B (zh) * | 2017-07-31 | 2018-03-16 | 广东工业大学 | 直径可变的金属折点纳米线阵列的制备方法及其线阵列 |
CN109081302A (zh) * | 2018-07-13 | 2018-12-25 | 歌尔股份有限公司 | 一种微通道加工方法、微通道 |
US20230258747A1 (en) * | 2022-02-14 | 2023-08-17 | Headway Technologies, Inc. | Composite Hard Masks For Ultra-Thin Magnetic Sensors |
Also Published As
Publication number | Publication date |
---|---|
CN105374680B (zh) | 2018-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9704974B2 (en) | Process of manufacturing Fin-FET device | |
CN103050533B (zh) | 用于三维晶体管应用的采用等离子体掺杂和蚀刻的选择性鳍成形工艺 | |
JP5134760B2 (ja) | シリコン基板とのエッチング選択比が大きいマスク層を用いたリセスチャンネルアレイトランジスタの製造方法 | |
TWI384560B (zh) | 製造具有凹閘之半導體元件之方法 | |
CN105374680A (zh) | 半导体结构的形成方法 | |
CN106033742B (zh) | 半导体结构的形成方法 | |
CN105336571A (zh) | 自对准多重图形掩膜的形成方法 | |
CN104658897A (zh) | 半导体器件的形成方法 | |
CN104733315A (zh) | 半导体结构的形成方法 | |
CN101770974A (zh) | 浅沟槽隔离结构的制造方法 | |
CN106158725B (zh) | 半导体结构的形成方法 | |
CN105576018A (zh) | 半导体结构及其形成方法 | |
CN103377928B (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
CN104979173A (zh) | 半导体结构及其形成方法 | |
JP4834304B2 (ja) | 半導体素子の製造方法 | |
CN104078330B (zh) | 自对准三重图形的形成方法 | |
CN105719972A (zh) | 半导体结构的形成方法 | |
CN104701145A (zh) | 半导体结构的形成方法 | |
CN105097525A (zh) | 半导体器件的形成方法 | |
CN108630611A (zh) | 半导体结构及其形成方法 | |
CN103377942A (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
CN104064474A (zh) | 双重图形化鳍式晶体管的鳍结构制造方法 | |
CN105576024A (zh) | 半导体结构及其形成方法 | |
CN106935504B (zh) | 半导体结构及其形成方法 | |
CN103633032B (zh) | 半导体器件的形成方法、晶体管的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |