TWI384560B - 製造具有凹閘之半導體元件之方法 - Google Patents

製造具有凹閘之半導體元件之方法 Download PDF

Info

Publication number
TWI384560B
TWI384560B TW096141155A TW96141155A TWI384560B TW I384560 B TWI384560 B TW I384560B TW 096141155 A TW096141155 A TW 096141155A TW 96141155 A TW96141155 A TW 96141155A TW I384560 B TWI384560 B TW I384560B
Authority
TW
Taiwan
Prior art keywords
oxide layer
recess
plasma oxide
forming
gas
Prior art date
Application number
TW096141155A
Other languages
English (en)
Other versions
TW200830430A (en
Inventor
Myung-Ok Kim
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200830430A publication Critical patent/TW200830430A/zh
Application granted granted Critical
Publication of TWI384560B publication Critical patent/TWI384560B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Description

製造具有凹閘之半導體元件之方法
本發明主張2006年11月6日申請之韓國專利申請案第10－2006－0108820號之優先權，其全文併入供參照。
本發明係關於一種製造半導體元件之方法，更特別，係關於一種製造含有凹閘之半導體元件之方法。
在半導體元件變得高度積體化時，記憶胞元電晶體之通道長度減少。此外，當對基板之離子佈植摻雜濃度增加時，則接面洩漏電流也由於電壓增加而增加。因此，以一般平面型電晶體結構來確保半導體元件之更新特性會是困難的。
因此，三維(3D)凹閘製程已被採用以克服上述限制。依照該製程，基板中的一部分主動區被蝕刻以形成增加通道長度的凹槽，且閘極係形成於該凹槽上方。
第1A與1B圖說明包含典型凹閘之電晶體之顯微視圖。第1A圖說明主動區之縱向方向之剖面圖，第1B圖說明主動區之橫向方向之剖面圖。
參照第1A圖，隔離層12係形成於基板11中以界定主動區，且凹槽13係於該主動區中藉由選擇性蝕刻基板11之一部分而形成。當通道長度藉由該凹槽13而增加時，則可確保半導體元件之更新特性。然而，隨著半導體元件之設計規格變小，凹槽13之臨界尺寸(CD)也逐漸變小。因此，當凹槽13之底部的外形由於其曲率半徑減小而變得尖銳時，凹槽13之外形會被劣化。
參照第1B圖，當凹槽13之底部的外形變得尖銳時，角100係形成於隔離層12與該凹槽13之間的介面上。由於該角100會成為洩漏電流的來源，故半導體元件之更新特性會被劣化。因此，燈型凹閘製程已被採用以克服上述限制。依照該製程，使凹槽13之底部呈圓形狀以增加曲率半徑。
第2A與2B圖說明典型燈型凹閘之外形之顯微視圖。第2A圖說明主動區之縱向方向之剖面圖且第2B圖說明主動區之橫向方向之剖面圖。
參照第2A圖，隔離層22係形成於基板21中以界定主動區，且一部分主動區係被選擇性地蝕刻以形成燈型凹槽區23。所形成之該燈型凹槽區23具有一下部其外形為圓形且於縱向方向的寬度較燈型凹槽區23之上部寬。
如第2B圖中所示，由於形成該燈凹槽區23，故角沒有在隔離層22與燈型凹槽區23之間的介面上形成。
同時，形成該燈型凹槽區23應以下列方式予以執行。在藉由選擇性蝕刻基板21而形成具有垂直外形之第一凹槽(沒有顯示)之後，於該第一凹槽之側壁上方形成保護層(passivation layer)(沒有顯示)，以於隨後之蝕刻製程期間保護第一凹槽之側壁，以形成第二凹槽(沒有顯示)。該第二凹槽係藉由等向蝕刻該第一凹槽之底部而形成。
典型地，該保護層為熱氧化物層作為，諸如高溫氧化物(HTO)層或者低壓四乙氧基矽烷(LPTEOS)層。當形成該熱氧化物層作為該保護層時，其所需製程時間大於5小時，而且控制該熱氧化物層之厚度是困難的。此外，當該保護層藉由使用該熱氧化物層而形成時，於該第一凹槽之底部上的保護層之厚度會大於第一凹槽之側壁的厚度，在此情況下若隨後蝕刻製程的蝕刻靶厚度不足以突破該第一凹槽底部上之厚氧化物層時，則無法形成第二凹槽。
第3圖顯微視圖說明存有上述問題之使用熱氧化物層作為該保護層的典型製程。
第4A與4B圖說明典型燈型凹閘之顯微視圖，顯示另一個稱為裂縫的問題(400A與400B)，其係在藉由填入多晶矽層於凹槽圖案中的閘極形成期間所形成。由於該第二凹槽係藉由等向蝕刻形成，故控制該第二凹槽之CD是困難的。且在使用熱氧化物層作為該保護層之情況下，由於熱氧化物層之不均勻厚度故變得更難以控制該第二凹槽之CD，其會造成多餘增加第二凹槽之CD。一方面，在隨後形成多晶矽閘極之製程期間，具有良好階梯覆蓋之多晶矽層係沿著凹槽圖案之表面外形而形成。因此，在該第二凹槽之CD過度大於該第一凹槽之CD的情況下，間隔400A係形成於該第二凹槽中，其稱為裂縫。如第4B圖中元件符號400B所示，在隨後熱處理期間，該裂縫400A移至閘氧化物層與多晶矽閘極之間的介面，其劣化半導體元件之更新特性。
本發明提供一種製造半導體元件之方法，更特別地，提供一種於半導體元件中製造凹閘之方法，因而改善厚度之控制能力並增加使用氧化物層作為保護層以形成燈型凹槽區之製程時間。依照本發明於半導體元件中製造凹閘之方法，也可防止由裂縫所造成之半導體元件之更新特性的劣化，其中該裂縫係由於在第一凹槽與用於形成燈形凹槽之第二凹槽之臨界尺寸(CD)之間的巨大差異於閘極中形成，並於隨後之熱處理期間移至閘氧化物層與閘極之間的介面。
依據本發明之觀點，其提供一種於半導體元件中形成凹槽圖案之方法，包含：形成第一凹槽於基板中；形成電漿氧化物層於該包含該第一凹槽之基板上方；部分蝕刻該電漿氧化物層，以使該電漿氧化物層之一部分留在該第一凹槽之側壁上；及藉由等向蝕刻該第一凹槽之底部形成第二凹槽，其中該第二凹槽具有一寬度，其大於該第一凹槽之寬度。
第5A到5G圖說明依據本發明之實施例製造具有凹閘之電晶體之方法的剖面圖。
參照第5A圖，隔離層52係形成於基板51中以界定主動區。基板51選擇性地被蝕刻以形成溝渠，且形成絕緣層以填滿該溝渠。該絕緣層係被平坦化以形成該隔離層52。犠牲氧化物層與硬遮罩係依序堆疊於基板51與隔離層52上方，且形成光阻圖案(沒有顯示)於該硬遮罩上方。藉由使用該光阻圖案作為蝕刻遮罩依序蝕刻該硬遮罩與該犠牲氧化物層。因此，形成第一遮罩圖案53與第二遮罩圖案54以於基板51與該隔離層52上方界定凹槽目標靶。
該第一遮罩圖案53保護基板51使其免於頂部侵襲，並可從熱氧化物、高溫氧化物(HTO)、中溫氧化物(MTO)、低壓四乙氧基矽烷(LPTEOS)、電漿增強四乙氧基矽烷(PETEOS)、或其組合中選擇一種而形成。該第一遮罩圖案53也可從在隔離層52形成期間所使用的墊氧化物層形成。同時，該第一遮罩圖案53具有厚度範圍從約50到約500。該第二遮罩圖案54可從非晶形碳、氮氧化矽(SiON)、多晶矽或其組合中選擇一種形成。
參照第5B圖，第一凹槽55係藉由蝕刻基板51而形成。該第一凹槽55具有垂直外形且作為燈型凹槽區之頸部(第5F圖)。較佳地，該第一凹槽55具有深度範圍從約1000到約2000。形成該第一與第二遮罩圖案53與54之蝕刻製程以及形成第一凹槽55之垂直蝕刻製程，可在相同腔室中於原位(in－situ)執行或在不同腔室中離位(ex－situ)執行。
於該第一凹槽55上執行第一清洗製程(沒有顯示)。該第一清洗製程可依序使用過氧化硫酸混合物(SPM)、緩衝氧化物蝕刻劑(BOE)與氫氧化銨混合物來執行。因此，於第一凹槽55之蝕刻製程期間所形成的蝕刻殘餘物，諸如聚合物或固有的氧化物，可利用該第一清洗製程而被移除。接著，移除第二遮罩圖案54。元件符號51A代表在用於第一凹槽55之蝕刻製程後的基板。
參照第5C圖，電漿氧化物層56形成於該溝渠55與該第一遮罩圖案53上方。該電漿氧化物層56係藉由於電漿蝕刻腔室中或光阻去除腔室中執行電漿氧化而形成。該電漿氧化物層56具有之厚度範圍從約20Å到約30Å。在該電漿氧化物層56於電漿蝕刻腔室中形成時，在溫度範圍從約30℃到約300℃；壓力範圍從約100mTorr到約100Torr；源功率範圍從約300W到約900W之條件下執行電漿氧化物層56形成。
此外，於電漿蝕刻腔室中藉由使用四氟化碳(CF4 )氣體與氧氣(O2 )之氣體混合物而執行形成該電漿氧化物層56，其中CF4 氣體對O2 氣體之流量比為1比2。特別地，當形成該電漿氧化物層56時，氣體混合物中之CF4 氣體具有修復第一凹槽形成期間所造成的基板損壞以及抑制在隔離層52與第一凹槽55之間形成角等優點。
當電漿氧化在光阻去除腔室中執行時，該電漿氧化物層56可藉由使用O2 與氮(N2 )氣之氣體混合物來形成。較佳地，該電漿氧化可在該第一清洗製程之後應被執行約30分鐘到60分鐘，以最小化固有氧化物層的成長，並藉以最大化電漿氧化物層的形成。當延遲時間超過60分鐘時，因為固有氧化物層在成長，故形成電漿氧化物層56是困難的。與超過5個小時以形成熱氧化物層相較，每片晶圓形成電漿氧化物層56所花費的時間少於約3分鐘。因此，急劇減少該電漿氧化物層56形成的生產量。此外，控制電漿氧化物層56的厚度比熱氧化物層之厚度更容易。
由於該電漿氧化物層56係均勻地形成於該第一凹槽 55與第一遮罩圖案53上方，其容易控制隨後之蝕刻製程使該電漿氧化物層56僅留在該第一凹槽55之側壁上。因此，當用作第二凹槽的蝕刻靶被確保時，則確保第二凹槽(第5E圖)之形成。相較於該熱氧化物係在溫度約500℃形成，該電漿氧化物層56係在溫度範圍從約30℃到約300℃被足分地形成。
參照第5D圖，蝕刻該電漿氧化物層56，較佳地藉由非等向蝕刻，使得電漿氧化物層56A僅留在該第一凹槽55之側壁上。在隨後之第二蝕刻製程期間，該電漿氧化物層56A保護該第一凹槽55之側壁以形成第二凹槽。較佳地，該電漿氧化物層56之蝕刻係藉由使用CF4 、O2 與氬(Ar)氣之氣體混合物在壓力範圍從約10mTorr到約60mTorr而執行。
參照第5E圖，該第二凹槽57係藉由於基板51A上執行等向蝕刻而形成。藉由執行該等向蝕刻同時電漿氧化物層56A保護該第一凹槽55之側壁時，該第二凹槽57被形成以具有圓形形狀，使得第二凹槽57之寬度大於第一凹槽55之寬度。該第一遮罩圖案53作為蝕刻障壁以於執行等向蝕刻期間保護基板51A。
較佳地，形成該第二凹槽57之等向蝕刻係於相同於用以蝕刻該電漿氧化物層56之腔室中，於頂部功率範圍從約300W到約1000W及沒有供應底部功率或者施加底部功率範圍從約1W到約100W的情況下於原位執行。此外，該等向蝕刻也可藉由使用溴化氫(HBr)氣體、氯氣(Cl2 )、O2 氣體、六氟化硫(SF6 )氣體、CF4 氣體或其組合的其中一種氣體來執行。元件符號51B代表在等向蝕刻於基板51A上執行後的基板。
較佳地，形成該第二凹槽57，於主動區之縱向方向中具有寬度為第一凹槽55之寬度的約1倍到倍。若第二凹槽之寬度遠大於該第一凹槽的寬度時，則於隨後閘極形成期間在閘極(第5G圖)中可能會形成裂縫，降低半導體元件之特性。因此，該第二寬度應被控制。
執行第二清洗製程(沒有顯示)，藉由依序使用SPM與氫氧化氨(NH4 OH)以移除第一遮罩圖案53而沒有移除電漿氧化物層56A。若該第二清洗製程藉由使用諸如可移除電漿氧化物層56A之緩衝氧化物蝕刻劑(BOE)溶液的蝕刻劑而執行時，則基板51B也會遭受損失，造成第二凹槽57不必要的變寬。因此，該第二清洗製程在已蝕刻電漿氧化物層56A沒有被移除或影響的情況下執行，藉以選擇性地僅蝕刻在用於第二凹槽57等向蝕刻期間所形成的殘留物。
接著，藉由使用CF4 與O2 氣體之氣體混合物執行光蝕刻處理(LET，沒有顯示)，以修復在等向蝕刻期間受影響的基板51B所損失的部分，並移除在第二凹槽57形成後所形成之任何角。在第一凹槽55側壁上之電漿氧化物層56A係用以作為蝕刻障壁，以防止於LET期間該第一凹槽55之CD的增加。
參照第5F圖，在第一凹槽55側壁上之電漿氧化物層56A係藉由執行第三清洗製程而移除。於LET期間所形成之少量的電漿氧化物層(沒有顯示)也可於移除電漿氧化物層56A期間而被移除。
因此，形成了該燈型凹槽區500，其包含具有垂直外形之第一凹槽55與具有圓形外形之第二凹槽57。元件符號W1 與W2 分別代表該第一凹槽55之寬度與第二凹槽57之寬度。在此，該第二凹槽57之寬度W2 係形成為該第一凹槽55之寬度的1倍到倍。
參照第5G圖，閘絕緣層58係形成於已等向蝕刻之基板51B、該隔離層52與該燈型凹槽區500的上方。該閘絕緣層58例如係由氧化物層形成。傳導層係形成於該閘絕緣層58上方，以形成閘極。該傳導層係形成以填充該燈型凹槽區500並覆蓋基板51B。較佳地，該傳導層係由多晶矽層形成。接下來，該傳導層被圖案化以形成閘極59。
依據本發明之實施例，形成該電漿氧化層56以保護第一凹槽55之側壁比起由於急劇減少產量而形成熱氧化物層更能改善生產量。此外，該電漿氧化物層均勻地形成且電漿氧化物層56之厚度容易控制。其也容易控制該第二凹槽57以具有圓形外形，而圓形外形之寬度(W2 )係該第一凹槽55之寬度(W1 )的1倍到倍。因此，可防止裂縫的形成，該裂縫係當在第二凹槽57之寬度W2 與第一凹槽55之寬度W1 之間的差異大時，於傳導層形成期間所產生者。
依照上述本發明之實施例，凹閘可藉由有效抑制半導體基板內角的形成，並防止70nm或更小的DRAM元件中裂縫的形成，而應用至50nm的動態隨機存取記憶體(DRAM)元件上。因此，DRAM元件之更新特性可獲得改善。
雖然本發明已針對特定實施例敘述，但對於熟悉該項技術者將顯而易見的是，本發明可作成各種改變與修改而仍不脫離如下述申請專利範圍中所界定之本發明之精神與範圍。
11、21、51、51A、51B．．．基板
12、22、52．．．隔離層
13．．．凹槽
100．．．角
23、500．．．燈型凹槽區
400A、400B．．．裂縫
53．．．第一遮罩圖案
54．．．第二遮罩圖案
55．．．第一凹槽
56、56A．．．電漿氧化物層
57．．．第二凹槽
58．．．閘絕緣層
59．．．閘極
第1A與1B圖說明包含典型凹閘之電晶體之顯微視圖。
第2A與2B圖說明典型燈型凹閘之外形之顯微視圖。
第3圖說明典型燈型凹閘之顯微視圖。
第4A與4B圖說明典型燈型凹閘之顯微視圖。
第5A到5G圖說明依據本發明之實施例製造具有凹閘之電晶體之方法的剖面圖。
51B．．．基板
52．．．隔離層
55．．．第一凹槽
57．．．第二凹槽
58．．．閘絕緣層
59．．．閘極
500．．．燈型凹槽區

Claims (21)

  1. 一種製造半導體元件之方法，包含：形成第一及第二遮罩圖案於基板上；使用該第一及第二遮罩圖案作為蝕刻遮罩來形成第一凹槽於該基板中；在形成該第一凹槽後移除該第二遮罩圖案；形成電漿氧化物層於包含該第一凹槽之基板上方；蝕刻該電漿氧化物層，以使該電漿氧化物層之一部分留在該第一凹槽之側壁上；及藉由等向蝕刻該第一凹槽之底部形成第二凹槽，其中該第二凹槽具有寬度大於該第一凹槽之寬度。
  2. 如申請專利範圍第1項之方法，其中形成該電漿氧化物層係於電漿腔室中執行。
  3. 如申請專利範圍第2項之方法，其中該電漿腔室包含電漿蝕刻腔室與光阻去除腔室。
  4. 如申請專利範圍第3項之方法，其中形成該電漿氧化物層包含：施加範圍從約100mTorr到約100Torr之壓力；及於該電漿蝕刻腔室中施加範圍從約300W到約900W之源功率(source power)。
  5. 如申請專利範圍第4項之方法，其中形成該電漿氧化物層係使用四氟化碳(CF4 )氣體。
  6. 如申請專利範圍第4項之方法，其中形成該電漿氧化物層係使用四氟化碳(CF4 )氣體與氧氣(O2 )的氣體混合物，CF4 氣體對O2 氣體之流量比為1比2。
  7. 如申請專利範圍第3項之方法，其中形成該電漿氧化物層包含於該光阻去除腔室中使用氧氣(O2 )與氮氣(N2 )之氣體混合物。
  8. 如申請專利範圍第1項之方法，其中該電漿氧化物層具有範圍從約20Å到約30Å之厚度。
  9. 如申請專利範圍第1項之方法，其中形成該電漿氧化物層與形成該第二凹槽係在原位執行。
  10. 如申請專利範圍第1項之方法，其中該第二凹槽具有約為該第一凹槽寬度之1倍到倍的寬度。
  11. 如申請專利範圍第1項之方法，其中該等向蝕刻係於範圍從約10mTorr到約60mTorr的壓力中，在範圍從約300W到約1000W的頂部功率下執行。
  12. 如申請專利範圍第11項之方法，其中該等向蝕刻係以不施加底部功率而執行。
  13. 如申請專利範圍第11項之方法，其中該等向蝕刻係以施加範圍從約1W到約100W之底部功率而執行。
  14. 如申請專利範圍第10項之方法，其中該等向蝕刻包含使用溴化氫(HBr)氣體、氯氣(Cl2 )、O2 氣體、六氟化硫(SF6 )氣體、CF4 氣體及其組合的氣體之一。
  15. 如申請專利範圍第1項之方法，其中該電漿氧化物層之蝕刻係非等向蝕刻。
  16. 如申請專利範圍第1項之方法，其中該方法更包含在形成該電漿氧化物層前執行第一清洗步驟。
  17. 如申請專利範圍第16項之方法，其中該電漿氧化物層係在執行該第一清洗步驟後一個小時內形成。
  18. 如申請專利範圍第16項之方法，其中該方法更包含在形成該第二凹槽之後執行第二清洗步驟。
  19. 如申請專利範圍第18項之方法，其中該第二清洗步驟係不影響該電漿氧化物層地執行。
  20. 如申請專利範圍第19項之方法，其中該方法更包含在執行該第二清洗步驟之後執行光蝕刻處理。
  21. 如申請專利範圍第20項之方法，其中該方法更包含執行第三清洗步驟，以移除該電漿氧化物層。
TW096141155A 2006-11-06 2007-11-01 製造具有凹閘之半導體元件之方法 TWI384560B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060108820A KR100954116B1 (ko) 2006-11-06 2006-11-06 반도체 소자의 리세스패턴 형성방법

Publications (2)

Publication Number Publication Date
TW200830430A TW200830430A (en) 2008-07-16
TWI384560B true TWI384560B (zh) 2013-02-01

Family

ID=39277890

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096141155A TWI384560B (zh) 2006-11-06 2007-11-01 製造具有凹閘之半導體元件之方法

Country Status (6)

Country Link
US (1) US7947553B2 (zh)
JP (1) JP2008124461A (zh)
KR (1) KR100954116B1 (zh)
CN (1) CN100568460C (zh)
DE (1) DE102007052289A1 (zh)
TW (1) TWI384560B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10320357B4 (de) * 2003-05-07 2010-05-12 Perkinelmer Optoelectronics Gmbh & Co.Kg Strahlungssensor, Wafer, Sensorarray und Sensormodul
US7858476B2 (en) * 2006-10-30 2010-12-28 Hynix Semiconductor Inc. Method for fabricating semiconductor device with recess gate
KR101070292B1 (ko) * 2007-09-28 2011-10-06 주식회사 하이닉스반도체 반도체장치의 리세스게이트 제조 방법
CN101593697B (zh) * 2008-05-30 2012-01-18 中芯国际集成电路制造(北京)有限公司 掺杂区、阱区形成方法和基底图形化方法
KR20100033918A (ko) * 2008-09-22 2010-03-31 삼성전자주식회사 리세스 채널 트랜지스터 및 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법
CN102403454A (zh) * 2010-09-17 2012-04-04 中芯国际集成电路制造(上海)有限公司 一种制作相变存储器元件的方法
CN104241108A (zh) * 2013-06-09 2014-12-24 中芯国际集成电路制造(上海)有限公司 半导体器件形成方法
KR102358460B1 (ko) 2017-08-10 2022-02-07 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US10937662B2 (en) 2018-06-29 2021-03-02 Tokyo Electron Limited Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
WO2020066172A1 (ja) * 2018-09-26 2020-04-02 東京エレクトロン株式会社 エッチング方法、エッチング残渣の除去方法、および記憶媒体
KR20210120399A (ko) 2020-03-26 2021-10-07 삼성전자주식회사 관통 실리콘 비아를 포함하는 집적 회로 반도체 소자

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW457556B (en) * 1999-03-22 2001-10-01 Nat Science Council By the use of ECR-CVD system to deposite a dielectric with low dielectric constant
US20020004309A1 (en) * 1990-07-31 2002-01-10 Kenneth S. Collins Processes used in an inductively coupled plasma reactor
US20030054629A1 (en) * 2001-09-18 2003-03-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US20030057184A1 (en) * 2001-09-22 2003-03-27 Shiuh-Sheng Yu Method for pull back SiN to increase rounding effect in a shallow trench isolation process
US6746925B1 (en) * 2003-03-25 2004-06-08 Lsi Logic Corporation High-k dielectric bird's beak optimizations using in-situ O2 plasma oxidation
KR20050062019A (ko) * 2003-12-19 2005-06-23 삼성전자주식회사 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법
KR20060058959A (ko) * 2004-11-26 2006-06-01 삼성전자주식회사 리세스 게이트 및 그 형성 방법
US20060113590A1 (en) * 2004-11-26 2006-06-01 Samsung Electronics Co., Ltd. Method of forming a recess structure, recessed channel type transistor and method of manufacturing the recessed channel type transistor
KR20060083707A (ko) * 2005-01-18 2006-07-21 삼성전자주식회사 리세스된 채널 어레이 트랜지스터의 제조 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300989A (en) * 1979-10-03 1981-11-17 Bell Telephone Laboratories, Incorporated Fluorine enhanced plasma growth of native layers on silicon
US4300798A (en) 1980-01-14 1981-11-17 Musgrove Donovon E Foldable chair with sun shade and tray
JP2874233B2 (ja) * 1989-12-26 1999-03-24 ソニー株式会社 ドライエッチング方法
US5376223A (en) * 1992-01-09 1994-12-27 Varian Associates, Inc. Plasma etch process
JP3696655B2 (ja) * 1995-06-09 2005-09-21 ソニー株式会社 配線形成方法
KR100282452B1 (ko) * 1999-03-18 2001-02-15 김영환 반도체 소자 및 그의 제조 방법
JP3505493B2 (ja) * 1999-09-16 2004-03-08 松下電器産業株式会社 半導体装置の製造方法
TW520453B (en) * 1999-12-27 2003-02-11 Seiko Epson Corp A method to fabricate thin insulating films
US6949203B2 (en) 1999-12-28 2005-09-27 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
US6284666B1 (en) * 2000-05-31 2001-09-04 International Business Machines Corporation Method of reducing RIE lag for deep trench silicon etching
JP3682689B2 (ja) * 2000-11-17 2005-08-10 セイコーエプソン株式会社 成膜方法および装置
JP2003007676A (ja) * 2001-06-18 2003-01-10 Sony Corp 半導体装置の製造方法
US20030045119A1 (en) * 2001-09-06 2003-03-06 Hsiao-Lei Wang Method for forming a bottle-shaped trench
US20040087153A1 (en) * 2002-10-31 2004-05-06 Yan Du Method of etching a silicon-containing dielectric material
DE10320357B4 (de) * 2003-05-07 2010-05-12 Perkinelmer Optoelectronics Gmbh & Co.Kg Strahlungssensor, Wafer, Sensorarray und Sensormodul
JP4317113B2 (ja) * 2003-10-30 2009-08-19 三星モバイルディスプレイ株式會社 平板表示装置の製造方法
US7388258B2 (en) * 2003-12-10 2008-06-17 International Business Machines Corporation Sectional field effect devices
WO2005124874A1 (en) * 2004-06-15 2005-12-29 Koninklijke Philips Electronics N.V. Non-volatile memory with erase gate on isolation zones
KR100629263B1 (ko) * 2004-07-23 2006-09-29 삼성전자주식회사 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법
JP2006041327A (ja) * 2004-07-29 2006-02-09 Seiko Epson Corp 半導体素子の製造方法及び半導体素子
US20060289931A1 (en) * 2004-09-26 2006-12-28 Samsung Electronics Co., Ltd. Recessed gate structures including blocking members, methods of forming the same, semiconductor devices having the recessed gate structures and methods of forming the semiconductor devices
KR100744068B1 (ko) 2005-04-29 2007-07-30 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법
US7323401B2 (en) * 2005-08-08 2008-01-29 Applied Materials, Inc. Semiconductor substrate process using a low temperature deposited carbon-containing hard mask
US7521307B2 (en) * 2006-04-28 2009-04-21 International Business Machines Corporation CMOS structures and methods using self-aligned dual stressed layers
US8008166B2 (en) * 2007-07-26 2011-08-30 Applied Materials, Inc. Method and apparatus for cleaning a substrate surface

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020004309A1 (en) * 1990-07-31 2002-01-10 Kenneth S. Collins Processes used in an inductively coupled plasma reactor
TW457556B (en) * 1999-03-22 2001-10-01 Nat Science Council By the use of ECR-CVD system to deposite a dielectric with low dielectric constant
US20030054629A1 (en) * 2001-09-18 2003-03-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US20030057184A1 (en) * 2001-09-22 2003-03-27 Shiuh-Sheng Yu Method for pull back SiN to increase rounding effect in a shallow trench isolation process
US6746925B1 (en) * 2003-03-25 2004-06-08 Lsi Logic Corporation High-k dielectric bird's beak optimizations using in-situ O2 plasma oxidation
KR20050062019A (ko) * 2003-12-19 2005-06-23 삼성전자주식회사 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법
KR20060058959A (ko) * 2004-11-26 2006-06-01 삼성전자주식회사 리세스 게이트 및 그 형성 방법
US20060113590A1 (en) * 2004-11-26 2006-06-01 Samsung Electronics Co., Ltd. Method of forming a recess structure, recessed channel type transistor and method of manufacturing the recessed channel type transistor
KR20060083707A (ko) * 2005-01-18 2006-07-21 삼성전자주식회사 리세스된 채널 어레이 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
JP2008124461A (ja) 2008-05-29
US7947553B2 (en) 2011-05-24
CN101179020A (zh) 2008-05-14
KR100954116B1 (ko) 2010-04-23
CN100568460C (zh) 2009-12-09
US20080132074A1 (en) 2008-06-05
DE102007052289A1 (de) 2008-05-15
KR20080040884A (ko) 2008-05-09
TW200830430A (en) 2008-07-16

Similar Documents

Publication Publication Date Title
TWI384560B (zh) 製造具有凹閘之半導體元件之方法
KR100744068B1 (ko) 반도체 소자의 트랜지스터 제조 방법
JP5127137B2 (ja) 半導体素子の製造方法
KR100772114B1 (ko) 반도체 소자의 제조방법
KR100680456B1 (ko) 플래쉬 메모리 소자 및 그의 제조방법
CN101770974B (zh) 浅沟槽隔离结构的制造方法
KR19990084786A (ko) 트렌치 소자분리 방법
CN100590816C (zh) 半导体器件中凹陷栅极的制造方法
KR100762912B1 (ko) 비대칭의 벌브형 리세스 게이트를 갖는 반도체 소자 및그의 제조방법
JP2007019468A (ja) 半導体装置の製造方法
JP4834304B2 (ja) 半導体素子の製造方法
JP2008166747A (ja) 半導体素子の製造方法
CN101202232B (zh) 半导体器件的形成方法及半导体器件
JP2007194333A (ja) 半導体装置の製造方法
US8058128B2 (en) Methods of fabricating recessed channel metal oxide semiconductor (MOS) transistors
KR20060025295A (ko) 비휘발성 메모리 소자의 게이트 전극 형성방법
US20080044981A1 (en) Trench Isolation Methods, Methods of Forming Gate Structures Using the Trench Isolation Methods and Methods of Fabricating Non-Volatile Memory Devices Using the Trench Isolation Methods
KR100772562B1 (ko) 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100844930B1 (ko) 플라스크 모양의 리세스게이트를 갖는 반도체 소자의 제조방법
KR100792439B1 (ko) 반도체소자의 리세스게이트 제조 방법
KR100726147B1 (ko) 리세스 게이트를 갖는 반도체장치의 제조 방법
KR100427535B1 (ko) 반도체 소자의 제조 방법
KR100861280B1 (ko) 반도체 소자의 제조방법
KR20100003174A (ko) 반도체 소자의 제조 방법
KR20120004804A (ko) 반도체 장치 제조 방법