CN104241108A - 半导体器件形成方法 - Google Patents
半导体器件形成方法 Download PDFInfo
- Publication number
- CN104241108A CN104241108A CN201310231998.1A CN201310231998A CN104241108A CN 104241108 A CN104241108 A CN 104241108A CN 201310231998 A CN201310231998 A CN 201310231998A CN 104241108 A CN104241108 A CN 104241108A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive layer
- etching
- semiconductor devices
- watts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 111
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 174
- 239000007789 gas Substances 0.000 claims description 64
- 239000011241 protective layer Substances 0.000 claims description 49
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000003595 mist Substances 0.000 claims description 11
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 9
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910052731 fluorine Inorganic materials 0.000 claims description 9
- 239000011737 fluorine Substances 0.000 claims description 9
- 229910052736 halogen Inorganic materials 0.000 claims description 9
- 150000002367 halogens Chemical class 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- 229910052801 chlorine Inorganic materials 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 abstract description 15
- 239000000460 chlorine Substances 0.000 description 14
- 239000004411 aluminium Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000003628 erosive effect Effects 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000001771 impaired effect Effects 0.000 description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910018626 Al(OH) Inorganic materials 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009972 noncorrosive effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种半导体器件形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成牺牲层；在所述牺牲层表面形成导电层，所述导电层至少包括位于牺牲层表面的第一导电层和位于第一导电层表面的第二导电层；采用第一等离子体刻蚀工艺对所述第二导电层进行蚀刻，直至暴露出第一导电层，形成开口；在所述开口的侧壁的第二导电层表面形成保护层；沿侧壁形成有所述保护层的开口、采用第二等离子体刻蚀工艺对所述第一导电层进行蚀刻，直至暴露出牺牲层，其中第二等离子体刻蚀工艺的各向异性弱于第一等离子体刻蚀工艺。本发明形成的半导体器件性能优良。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体器件形成方法。
背景技术
在集成电路的制造过程中，刻蚀是利用化学或物理方法有选择性地从硅片表面去除不需要的材料的过程。
刻蚀可以分为湿法刻蚀和干法刻蚀；干法刻蚀即等离子体刻蚀，根据待刻蚀材料的不同，可分为金属等离子体刻蚀、介质等离子体刻蚀和硅等离子体刻蚀。
金属作为常规的连线材料，广泛用于DRAM和flash等存储器中，现有技术中采用等离子体工艺对铝刻蚀通常会采用Cl2、BCl3、Ar、N2、CHF3和C2H4等，其中Cl2作为主要的刻蚀气体，与铝发生化学反应，生成的可挥发的副产物AlCl3被气流带出反应腔。
但是，随着集成电路的进一步发展，待刻蚀的器件具有多层叠层时，采用常规含Cl刻蚀的工艺形成的器件性能差。
发明内容
本发明解决的问题是提供一种性能优良的半导体器件形成方法。
为解决上述问题，本发明提供一种半导体器件形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成牺牲层；在所述牺牲层表面形成导电层，所述导电层至少包括位于牺牲层表面的第一导电层和位于第一导电层表面的第二导电层；采用第一等离子体刻蚀工艺对所述第二导电层进行蚀刻，直至暴露出第一导电层，形成开口；在所述开口的侧壁的第二导电层表面形成保护层；沿侧壁形成有所述保护层的开口、采用第二等离子体刻蚀工艺对所述第一导电层进行蚀刻，直至暴露出牺牲层，其中第二等离子体刻蚀工艺的各向异性弱于第一等离子体刻蚀工艺。
可选的，所述保护层材料为氧化铝。
可选的，所述保护层的形成工艺为氧化工艺。
可选的，所述保护层的形成工艺为等离子体辅助氧化工艺。
可选的，所述保护层的形成工艺为：选用含氧的气体对所述第二导电层进行氧化，氧化温度大于100度，形成所述保护层，所述含氧气体为O2、O3、N2O、或N2O；或所述含氧气体为包含O2、O3、N2O、或N2O中的一种或多种气体的混合气体。
可选的，所述保护层的厚度为至
可选的，还包括：在所述第二导电层表面形成硬掩膜层；在所述硬掩膜层表面形成具有图案的光刻胶层；以所述光刻胶层为掩膜，刻蚀所述硬掩膜层，直至暴露出第二导电层；以所述光刻胶和刻蚀后的硬掩膜层为掩膜，刻蚀第二导电层，直至暴露出第一导电层，形成开口。
可选的，在形成开口后，采用灰化工艺或湿法去除工艺去除所述光刻胶层。
可选的，所述保护层被开口暴露出的表面与刻蚀后硬掩膜层的侧表面位于同一表面。
可选的，所述硬掩膜层材料为氧化硅或氮化硅。
可选的，刻蚀所述硬掩膜层的工艺为：刻蚀腔室压力为2托至4托，源射频电源为300瓦至500瓦，偏压射频电源为150瓦至200瓦，刻蚀气体为含氟的气体，所述含氟的气体为CF4、CHF4、或C4F8，或所述含氟的气体为包含CF4、CHF4、或C4F8中一种或多种气体的混合气体。
可选的，所述第一导电层材料为化合物，所述第二导电层材料为金属。
可选的，所述第一导电层材料为SiGe。
可选的，所述第二导电层材料为Al。
可选的，第一等离子体刻蚀工艺为：刻蚀腔室压力为50mT至200mT，源射频电源为300瓦至2000瓦，偏压射频电源为100瓦至1000瓦，刻蚀气体为含氯的气体，所述含氯的气体为Cl2和BCl3。
可选的，第二等离子体刻蚀工艺为：刻蚀腔室压力为20mT至800mT，源射频电源为250瓦至2000瓦，偏压射频电源为小于100瓦，刻蚀气体为含卤族元素的气体，所述含卤族元素的气体为Cl2、HCl、HBr或BCl3，或所述含卤族元素的气体为包含Cl2、HCl、HBr、BCl3中一种或多种气体的混合气体。
可选的，所述牺牲层的材料为无定型碳。
可选的，所述第一等离子体刻蚀工艺、第二等离子体刻蚀工艺和形成保护层的工艺采用同一刻蚀腔室进行。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的实施例在第一等离子体刻蚀工艺后，第二等离子体刻蚀前，通过在所述开口的侧壁的第二导电层表面形成保护层，使得后续的第二等离子体刻蚀工艺能够选用各向异性较弱的刻蚀工艺，从而能够保护牺牲层，且能够避免各向异性较弱的刻蚀工艺中的氯离子侵蚀第二导电层，造成产品性能低下。
进一步地，本发明的实施例形成所述保护层，且所述保护层被开口暴露出的表面与刻蚀后硬掩膜层的侧表面位于同一表面，不会影响后续第二等离子体刻蚀的效果，刻蚀的精确度高。
附图说明
图1为采用多次等离子体刻蚀工艺刻蚀后的产品的剖面示意图；
图2为采用多次等离子体刻蚀工艺刻蚀后的产品的扫描电镜图片；
图3至图7为本发明一实施例的半导体器件形成方法的过程示意图。
具体实施方式
现有含Cl的刻蚀工艺在刻蚀多层堆叠结构时，蚀刻后的产品性能低下，为此，本发明的发明人对上述缺陷进行了深入研究，发现，蚀刻后的产品的金属层侧壁会出现侵蚀现象(corrosion)。
请参考图1，图1为采用多次等离子体刻蚀工艺刻蚀后的产品的剖面示意图，包括：衬底100；位于衬底100表面的牺牲层110，所述牺牲层110材料为无定形碳；位于所述牺牲层110表面的导电层120，所述导电层120包括位于所述牺牲层110表面的第一导电层121，所述第一导电层121材料为SiGe，位于第一导电层121表面的第二导电层122，所述第二导电层122材料为金属，在本实施例中，所述第二导电层122材料为铝；位于第二导电层122表面的硬掩膜层130，采用多次等离子体刻蚀工艺刻蚀硬掩膜层130和导电层120直至暴露出所述牺牲层110，形成开口141。
图2为采用多次等离子体刻蚀工艺刻蚀后的产品的扫描电镜图片，从图2中可以明显发现多次等离子体刻蚀工艺后第二导电层150的侧壁被严重侵蚀。
为此，发明人对多次等离子体刻蚀工艺进行深入研究，发现上述半导体器件的刻蚀过程通常为：采用光刻胶图形（未图示）为掩膜刻蚀硬掩膜层130形成开口图形后；以光刻胶图形和所述硬掩膜层130为掩膜、采用第一刻蚀工艺蚀刻所述第二导电层122直至暴露出第一导电层121，所述第一刻蚀工艺采用各向异性强的刻蚀工艺，刻蚀气体为含氯的气体，所述含氯的气体为Cl2、HCl、或BCl3，或所述含氯的气体为包含Cl2、HCl、BCl3中一种或多种气体的混合气体。
刻蚀完成后，发明人对刻蚀后的产品进行检测，发现开口侧壁的所述第二导电层122并没有出现侵蚀现象。
在第一刻蚀工艺完成后，采用第二刻蚀工艺对所述第一导电层121进行刻蚀直至暴露出所述牺牲层110，所述第二刻蚀工艺采用各向异性弱的刻蚀工艺，刻蚀气体为含氯的气体，所述含氯的气体为Cl2、HCl、或BCl3，或所述含氯的气体为包含Cl2、HCl、BCl3中一种或多种气体的混合气体。
在刻蚀完成后，发明人对刻蚀的产品再次进行检测，发现开口侧壁的所述第二导电层122出现侵蚀现象。
发明人对上述现象进行分析，发现由于第二刻蚀工艺需要暴露出所述牺牲层110，而所述牺牲层110为无定形碳结构，比较疏松，如果第二刻蚀工艺的各向异性比较强，容易导致在第二刻蚀工艺的过程中，各向异性强的等离子体对所述牺牲层110造成较大损伤，使得器件失效；因此第二刻蚀工艺需要选择各向异性比较弱的刻蚀工艺，但是，由于第二刻蚀工艺的各向异性比较弱，刻蚀气体中的氯离子就容易侵蚀开口暴露出来的所述第二导电层122，因而在第二刻蚀工艺后，较易出现所述第二导电层122的侧壁侵蚀现象。
另外，发明人还发现，第一刻蚀工艺完成后，会残留氯离子，所述残留的氯离子与第一刻蚀工艺过程中的聚合物反应，生成含氯的聚合物残留在待刻蚀产品内，所述含氯的聚合物在遇到空气中的水分时，会与空气中的水分和第二导电层122的金属发生下列方程式中的自循环反应：
AlCl3+3H2O→Al(OH)3+3HCl
2Al+6HCl→2AlCl3+3H2
综上，所述第二导电层122在第一刻蚀工艺后，会较易出现所述第二导电层122的侧壁侵蚀现象。
针对多层堆叠结构的半导体器件在第一刻蚀工艺后，会较易出现所述第二导电层122的侧壁侵蚀现象，本发明的发明人提出一种优化的半导体器件形成方法，在第一刻蚀工艺后，在所述第二导电层122表面形成保护层，从而能够使得后续工艺采用各向异性比较弱的等离子体刻蚀工艺，较佳的保护所述牺牲层110。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图3，提供半导体衬底200。
所述半导体衬底200较好的是半导体硅，可以为n型或者P型半导体，也可以是绝缘体上硅等，所述半导体衬底200可以为多层基片（例如，具有覆盖电介质和金属膜的硅衬底）、分级基片、绝缘体上硅基片、外延硅基片、部分处理的基片（包括集成电路及其他元件的一部分）、图案化或未被图案化的基片。
请依旧参考图3，在所述半导体衬底200表面形成牺牲层210。
所述牺牲层210作为半导体器件的功能层，例如在微机电系统（Micro-Electro-Mechanical Systems，MEMS）器件中，所述牺牲层210作为形成可动器件部件的空腔的替代层。
所述牺牲层210材料通常选用结构松散易除去的材料，例如为无定形碳；由于所述牺牲层210的易除去特性，所述牺牲层210易于受到等离子体各向异性强的离子轰击受到损伤。
本领域的技术人员可以根据待形成的半导体器件选择所述牺牲层210的厚度，在此特意说明，不应过分限制本发明的保护范围。
请参考图4，在所述牺牲层210表面形成导电层220，所述导电层220至少包括位于牺牲层210表面的第一导电层221和位于第一导电层221表面的第二导电层222。
所述导电层220用于形成地址电极(address electrode)、绞链(hinge)、轭(yoke)和反光镜。
所述导电层220至少包括位于牺牲层210表面的第一导电层221和位于第一导电层221表面的第二导电层222，其中，所述第一导电层221材料为化合物，所述第二导电层222材料为金属。
在一实施例中，所述第二导电层222选用铝时，所述第一导电层210可以选用锗化硅。铝和锗化硅均具有良好的导电性，且铝和锗化硅具有良好的结合性能；其中，铝还具有较小的电阻以及良好的反光性能。
所述第一导电层221的形成工艺为化学气相沉积，所述第二导电层222的形成工艺为物理气相沉积。
在形成导电层220后，请依旧参考图4，还包括：在所述第二导电层222表面形成硬掩膜层230，所述硬掩膜层230材料为氧化硅或氮化硅；在所述硬掩膜层230表面形成具有图案的光刻胶层240。所述硬掩膜层230和所述具有图案的光刻胶层240用于在后续刻蚀工艺中作为等离子体刻蚀工艺的刻蚀掩膜。
依旧参考图4，以所述光刻胶240为掩膜，刻蚀所述硬掩膜层230，直至暴露出第二导电层222。
刻蚀所述硬掩膜层230的工艺为：刻蚀腔室压力为2托至4托，源射频电源为300瓦至500瓦，偏压射频电源为150瓦至200瓦，刻蚀气体为含氟的气体，所述含氟的气体为CF4、CHF4、或C4F8，或所述含氟的气体为包含CF4、CHF4、或C4F8中一种或多种气体的混合气体。
需要说明的是，在刻蚀所述硬掩膜层230的过程中会消耗一部分光刻胶层240，使得光刻胶层240的厚度具有一定的减少。
请参考图5，以所述光刻胶层和刻蚀后的硬掩膜层230为掩膜，采用第一等离子体刻蚀工艺对所述第二导电层222进行蚀刻，直至暴露出第一导电层221，形成开口271。
所述第一等离子体刻蚀工艺参数为：刻蚀腔室压力为50mT至200mT，源射频电源为300瓦至2000瓦，偏压射频电源为100瓦至1000瓦，刻蚀气体为含氯的气体，所述含氯的气体为Cl2和BCl3。
需要说明的是，由于本实施例选择的第一等离子体刻蚀工艺的各向异性强，通过设置偏压射频电源为100瓦至1000瓦，较佳地为200瓦至1000瓦，使得刻蚀气体离化为含氯的等离子体时，各向异性强，对开口侧壁的所述第二导电层222基本不会产生损伤，因此，在第一等离子体刻蚀工艺后，所述第二导电层222无侵蚀现象。
在形成开口271后，采用灰化工艺或湿法去除工艺去除所述光刻胶层。
但是，由之前的分析可知，第一刻蚀工艺完成后，会残留氯离子，若不做任何处理，所述残留的氯离子与第一刻蚀工艺过程中的聚合物反应，生成含氯的聚合物残留在待刻蚀产品内，所述含氯的聚合物在遇到空气中的水分和第二导电层222的金属时，会与空气中的水分发生自循环反应。
因此，本发明的发明人第一刻蚀工艺后，请参考图6，在所述开口的侧壁的第二导电层222表面形成保护层250。
所述保护层250用于防止在后续各项异性较弱的等离子体刻蚀过程中，氯离子侵蚀第二导电层222，此外，所述保护层250还用于防止第二导电层222的金属与残留的氯离子在接触水分时发生自循环反应。
所述保护层250材料为氧化铝，所述保护层250的厚度为至所述保护层250的形成工艺为氧化工艺，进一步的，所述保护层250的形成工艺为等离子体辅助氧化工艺。
还需要说明的是，由于保护层250是形成在开口侧壁，后续的工艺会沿开口对第一导电层进行蚀刻，因此，所述保护层250不能影响刻蚀的精确度，为此，保护层250的形成工艺需要满足下列条件：所述保护层250被开口暴露出的表面与刻蚀后硬掩膜层230的侧表面位于同一表面。
为此，发明人通过优化工艺，发现所述保护层的形成工艺为：选用含氧的气体对所述第二导电层进行氧化，氧化温度大于100度，形成所述保护层250，所述含氧气体为O2、O3、N2O、或N2O；或所述含氧气体为包含O2、O3、N2O、或N2O中的一种或多种气体的混合气体。形成的保护层250满足被开口暴露出的表面与刻蚀后硬掩膜层230的侧表面位于同一表面。
另外还需要说明的是，所述保护层250是对所述第二导电层222氧化后获得的，因此，所述保护层250不能过厚，过厚导致所述第二导电层222消耗过多，影响导电性能；但所述保护层250也不能过薄，过薄无法有效在后续第二等离子体刻蚀工艺中保护所述第二导电层222，较佳地，所述保护层250的厚度为至
请参考图7，沿侧壁形成有所述保护层250的开口、采用第二等离子体刻蚀工艺对所述第一导电层221进行蚀刻，直至暴露出牺牲层210，其中第二等离子体刻蚀工艺的各向异性弱于第一等离子体刻蚀工艺。
由之前分析可知，由于第二等离子体刻蚀需要蚀刻直至暴露出牺牲层210，而牺牲层210易除去特性，所述牺牲层210易于受到等离子体各向异性强的离子轰击受到损伤。
但是，在之前的分析中，发明人又发现，若第二等离子体刻蚀工艺的各向异性弱，会导致所述第二导电层222受损严重，因此，第二等离子体刻蚀工艺窗口非常小，若第二等离子体刻蚀各向异性强，会导致所述牺牲层210受损，若第二等离子体刻蚀各向异性弱，会导致所述第二导电层222受损。
而在本实施例中，由于在采用第二等离子体刻蚀工艺之前，在所述第二导电层222内形成了保护层250，因此，可以采用各向异性弱的第二等离子体刻蚀工艺，来避免所述牺牲层210受到损伤。
具体地，第二等离子体刻蚀工艺为：刻蚀腔室压力为20mT至800mT，源射频电源为250瓦至2000瓦，偏压射频电源为小于100瓦，刻蚀气体为含卤族元素的气体，所述含卤族元素的气体为Cl2、HCl、HBr或BCl3，或所述含卤族元素的气体为包含Cl2、HCl、HBr、BCl3中一种或多种气体的混合气体。
通过控制偏压射频电源，使得第二等离子体刻蚀工艺的各向异性较弱，较佳地，所述偏压射频电源为0瓦至20瓦、或10瓦至50瓦、或40瓦至60瓦、或60瓦至100瓦、或45瓦、75瓦、80瓦。
还需要说明的是，在一实施例中，可以选用等离子体辅助氧化工艺来形成所述保护层250，使得所述第一等离子体刻蚀工艺、第二等离子体刻蚀工艺和形成保护层的工艺采用同一刻蚀腔室进行，避免待刻蚀产品接触空气中的水分，使得所述第二导电层222受损。
本发明的实施例在第一等离子体刻蚀工艺后，第二等离子体刻蚀前，通过在所述开口的侧壁的第二导电层表面形成保护层，使得后续的第二等离子体刻蚀工艺能够选用各向异性较弱的刻蚀工艺，从而能够保护牺牲层，且能够避免各向异性较弱的刻蚀工艺中的氯离子侵蚀第二导电层，造成产品性能低下。
进一步地，本发明的实施例形成所述保护层250，且所述保护层250被开口暴露出的表面与刻蚀后硬掩膜层230的侧表面位于同一表面，不会影响后续第二等离子体刻蚀的效果，刻蚀的精确度高。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种半导体器件形成方法，包括：
提供半导体衬底；
在所述半导体衬底表面形成牺牲层；
在所述牺牲层表面形成导电层，所述导电层至少包括位于牺牲层表面的第一导电层和位于第一导电层表面的第二导电层；
采用第一等离子体刻蚀工艺对所述第二导电层进行蚀刻，直至暴露出第一导电层，形成开口；
在所述开口的侧壁的第二导电层表面形成保护层；
沿侧壁形成有所述保护层的开口、采用第二等离子体刻蚀工艺对所述第一导电层进行蚀刻，直至暴露出牺牲层，其中第二等离子体刻蚀工艺的各向异性弱于第一等离子体刻蚀工艺。
2.如权利要求1所述的半导体器件形成方法，其特征在于，所述保护层材料为氧化铝。
3.如权利要求1所述的半导体器件形成方法，其特征在于，所述保护层的形成工艺为氧化工艺。
4.如权利要求3所述的半导体器件形成方法，其特征在于，所述保护层的形成工艺为等离子体辅助氧化工艺。
5.如权利要求3所述的半导体器件形成方法，其特征在于，所述保护层的形成工艺为：选用含氧的气体对所述第二导电层进行氧化，氧化温度大于100度，形成所述保护层，所述含氧气体为O2、O3、N2O、或N2O；或所述含氧气体为包含O2、O3、N2O、或N2O中的一种或多种气体的混合气体。
6.如权利要求1所述的半导体器件形成方法，其特征在于，所述保护层的厚度为至
7.如权利要求1所述的半导体器件形成方法，其特征在于，还包括：在所述第二导电层表面形成硬掩膜层；在所述硬掩膜层表面形成具有图案的光刻胶层；以所述光刻胶层为掩膜，刻蚀所述硬掩膜层，直至暴露出第二导电层；以所述光刻胶和刻蚀后的硬掩膜层为掩膜，刻蚀第二导电层，直至暴露出第一导电层，形成开口。
8.如权利要求7所述的半导体器件形成方法，其特征在于，在形成开口后，采用灰化工艺或湿法去除工艺去除所述光刻胶层。
9.如权利要求7所述的半导体器件形成方法，其特征在于，所述保护层被开口暴露出的表面与刻蚀后硬掩膜层的侧表面位于同一表面。
10.如权利要求7所述的半导体器件形成方法，其特征在于，所述硬掩膜层材料为氧化硅或氮化硅。
11.如权利要求7所述的半导体器件形成方法，其特征在于，刻蚀所述硬掩膜层的工艺为：刻蚀腔室压力为2托至4托，源射频电源为300瓦至500瓦，偏压射频电源为150瓦至200瓦，刻蚀气体为含氟的气体，所述含氟的气体为CF4、CHF4、或C4F8，或所述含氟的气体为包含CF4、CHF4、或C4F8中一种或多种气体的混合气体。
12.如权利要求1所述的半导体器件形成方法，其特征在于，所述第一导电层材料为化合物，所述第二导电层材料为金属。
13.如权利要求12所述的半导体器件形成方法，其特征在于，所述第一导电层材料为SiGe。
14.如权利要求12所述的半导体器件形成方法，其特征在于，所述第二导电层材料为Al。
15.如权利要求1所述的半导体器件形成方法，其特征在于，第一等离子体刻蚀工艺为：刻蚀腔室压力为50mT至200mT，源射频电源为300瓦至2000瓦，偏压射频电源为100瓦至1000瓦，刻蚀气体为含氯的气体，所述含氯的气体为Cl2和BCl3。
16.如权利要求1所述的半导体器件形成方法，其特征在于，第二等离子体刻蚀工艺为：刻蚀腔室压力为20mT至800mT，源射频电源为250瓦至2000瓦，偏压射频电源为小于100瓦，刻蚀气体为含卤族元素的气体，所述含卤族元素的气体为Cl2、HCl、HBr或BCl3，或所述含卤族元素的气体为包含Cl2、HCl、HBr、BCl3中一种或多种气体的混合气体。
17.如权利要求1所述的半导体器件形成方法，其特征在于，所述牺牲层的材料为无定型碳。
18.如权利要求1所述的半导体器件形成方法，其特征在于，所述第一等离子体刻蚀工艺、第二等离子体刻蚀工艺和形成保护层的工艺采用同一刻蚀腔室进行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310231998.1A CN104241108A (zh) | 2013-06-09 | 2013-06-09 | 半导体器件形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310231998.1A CN104241108A (zh) | 2013-06-09 | 2013-06-09 | 半导体器件形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104241108A true CN104241108A (zh) | 2014-12-24 |
Family
ID=52228965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310231998.1A Pending CN104241108A (zh) | 2013-06-09 | 2013-06-09 | 半导体器件形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104241108A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106706175A (zh) * | 2015-11-12 | 2017-05-24 | 上海丽恒光微电子科技有限公司 | 压力传感器的制备方法 |
| CN108648994A (zh) * | 2018-05-15 | 2018-10-12 | 长江存储科技有限责任公司 | 沟槽结构的形成方法、沟槽结构及存储器 |
| CN110211920A (zh) * | 2018-02-28 | 2019-09-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080132074A1 (en) * | 2006-11-06 | 2008-06-05 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device with recess gate |
| CN101728252A (zh) * | 2008-10-24 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 形成快闪存储器栅极的方法以及快闪存储器 |
| CN101762993A (zh) * | 2008-12-25 | 2010-06-30 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶的去除方法及连接孔的制造方法 |
| CN102403230A (zh) * | 2010-09-17 | 2012-04-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件结构的制作方法 |
-
2013
- 2013-06-09 CN CN201310231998.1A patent/CN104241108A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080132074A1 (en) * | 2006-11-06 | 2008-06-05 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device with recess gate |
| CN101728252A (zh) * | 2008-10-24 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 形成快闪存储器栅极的方法以及快闪存储器 |
| CN101762993A (zh) * | 2008-12-25 | 2010-06-30 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶的去除方法及连接孔的制造方法 |
| CN102403230A (zh) * | 2010-09-17 | 2012-04-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件结构的制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106706175A (zh) * | 2015-11-12 | 2017-05-24 | 上海丽恒光微电子科技有限公司 | 压力传感器的制备方法 |
| CN110211920A (zh) * | 2018-02-28 | 2019-09-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN108648994A (zh) * | 2018-05-15 | 2018-10-12 | 长江存储科技有限责任公司 | 沟槽结构的形成方法、沟槽结构及存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100514582C (zh) | 干蚀刻氧化物半导体膜的方法 | |
| JP4764241B2 (ja) | ドライエッチング方法 | |
| CN102938378B (zh) | 半导体器件制造方法 | |
| TWI431781B (zh) | 製造薄膜電晶體元件的方法 | |
| US9875965B2 (en) | Semiconductor device | |
| JP2012099550A (ja) | 窒化ケイ素用エッチング液 | |
| CN104241108A (zh) | 半导体器件形成方法 | |
| CN104347345A (zh) | 电容结构的形成方法 | |
| JP2008135520A (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| CN107039447A (zh) | 存储单元及其形成方法 | |
| JP2006108268A (ja) | 強誘電体キャパシタ構造およびその作製方法 | |
| CN102087989A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN104681424A (zh) | 晶体管的形成方法 | |
| TWI579919B (zh) | 製造半導體元件的乾蝕刻氣體和方法 | |
| CN101442007A (zh) | 一种去除金属绝缘层金属结构的侧壁聚合物的方法 | |
| JP4891864B2 (ja) | ビット線コンタクトプラグを形成する方法 | |
| JP5228295B2 (ja) | 半導体装置の製造方法 | |
| KR102373108B1 (ko) | 도전막 식각액 조성물 및 이를 이용한 반도체 소자의 제조 방법 | |
| CN103000482B (zh) | 蚀刻方法和装置 | |
| US7354867B2 (en) | Etch process for improving yield of dielectric contacts on nickel silicides | |
| CN112309955A (zh) | 半导体结构及其形成方法 | |
| KR20060126224A (ko) | 월라이너를 구비한 플라즈마 식각장치의 챔버 | |
| CN109835867B (zh) | 刻蚀溶液和刻蚀方法 | |
| US20140175566A1 (en) | Converting a high dielectric spacer to a low dielectric spacer | |
| CN105651450B (zh) | 压力传感器及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141224 |