TWI579919B - 製造半導體元件的乾蝕刻氣體和方法 - Google Patents

製造半導體元件的乾蝕刻氣體和方法 Download PDF

Info

Publication number
TWI579919B
TWI579919B TW104137687A TW104137687A TWI579919B TW I579919 B TWI579919 B TW I579919B TW 104137687 A TW104137687 A TW 104137687A TW 104137687 A TW104137687 A TW 104137687A TW I579919 B TWI579919 B TW I579919B
Authority
TW
Taiwan
Prior art keywords
etching
etching gas
dielectric layer
recessed
layer
Prior art date
Application number
TW104137687A
Other languages
English (en)
Other versions
TW201635378A (zh
Inventor
洪雨利
孔德明
陳志壕
陳科維
王英郎
張宏睿
曾鴻輝
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201635378A publication Critical patent/TW201635378A/zh
Application granted granted Critical
Publication of TWI579919B publication Critical patent/TWI579919B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Description

製造半導體元件的乾蝕刻氣體和方法
本發明涉及製造半導體元件的乾蝕刻氣體和方法。
通常通過沉積、生長、圖案化和蝕刻一系列的層形成固態元件。不同的層可以包括導電、半導電或絕緣材料。通常地，各向異性地蝕刻這樣的層以形成固態元件的各種原件。各向異性蝕刻也可以用來去除各層而不會破壞先前形成的元件。各向異性蝕刻可以稱為乾蝕刻。乾蝕刻可以是反應離子蝕刻(RIE)或氬濺射操作。然而，各向異性蝕刻的一個問題是它們通常留下副產物的殘留層。這些副產物可以是干擾諸如矽化物形成的後續半導體處理的污染物。
由於這種原因，濕蝕刻因此結合至各向異性蝕刻操作。可以在各向異性蝕刻操作之後實施濕蝕刻以去除不期望的殘留層。不幸的是，除了副產物外，化學濕蝕刻劑還可以去除不應當被去除的重要部分。因此，在半導體製造產業相關的領域中用於在蝕刻操作期間緩解上述問題的新機制已成為迫切需要。
為了解決現有技術中的問題，根據本發明的一些實施例，提供了一種製造半導體元件的方法，所述方法包括：提供半導體基底；在所述半導體基底中至少部分地形成導電區；在所述基底上方 形成介電層；在所述介電層上方形成硬遮罩，所述硬遮罩具有位於所述導電區上方的開口；通過第一蝕刻氣體乾蝕刻所述介電層以形成凹進的部件，其中，因此在所述凹進的部件的底部處暴露出所述導電區的表面，並且在所述凹進的部件的內表面處形成副產物膜；以及通過第二蝕刻氣體乾蝕刻所述介電層，其中，所述第二蝕刻氣體與所述副產物膜和所述導電區化學反應，並且因此在所述凹進的部件的底部周圍構建犧牲層。
根據本發明的另一些實施例，提供了一種製造半導體元件的方法，所述方法包括：提供半導體基底；在所述半導體基底中至少部分地形成矽外延區；在所述基底上方形成介電層；在所述介電層上方形成硬遮罩；通過蝕刻氣體乾蝕刻所述介電層以形成凹進的部件，其中，因此在所述凹進的部件的底部處暴露出所述矽外延區的表面；在所述凹進的部件的底部周圍構建犧牲層；以及通過使用濕蝕刻劑濕蝕刻所述凹進的部件；其中，所述犧牲層是抗所述濕蝕刻劑腐蝕的。
根據本發明的又一些實施例，提供了一種用於蝕刻介電層的乾蝕刻氣體，所述乾蝕刻氣體包括H2和N2，其中，所述乾蝕刻氣體能夠與前序乾蝕刻操作的副產物和與矽化學反應以形成耐酸層。
100‧‧‧場效應電晶體
105‧‧‧基底
110‧‧‧淺溝槽隔離部件
115‧‧‧氧化物層
130‧‧‧輕摻雜的源極/汲極區
135‧‧‧氧化物襯墊
140‧‧‧間隔件
145‧‧‧重摻雜的源極/汲極區
150‧‧‧矽化物接觸件
155‧‧‧蝕刻停止層
165‧‧‧高k介電層
170‧‧‧金屬層
175‧‧‧閘電極
180‧‧‧第二金屬層
185‧‧‧第一絕緣層
190‧‧‧第二絕緣層
195‧‧‧第三絕緣層
200‧‧‧場效應電晶體
210‧‧‧外延結構
300‧‧‧硬遮罩
505‧‧‧RF功率
520‧‧‧等離子體室
605‧‧‧接觸孔
610‧‧‧薄殘餘物膜
705‧‧‧接觸孔
710‧‧‧薄殘餘物膜
805‧‧‧犧牲層
810‧‧‧殘餘物膜
905‧‧‧犧牲層
910‧‧‧殘餘物膜
當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明的各方面。應該強調，根據工業中的標準實踐，對各個部件沒有按比例繪製。實際上，為了清楚討論，各個部件的尺寸可以任意地增大或縮小。
圖1示出了用於場效應電晶體(FET)的金屬閘極結構的截面圖；圖2示出了用於另一FET的金屬閘極結構的截面圖； 圖3示出了根據本發明的一個或多個方面的在製造的後續階段中的FET的截面圖；圖4示出了根據本發明的一個或多個方面的在製造的後續階段中的另一FET的截面圖；圖5示出了根據本發明的一個或多個方面的等離子體蝕刻系統的截面圖；圖6示出了根據本發明的一個或多個方面的在製造的乾蝕刻階段中的FET的截面圖；圖7示出了根據本發明的一個或多個方面的在製造的乾蝕刻階段中的另一FET的截面圖；圖8示出了根據本發明的一個或多個方面的在形成犧牲層的操作中的FET的截面圖；圖9示出了根據本發明的一個或多個方面的在形成犧牲層的操作中的另一FET的截面圖；圖10示出了根據本發明的一個或多個方面的在濕蝕刻操作中的FET的截面圖；圖11示出了根據本發明的一個或多個方面的在濕蝕刻操作中的另一FET的截面圖；圖12示出了根據本發明的一個或多個方面的在氬濺射操作中的FET的截面圖；以及圖13示出了根據本發明的一個或多個方面的在氬濺射操作中的另一FET的截面圖。
以下公開內容提供了許多用於實現本發明的不同特徵的許多不同實施例或實例。下面描述了元件和佈置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，在以 下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可在各個實例中重複參考標號和/或字元。該重複是為了簡單和清楚的目的，並且其本身不指示所討論的各個實施例和/或配置之間的關係。
另外，為便於描述，本文中可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對術語，以描述如圖所示的一個元件或部件與另一個(另一些)元件或部件的關係。除了圖中所示的方位外，空間相對術語旨在包括元件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，並且本文中使用的空間相對描述符可以同樣地作相應的解釋。
儘管闡述本發明的廣泛範圍的數值範圍和參數是近似的，但是盡可能精確得報告在具體實例中闡述的數值。然而，任何數值本質上包含由在相應的測試測量中發現的標準差必然導致的特定誤差。同樣，正如所使用的術語“大約”一般是指在給定值或範圍的10%、5%、1%、或0.5%內。可選地，術語“大約”是指在本領域普通技術人員所認為的可接受的平均數標準誤差內。除了在操作/工作的實例中，或除非另有明確說明，否則本文中公開的諸如那些用於材料的數量、持續時間、溫度、操作條件、數量的比等的所有的數值範圍、數量、價值和百分比應當理解為在所有情況下通過術語“大約”來修飾。因此，除非相反的指示，否則在本發明和所附請求項中闡述的數值參數是可以根據期望改變的近似值。至少，每一個數值參數應當依據報告的重要資料的數量並且通過應用普通的四捨五入技術來解釋。範圍在本文中可以表述為從一個端點至另一端點或者在兩個端點 之間。本文中公開的所有的範圍均包括端點，除非另有說明。
通過半導體元件製造操作來解釋本發明。具體地，在以下段落中描述的半導體元件製造操作特別側重於用於蝕刻接觸孔的機制，接觸孔用於將金屬閘元件的源極和/或汲極(S/D)區連接至其他元件。提供了與半導體元件的製造加工相關的若干實施例和圖，並且也示出了相關的蝕刻環境。應當理解，本發明的方法和蝕刻氣體可以用於製造其他類型的固態元件並且用於改進其他類型的後續半導體加工。
目前，將乾蝕刻和濕蝕刻結合是改進蝕刻效果的一種流行方法。如下文更詳細地描述，結合的乾蝕刻和濕蝕刻提供了清潔並且主要地各向異性蝕刻，各向異性蝕刻從半導體的主體去除了預定的區域而不會在蝕刻的表面上留下污染物的殘餘層，而污染物的殘餘層將干擾後續的半導體處理。濕蝕刻的持續時間通常比較短，以防止內表面被腐蝕性濕蝕刻劑損害，並且也避免底切輪廓。本發明的概念是提供一種方法以在開始濕蝕刻操作之前時產生額外的犧牲層。更具體地，該犧牲層可以在乾蝕刻操作大約結束的特定位置上產生。在通過乾蝕刻操作形成由多個垂直地堆疊的介電層圍繞的凹進的部件的方案下，相鄰的介電層之間的介面可以是易損的並且當將濕蝕刻劑引入凹進的部件內時容易被腐蝕。濕蝕刻劑可以沿著介面完全滲透以破壞其他元件，例如，位於介電層的另一端處的閘極。因此，所公開的方法保護特定的位置，諸如接觸孔的底部，免於滲透並且有效地改進整體元件良率。
圖1示出了用於場效應電晶體(FET)100的金屬閘極結構的截面圖。FET 100包括基底105，基底105具有形成在其中的淺溝槽隔離(STI)部件110。基底105可以包括矽或其他半導體基底，並且可以是絕緣體上矽(SOI)或其他絕緣體上半導體基底。可以通 過蝕刻或以其他方式在基底105中形成凹槽並且隨後以二氧化矽和/或其他介電材料填充凹槽，可能地隨後進行化學機械拋光(CMP)或其他平坦化步驟來形成STI 110。氧化物層115形成在基底105中間並且位於基底105上方。可以諸如通過熱氧化在基底105上方生長氧化物層115，通過在升高的溫度下將基底105暴露於氧化環境來實現熱氧化。
輕摻雜的源極/汲極區130形成在位於閘電極175的相對兩側上的基底105中，並且，並且氧化物襯墊135形成為跨越閘電極175的側壁。間隔件140形成在閘電極175的相對兩側上的襯墊135上。重摻雜的源極/汲極區145形成在閘電極175的相對兩側上的基底105中，並且位於間隔件140外側。可以通過在基底105內離子注入，之後進行合適的退火工藝來形成源極/汲極極區130，145。可以通過沉積或以其他方式形成氧化物襯墊135和間隔件140。間隔件140可以包括一層或多層氮化矽和/或其他材料。
矽化物接觸件150形成在重摻雜的源極/汲極區145上，和蝕刻停止層155形成在矽化物接觸件150和間隔件140上方。可以通過沉積或以其他方式形成蝕刻停止層155。蝕刻停止層155可以包括二氧化矽、二氧化鉿、碳化矽、碳摻雜的氧化矽、碳摻雜的氮化矽和/或其他材料。高k介電層165形成在氧化物層115上方，包括跨越間隔件襯墊135的兩側。然後在高k介電層165上方形成金屬層170，金屬層170具有共形于高k介電層165的輪廓。高k介電層165可以沉積或以其他方式形成，並且可以包括氧化鉿、氧化鉿矽、氧化鑭、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、鋇鍶鈦氧化物、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、鉛鈧鉭氧化物、鉛鋅鈮酸鹽、和/或其他材料。金屬層170可以通過沉積或以其他方式形成，並且可以基本上包括鉿、鋯、鈦、鉭、鋁、金屬碳化物、釕、鈀、鉑、鈷、鎳、導電金屬氧化物、和/或其他材料。
第二金屬層180形成於金屬層170的部分上方。第二金屬層180可以通過沉積或以其他方式形成，並且可以基本上包括鉿、鋯、鈦、鉭、鋁、金屬碳化物、釕、鈀、鉑、鈷、鎳、導電金屬氧化物、和/或其他材料。可以在基底105上方沉積第一絕緣層185、第二絕緣層190和第三絕緣層195。
在一些實施例中，源極/汲極結構的形成可以採用與圖1不同的可選的操作。圖2示出了用於FET 200的金屬閘極結構的截面圖。從圖2中可以看出，源極/汲極區是外延結構210。通過採用外延再生長操作可以在半導體基底105中至少部分地形成外延結構210。FET 200的剩餘部分類似於FET 100的剩餘部分，並且為了簡化以省略這些細節。
隨後，需要具有垂直插塞以接觸源極/汲極區145並且從而將FET 100與另一個FET 100和/或FET 100的其他元件連接。圖3示出了根據本發明的一個或多個方面的在製造的後續階段中的FET 100的截面圖。在FET 100的第三絕緣層195上形成硬遮罩300。硬遮罩300至少具有一個正好位於重摻雜的源極/汲極區145的左側矽化物接觸件150之上的開口並且被製備用於垂直方向上的各向異性蝕刻。以這種方式，可以在以下操作中獲得垂直接觸孔而不需要破壞第三絕緣層195的被硬遮罩300覆蓋的部分。在圖4中示出了硬遮罩300在FET 200上的形成。上述操作的細節與在圖3中針對FET 100描述的操作基本相同，並且可以參考。
介電蝕刻主要用於創建接觸件和通孔洞以用於導體的不同層之間的互連。通常，創建用於源極/汲極區145的接觸孔的蝕刻操作被稱為接觸件蝕刻。在這個實施例中，它需要蝕刻第三絕緣層195、第二絕緣層190和第一絕緣層185並且終止於源極/汲極區145的矽化物接觸件150上。介電蝕刻操作使用氟化學物質和重離子轟擊並 且可以被稱為反應離子蝕刻(RIE)。RIE是所謂的乾蝕刻的一種類型。RIE可以被理解為離子輔助蝕刻，由於在這一蝕刻操作中的離子不必是反應性的。乾蝕刻也包括純物理蝕刻，諸如氬濺射，可以在後續段落中描述的操作中採用氬濺射。
通過利用等離子體蝕刻系統採用RIE以實現各向異性蝕刻輪廓。圖5示出了根據本發明的一個或多個方面的等離子體蝕刻系統的截面圖。FET 100位於等離子體室520的加熱板(未在圖5中示出)上。RF功率505用於撞擊輝光放電等離子體。一些蝕刻劑分子通過與電子碰撞的影響解離等離子體，與電子碰撞產生自由基。自由基然後擴散並且到達FET 100的表面，並吸附在表面上。在離子轟擊的幫助下，這些自由基與表面的原子或分子迅速地反應並且形成副產物。通過配置RF功率505和等離子體室520內部的壓力可以調整蝕刻速率。例如，通過增大RF功率505和降低等離子體室520內部的壓力可以增加蝕刻速率。用於圖5的等離子體蝕刻系統的蝕刻氣體可以是氟碳氣體，諸如CF4、CHF3、C2F6和C3F8。蝕刻氣體可以進一步包括其它添加劑氣體，諸如氧氣或臭氧。也可以對FET 200施加類似的等離子體蝕刻系統，並且關於等離子體蝕刻系統中的FET 200的圖在本文中省略以便簡化。
高能離子轟擊破壞FET 100的表面上的原子之間的化學鍵。由於離子轟擊基本上垂直於FET100的表面，所以在該方向上的蝕刻速率比水準方向上的蝕刻速率高很多。因此，可以實現各向異性蝕刻輪廓。具有懸空鍵的表面原子易於受到蝕刻劑自由基的攻擊。它們更容易與蝕刻劑自由基結合以產生副產物。揮發性副產物可以從表面脫附，並且從等離子體室520泵出。非揮發性副產物保留在表面上，圍繞在產生出它們的表面周圍。圖6示出了根據本發明的一個或多個方面的在製造的乾蝕刻階段的FET 100的截面圖。通過RIE蝕刻的 接觸孔605到達矽化物接觸件150，RIE利用包括氟碳氣體和O2和/或O3的蝕刻氣體。作為蝕刻操作的非揮發性副產物的薄殘餘物膜610形成在凹進的孔605的內壁表面上方以及位於凹進的接觸孔605的底部處的矽化物接觸件150的暴露表面上方。非揮發性副產物可以包括CHO-基聚合物，通過蝕刻氣體和矽化物的構成要素之間的高功率反應形成CHO-基聚合物。對圖7中描述的FET 200實施相同或類似的蝕刻操作。如圖7所示，諸如蝕刻操作的非揮發性副產物的薄殘餘物膜710形成在凹進的接觸孔705的內壁表面上方。
請注意，在本發明中不限制蝕刻氣體的流速和溫度。在實踐中，可以根據期望的蝕刻速率和/或與化學反應和等離子體室環境有關的進一步考慮來配置蝕刻氣體的流速。除了流速和溫度，蝕刻系統的相關設備並不局限於圖5所示的設備。本發明也可以採用能夠實現相同或類似的目標的任何其他可行的蝕刻系統，並且該任何其他可行的蝕刻系統應當落在本發明的範圍內。
在各向異性的接觸孔605被蝕刻至預定深度後，內表面基本由殘餘物膜610覆蓋。如上所述，在下一步沉積操作之前，需要通過濕蝕刻去除殘餘物膜610。對於接觸件和通孔蝕刻而言，各向異性錐形輪廓通常是有利的輪廓，這是因為錐形的接觸件和通孔洞具有較大的到達角，並且對於接下來的鎢化學汽相沉積(CVD)操作不留間隙的填充而言更容易。化學濕蝕刻操作產生各向同性的輪廓，這會在接觸件和通孔的下部處引起底切並且引入臨界尺寸損失。除了底切輪廓之外，接觸孔605與接觸孔605的底部周圍的若干層邊界接觸，這可以從圖4看出。例如，在間隔件140和襯墊135之間存在層邊界。另一邊界位於襯墊135和源/汲極區130之間。又一邊界位於第一絕緣層185和第二絕緣層190之間。相鄰層的邊界或介面可能是易於受損的並且當在接觸孔605內引入濕蝕刻劑時很可能被腐蝕。將所有的事實 放在一起，發現濕蝕刻劑可能具有更大的幾率穿透橫向地連接接觸孔605和閘電極175的任何邊界或介面以腐蝕和破壞閘電極175。因此，閘電極175可能通過濕蝕刻劑部分地缺失或完全地去除。
為了減輕底切輪廓和降低金屬閘極腐蝕的可能性，在隨後的工序中提供臨時的犧牲層。請參考圖8，圖8示出了根據本發明的一個或多個方面的在形成犧牲層的操作中的FET 100的截面圖。在接觸孔605的底部周圍形成臨時的犧牲層805。犧牲層805對濕蝕刻劑是耐酸的，濕蝕刻劑用於化學地蝕刻和去除圖6中的薄殘餘物薄610。在一些實施例中，在濕蝕刻階段之後，通過非化學蝕刻工序將部分地去除臨時犧牲層805，從而使得當在接觸孔605內填充導電材料時，導電材料可以電連接至FET 100的重摻雜的源極/汲極區145的矽化物接觸件150。
在本實施例中，提供了用於形成犧牲層805的操作，但是這不是本發明的限制。通過第一干蝕刻操作之後的第二乾蝕刻操作形成犧牲層805。第一干蝕刻操作是指先前描述的用於產生接觸孔605的乾蝕刻操作，並且第一干蝕刻操作領先於第二乾蝕刻操作。可以在圖5中所示的相同的蝕刻系統中實施第二乾蝕刻操作。請注意，第一干蝕刻操作和第二乾蝕刻操作可能不連續地執行，並且在第一干蝕刻操作和第二乾蝕刻操作之間可以存在其他蝕刻操作。可以在圖5中所示的等離子體室520中實施第二蝕刻操作，第二蝕刻操作利用與第一干蝕刻操作採用的蝕刻氣體不同的蝕刻劑。在一些實施例中，乾蝕刻氣體可以包括H2和N2。在該實施例中，H2氣的流速可以為約100sccm，並且N2氣的流速也可以為約100sccm。在一些實施例中，H2氣體的流速可以在從約80sccm至約150sccm的範圍內。在一些實施例中，N2氣體的流速可以在從約80sccm至約150sccm的範圍內。蝕刻系統的溫度可以配置為約50℃。在一些實施例中，蝕刻系統的溫度可 以配置為從約40℃至約60℃的範圍內。
向第二乾蝕刻操作提供特定的乾蝕刻氣體以與圖6中產生的殘餘物膜60和矽化物接觸件150發生化學反應，並且進一步通過化學反應形成犧牲層805。在這個實施例中，因為氣體H2和N2能夠與CHO-基聚合物反應以產生包括COx、H2O、NHx的產物，因此，選擇氣體H2和N2用於第二乾蝕刻操作。產物COx和H2O可以為氣相，並且可以從等離子體室520泵出。產物NHx的部分保留在接觸孔605的底部或側壁表面上。通過在室內520中的等離子體環境下與氣體H2和N2反應，CHO-基聚合物薄膜然後被逐漸消耗。換句話說，在圖4中形成的薄殘餘物膜610的組分可以改變以形成如圖8中所示的另一殘餘物膜810。殘餘物膜810可以包括CHO-基聚合物和NHx。在第二乾蝕刻操作期間，產物NHx可以與矽化物接觸件150和源極/汲極區130，145的矽發生進一步的化學反應。類似地，如圖9所示，在第二乾蝕刻操作期間，對於FET 200而言，產物NHx可以與矽化物接觸件150(未在圖9中示出)和外延結構210發生進一步的化學反應。形成犧牲層905並且改變在第一干蝕刻階段形成的薄殘餘物膜710以形成另一殘餘物膜910。具體地，犧牲層805和905來源於NHx和矽的化學反應以產生Si(NH)y。請注意，x和y可能是根據不同的化學計量的任何整數。在一些實施例中，y可以在從約1至約10的範圍內。
Si(NH)y是第二乾蝕刻操作的最終產物。Si(NH)y具有耐酸特性，並且因此將不被隨後的濕蝕刻操作腐蝕。只要生成的犧牲層805和905能夠實現相同或相似的目的，具體的形成方法不局限於上述實施例。在一些實施例中，通過利用可選的蝕刻氣體，可以形成臨時犧牲層805和905。在一些實施例中，可以通過利用可選的蝕刻劑形成臨時犧牲層805和905。在一些實施例中，可以根據可選的化學反應形成臨時犧牲層805和905。在一些實施例中，臨時犧牲層805 和905可以零星地形成在接觸孔605和接觸孔705的內側壁上。在犧牲層805和905構建在接觸孔605和接觸孔705的側壁處並且鄰近第一絕緣層185和第二絕緣層190之間的介面的情況下，所述介面相對於隨後引入接觸孔605和接觸孔705的濕蝕刻劑而言可能不是洩漏通道。
如上所述，形成犧牲層805的原因之一是因為在乾蝕刻操作之後進行濕蝕刻操作以去除不可避免地留在接觸孔605的內表面上方的副產物。濕蝕刻操作可能破壞接觸孔的底部以形成底切輪廓或甚至腐蝕金屬閘極，更具體地，特別是當設計的部件尺寸變得越來越小。圖10示出了根據本發明的一個或多個方面的在濕蝕刻操作中的FET 100的截面圖。濕蝕刻是利用化學溶液來溶解晶圓表面上的材料以實現期望的圖案的工藝。濕蝕刻具有諸如蝕刻、沖洗和乾燥的若干步驟。在該實施例中，通過蝕刻劑溫度和濃度控制濕蝕刻操作。此外，基於通過先前的乾蝕刻操作留下的副產物的量來確定預定的濕蝕刻持續時間。然而，這不是本發明的限制。在實踐中，只要可以以實現相同或相似的目的，可以根據不同的設計考慮因素來控制濕蝕刻操作。明確地示出了圖8的殘餘物膜810從圖10中的接觸孔605的內表面去除。請注意，犧牲層805仍保持完整，並且因此，矽化物接觸件150、重摻雜的源極/汲極區145和閘電極175保持不被破壞。也可以對圖11中示出的FET 200實施濕蝕刻操作。
如名稱所示，臨時犧牲層805是臨時的構建層以在濕蝕刻期間抵抗酸腐蝕。可以通過任何適當的方法去除犧牲層805。在該實施例中，通過氬濺射至少部分地去除犧牲層805。氬濺射是純物理蝕刻。氬氣是惰性氣體，因此在該操作期間沒有化學反應。通過高能氬離子，從內表面驅逐犧牲層805。純物理蝕刻的蝕刻速率通常取決於離子轟擊的通量和能量。離子轟擊的方向基本上垂直於FET 100的表面。因此，氬濺射操作可以實現圖12中所示的各向異性蝕刻輪 廓，圖12示出了根據本發明的一個或多個方面的在氬濺射操作中的FET 100的截面圖。氬濺射操作保持驅逐犧牲層805，直至暴露出矽化物接觸件150的頂面。如圖13所示，可以採用氬濺射操作以至少部分地去除覆蓋在FET 200的底部接觸孔705周圍的犧牲層905。
可以通過任何其他適當的方法去除臨時犧牲層805和905，並且不限制於氬濺射或甚至物理蝕刻。在暴露出矽化物接觸件150的頂面之後，可以執行諸如沖洗和乾燥的若干進一步步驟以清洗接觸孔605和接觸孔705。在該實施例中，鎢用於填充接觸孔605和705。鎢是最常用的金屬以填充接觸孔和形成所謂的插塞以連接金屬層和矽或在不同的金屬層之間連接。CVD鎢膜具有良好的臺階覆蓋和間隙填充能力。然而，本發明不旨在將填充在接觸孔605和705中的導電材料限制於鎢。
公開了與用於蝕刻接觸孔的機制相關的製造操作，接觸孔用於將金屬閘極元件的S/D區連接至其他元件。提供了與半導體元件的製造加工相關的若干實施例和圖，並且也示出了相關的蝕刻環境。也公開了用於蝕刻介電層的乾蝕刻氣體。乾蝕刻氣體包括H2和N2，其中，乾蝕刻氣體能夠與前述幹法蝕刻操作的副產物化學地反應。所述反應(即，乾蝕刻氣體和副產物)的產物然後與矽反應以形成耐酸層。應當理解，所公開的方法和蝕刻氣體可以用於製造其他類型的固態元件並且用於改進其他類型的後續半導體加工。所公開的方法保護諸如接觸孔的底部的特定的位置不形成底切輪廓。所公開的方法也有效地防止金屬閘極受到從相鄰的接觸孔滲透的酸溶液的腐蝕。結果，可以改進整體元件良率。新乾蝕刻氣體配方可以用於提議的乾蝕刻方法並且形成耐腐蝕層。然而，乾蝕刻氣體不限制於與相同公開中的乾蝕刻操作結合使用。
本發明的一些實施例提供了一種製造半導體元件的方 法。方法包括：提供半導體基底；在半導體基底中至少部分地形成導電區；在基底上方形成介電層；在介電層上方形成硬遮罩，硬遮罩具有位於導電區上方的開口；通過第一蝕刻氣體乾蝕刻介電層以形成凹進的部件，其中，因此在凹進的部件的底部處暴露出導電區的表面，並且在凹進的部件的內表面處形成副產物膜；以及通過第二蝕刻氣體乾蝕刻介電層，其中，第二蝕刻氣體與副產物膜和導電區化學反應，並且因此在凹進的部件的底部周圍構建犧牲層。
在本發明的一些實施例中，第一蝕刻氣體包括含氟化學物質。
在本發明的一些實施例中，第一蝕刻氣體包括CF4和CHF3。
在本發明的一些實施例中，第二蝕刻氣體包括H2和N2。
在本發明的一些實施例中，H2氣體的流速在從約80sccm至約150sccm的範圍內。
在本發明的一些實施例中，N2氣體的流速在從約80sccm至約150sccm的範圍內。
在本發明的一些實施例中，犧牲層包括Si(NH)x，其中，x在從約1至約10的範圍內。
在本發明的一些實施例中，該方法還包括：通過使用濕蝕刻劑濕蝕刻凹進的部件。
在本發明的一些實施例中，該方法還包括：去除部分犧牲層。
本發明的一些實施例提供了一種製造半導體元件的方法。方法包括：提供半導體基底；在半導體基底中至少部分地形成矽外延區；在基底上方形成介電層；在介電層上方形成硬遮罩；通過蝕 刻氣體乾蝕刻介電層以形成凹進的部件，其中，因此在凹進的部件的底部處暴露出矽外延區的表面；在凹進的部件的底部周圍構建犧牲層；以及通過使用濕蝕刻劑濕蝕刻凹進的部件；其中，犧牲層是抗濕蝕刻劑腐蝕的。
在本發明的一些實施例中，該方法還包括：去除部分犧牲層。
在本發明的一些實施例中，矽外延區是源極或汲極區，並且凹進的部件是接觸孔。
在本發明的一些實施例中，在凹進的部件的底部周圍構建犧牲層包括構建犧牲層以覆蓋矽外延區的暴露表面和介電層和矽外延區之間的邊界。
在本發明的一些實施例中，蝕刻氣體包括含氟化學物質。
在本發明的一些實施例中，在凹進的部件的內表面處形成副產物膜，並且構建犧牲層包括：向凹進的部件提供反應劑以與副產物膜和矽外延區的暴露表面反應。
在本發明的一些實施例中，反應劑包括H2和N2。
在本發明的一些實施例中，副產物膜包括聚合物，並且犧牲層包括Si(NH)x，其中，x在從約1至約10的範圍內。
本發明的一些實施例提供了一種用於蝕刻介電層的乾蝕刻氣體，乾蝕刻氣體包括H2和N2，其中，乾蝕刻氣體能夠與前述乾蝕刻操作的副產物和與矽化學反應以形成耐酸層。
在本發明的一些實施例中，前述乾蝕刻操作採用前述乾蝕刻氣體，乾蝕刻氣體包括含氟化學物質。
在本發明的一些實施例中，副產物包括聚合物。
上面概述了若干實施例的特徵，使得本普通技術人員 可以更好地理解本發明的方面。本領域技術人員應該理解，他們可以很容易地使用本發明作為基礎來設計或修改用於實施與本文所介紹實施例相同的目的和/或實現相同優點的其他工藝和結構。本領域技術人員也應該意識到，這種等構造並不背離本發明的精神和範圍，並且在不背離本發明的精神和範圍的情況下，本文中他們可以進行多種變化、替換以及改變。
為了解決現有技術中的問題，根據本發明的一些實施例，提供了一種製造半導體元件的方法，所述方法包括：提供半導體基底；在所述半導體基底中至少部分地形成導電區；在所述基底上方形成介電層；在所述介電層上方形成硬遮罩，所述硬遮罩具有位於所述導電區上方的開口；通過第一蝕刻氣體乾蝕刻所述介電層以形成凹進的部件，其中，因此在所述凹進的部件的底部處暴露出所述導電區的表面，並且在所述凹進的部件的內表面處形成副產物膜；以及通過第二蝕刻氣體乾蝕刻所述介電層，其中，所述第二蝕刻氣體與所述副產物膜和所述導電區化學反應，並且因此在所述凹進的部件的底部周圍構建犧牲層。
在上述方法中，其中，所述第一蝕刻氣體包括含氟化學物質。
在上述方法中，其中，所述第一蝕刻氣體包括含氟化學物質；其中，所述第一蝕刻氣體包括CF4和CHF3。
在上述方法中，其中，所述第二蝕刻氣體包括H2和N2。
在上述方法中，其中，所述第二蝕刻氣體包括H2和N2；其中，H2氣體的流速在從約80sccm至約150sccm的範圍內。
在上述方法中，其中，所述第二蝕刻氣體包括H2和N2；其中，N2氣體的流速在從約80sccm至約150sccm的範圍內。
在上述方法中，其中，所述犧牲層包括Si(NH)x，其中，x在從約1至約10的範圍內。
在上述方法中，還包括：通過使用濕蝕刻劑濕蝕刻所述凹進的部件。
在上述方法中，還包括：去除部分所述犧牲層。
根據本發明的另一些實施例，提供了一種製造半導體元件的方法，所述方法包括：提供半導體基底；在所述半導體基底中至少部分地形成矽外延區；在所述基底上方形成介電層；在所述介電層上方形成硬遮罩；通過蝕刻氣體乾蝕刻所述介電層以形成凹進的部件，其中，因此在所述凹進的部件的底部處暴露出所述矽外延區的表面；在所述凹進的部件的底部周圍構建犧牲層；以及通過使用濕蝕刻劑濕蝕刻所述凹進的部件；其中，所述犧牲層是抗所述濕蝕刻劑腐蝕的。
在上述方法中，還包括：去除部分所述犧牲層。
在上述方法中，其中，所述矽外延區是源極或汲極區，並且所述凹進的部件是接觸孔。
在上述方法中，其中，所述矽外延區是源極或汲極區，並且所述凹進的部件是接觸孔；其中，在所述凹進的部件的底部周圍構建所述犧牲層包括構建所述犧牲層以覆蓋所述矽外延區的暴露表面以及所述介電層和所述矽外延區之間的邊界。
在上述方法中，其中，所述蝕刻氣體包括含氟化學物質。
在上述方法中，其中，在所述凹進的部件的內表面處形成副產物膜，並且構建所述犧牲層包括：向所述凹進的部件提供反應劑以與所述副產物膜和所述矽外延區的暴露表面反應。
在上述方法中，其中，在所述凹進的部件的內表面處 形成副產物膜，並且構建所述犧牲層包括：向所述凹進的部件提供反應劑以與所述副產物膜和所述矽外延區的暴露表面反應；其中，所述反應劑包括H2和N2。
在上述方法中，其中，所述矽外延區是源極或汲極區，並且所述凹進的部件是接觸孔；其中，在所述凹進的部件的底部周圍構建所述犧牲層包括構建所述犧牲層以覆蓋所述矽外延區的暴露表面以及所述介電層和所述矽外延區之間的邊界。
在上述方法中，其中，所述蝕刻氣體包括含氟化學物質。
在上述方法中，其中，在所述凹進的部件的內表面處形成副產物膜，並且構建所述犧牲層包括：向所述凹進的部件提供反應劑以與所述副產物膜和所述矽外延區的暴露表面反應。
在上述方法中，其中，在所述凹進的部件的內表面處形成副產物膜，並且構建所述犧牲層包括：向所述凹進的部件提供反應劑以與所述副產物膜和所述矽外延區的暴露表面反應；其中，所述反應劑包括H2和N2；其中，所述副產物膜包括聚合物，並且所述犧牲層包括Si(NH)x，其中，x在從約1至約10的範圍內。
根據本發明的又一些實施例，提供了一種用於蝕刻介電層的乾蝕刻氣體，所述乾蝕刻氣體包括H2和N2，其中，所述乾蝕刻氣體能夠與前序乾蝕刻操作的副產物和與矽化學反應以形成耐酸層。
在上述乾蝕刻氣體中，其中，前序乾蝕刻操作採用前序乾蝕刻氣體，所述乾蝕刻氣體包括含氟化學物質。
在上述乾蝕刻氣體中，其中，所述副產物包括聚合物。
100‧‧‧場效應電晶體
105‧‧‧基底
110‧‧‧淺溝槽隔離部件
115‧‧‧氧化物層
130‧‧‧輕摻雜的源極/汲極區
135‧‧‧氧化物襯墊
140‧‧‧間隔件
145‧‧‧重摻雜的源極/汲極區
150‧‧‧矽化物接觸件
155‧‧‧蝕刻停止層
165‧‧‧高k介電層
170‧‧‧金屬層
175‧‧‧閘電極
180‧‧‧第二金屬層
185‧‧‧第一絕緣層
190‧‧‧第二絕緣層
195‧‧‧第三絕緣層
300‧‧‧硬遮罩
605‧‧‧接觸孔

Claims (9)

  1. 一種製造半導體元件的方法，所述方法包括：提供半導體基底；在所述半導體基底中至少部分地形成導電區；在所述基底上方形成介電層；在所述介電層上方形成硬遮罩，所述硬遮罩具有位於所述導電區上方的開口；通過第一蝕刻氣體乾蝕刻所述介電層以形成凹進的部件，其中，因此在所述凹進的部件的底部處暴露出所述導電區的表面，並且在所述凹進的部件的內表面處形成副產物膜；以及通過第二蝕刻氣體乾蝕刻所述介電層，其中，所述第二蝕刻氣體與所述副產物膜和所述導電區化學反應，並且因此在所述凹進的部件的底部周圍構建犧牲層。
  2. 根據請求項1所述的方法，其中，所述第一蝕刻氣體包括含氟化學物質。
  3. 根據請求項2所述的方法，其中，所述第一蝕刻氣體包括CF4和CHF3。
  4. 根據請求項1所述的方法，其中，所述第二蝕刻氣體包括H2和N2。
  5. 根據請求項4所述的方法，其中，H2氣體的流速在從約80sccm至約150sccm的範圍內。
  6. 根據請求項4所述的方法，其中，N2氣體的流速在從約80sccm至約150sccm的範圍內。
  7. 根據請求項1所述的方法，其中，所述犧牲層包括Si(NH)x，其中，x在從約1至約10的範圍內。
  8. 根據請求項1所述的方法，還包括：通過使用濕蝕刻劑濕蝕刻所述凹進的部件。
  9. 一種製造半導體元件的方法，所述方法包括：提供半導體基底；在所述半導體基底中至少部分地形成矽外延區；在所述基底上方形成介電層；在所述介電層上方形成硬遮罩；通過蝕刻氣體乾蝕刻所述介電層以形成凹進的部件，其中，因此在所述凹進的部件的底部處暴露出所述矽外延區的表面；在所述凹進的部件的底部周圍構建犧牲層；以及通過使用濕蝕刻劑濕蝕刻所述凹進的部件；其中，所述犧牲層是抗所述濕蝕刻劑腐蝕的。
TW104137687A 2015-03-31 2015-11-16 製造半導體元件的乾蝕刻氣體和方法 TWI579919B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/674,457 US9368394B1 (en) 2015-03-31 2015-03-31 Dry etching gas and method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
TW201635378A TW201635378A (zh) 2016-10-01
TWI579919B true TWI579919B (zh) 2017-04-21

Family

ID=56100631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104137687A TWI579919B (zh) 2015-03-31 2015-11-16 製造半導體元件的乾蝕刻氣體和方法

Country Status (3)

Country Link
US (1) US9368394B1 (zh)
CN (1) CN106024617B (zh)
TW (1) TWI579919B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6867283B2 (ja) * 2017-12-28 2021-04-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11195759B2 (en) * 2018-11-30 2021-12-07 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method for making
US11855153B2 (en) * 2021-03-10 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365021B2 (en) * 2004-05-19 2008-04-29 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using an organic compound and fluoride-based buffered solution
US7456086B2 (en) * 2005-03-31 2008-11-25 Infineon Technologies Ag Semiconductor having structure with openings
TW201409715A (zh) * 2012-08-30 2014-03-01 Taiwan Semiconductor Mfg 半導體裝置及其製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4388645B2 (ja) * 1999-10-19 2009-12-24 東京エレクトロン株式会社 プラズマエッチング方法
JP4282616B2 (ja) * 2005-02-04 2009-06-24 株式会社東芝 半導体装置の製造方法
US7452823B2 (en) * 2005-03-08 2008-11-18 Tokyo Electron Limited Etching method and apparatus
US7691754B2 (en) * 2006-10-18 2010-04-06 United Microelectronics Corp. Method for removing photoresist layer and method of forming opening
CN101452879A (zh) * 2007-12-05 2009-06-10 联华电子股份有限公司 开口蚀刻后的清洗方法
US8513114B2 (en) * 2011-04-29 2013-08-20 Renesas Electronics Corporation Method for forming a dual damascene interconnect structure
CN103730422B (zh) * 2012-10-16 2017-09-26 中国科学院微电子研究所 半导体器件制造方法
CN104217990A (zh) * 2013-06-04 2014-12-17 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365021B2 (en) * 2004-05-19 2008-04-29 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using an organic compound and fluoride-based buffered solution
US7456086B2 (en) * 2005-03-31 2008-11-25 Infineon Technologies Ag Semiconductor having structure with openings
TW201409715A (zh) * 2012-08-30 2014-03-01 Taiwan Semiconductor Mfg 半導體裝置及其製造方法

Also Published As

Publication number Publication date
TW201635378A (zh) 2016-10-01
US9368394B1 (en) 2016-06-14
CN106024617A (zh) 2016-10-12
CN106024617B (zh) 2019-08-09

Similar Documents

Publication Publication Date Title
JP5154222B2 (ja) 置換金属ゲート形成のための半導体構造の平坦化
JP4282616B2 (ja) 半導体装置の製造方法
CN109390235B (zh) 半导体结构及其形成方法
KR20160127891A (ko) 싸이클 공정을 이용한 수직 패턴의 형성방법
US10937661B2 (en) Method for removing silicon oxide and integrated circuit manufacturing process
TWI579919B (zh) 製造半導體元件的乾蝕刻氣體和方法
JP2006108268A (ja) 強誘電体キャパシタ構造およびその作製方法
JP2007123548A (ja) 半導体装置の製造方法
KR100643570B1 (ko) 반도체 소자 제조 방법
US8641828B2 (en) Cleaning method of semiconductor manufacturing process
CN112786524B (zh) 半导体器件的形成方法
CN110349908B (zh) 自对准接触结构及其形成方法
CN108091570B (zh) 半导体装置及其制造方法
US20100055855A1 (en) Method of preventing sliding in manufacturing semiconductur device
KR100680944B1 (ko) 반도체 소자의 제조방법
JP2005129946A (ja) ハードマスクのポストプラズマ洗浄プロセス
JP2005136097A (ja) 半導体装置の製造方法
KR100849067B1 (ko) 반도체 소자의 제조 방법
TWI813250B (zh) 積體晶片結構及其製造方法
JP2001057382A (ja) 半導体装置の製造方法
JP2007012823A (ja) 半導体装置及びその製造方法
JP2009170729A (ja) 半導体装置の製造方法
KR20050000970A (ko) 반도체 소자의 제조방법
US20110223768A1 (en) Method for Forming Contact Opening
KR100520140B1 (ko) 반도체소자의캐패시터제조방법