CN112786524B - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN112786524B
CN112786524B CN202110090008.1A CN202110090008A CN112786524B CN 112786524 B CN112786524 B CN 112786524B CN 202110090008 A CN202110090008 A CN 202110090008A CN 112786524 B CN112786524 B CN 112786524B
Authority
CN
China
Prior art keywords
layer
forming
dielectric layer
semiconductor
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110090008.1A
Other languages
English (en)
Other versions
CN112786524A (zh
Inventor
刘张李
蒙飞
刘宪周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110090008.1A priority Critical patent/CN112786524B/zh
Publication of CN112786524A publication Critical patent/CN112786524A/zh
Application granted granted Critical
Publication of CN112786524B publication Critical patent/CN112786524B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种半导体器件的形成方法，通过先形成浅沟槽隔离结构，所述浅沟槽隔离结构贯穿半导体层；然后，依次刻蚀所述浅沟槽隔离结构及绝缘层，以形成深沟槽；形成金属硅化物层，所述金属硅化物层覆盖所述深沟槽的底壁及所述半导体层的顶表面；形成介质层，所述介质层填充所述深沟槽并覆盖所述金属硅化物层；对所述介质层执行平坦化工艺，并停止在位于所述半导体层上方的所述介质层中。由于在对所述介质层执行平坦化工艺时，所述平坦化工艺停止在位于所述半导体层上方的所述介质层中，即在所述半导体层上方保留一部分厚度的所述介质层，由此，可以避免平坦化工艺损伤所述半导体层的形貌，从而提高半导体器件的性能。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件的形成方法。
背景技术
随着集成电路的内部元件的积集度(integration)不断地提升，相邻元件之间的距离缩短，相邻元件之间电子干扰的可能性也随之提高，为此，必须有适当的沟槽进行隔离，以避免电子元件之间的互相干扰。通常将深度为3μm以上的沟槽称为深沟槽。
在现有技术中，形成深沟槽的方法包括：步骤一，提供衬底，所述衬底上依次形成有绝缘层和半导体层；步骤二，刻蚀所述半导体层和所述绝缘层，以形成深沟槽；步骤三，在所述深沟槽中填充介质层，所述介质层延伸覆盖所述绝缘层，步骤四，平坦化所述介质层至所述半导体层的顶表面，以形成深沟槽隔离结构。但在上述步骤三中，填充在深沟槽中的介质层的厚度与位于绝缘层上的介质层的厚度相同，即绝缘层上的介质层较厚，因此在步骤四中，在平坦化所述介质层时，研磨量较大，导致平坦化工艺不易控制，由此会对半导体层造成损伤，影响半导体层的形貌，在后续的工艺中，会导致半导体层与外部电路接触不良，从而会影响半导体器件的性能。
发明内容
本发明的目的在于提供一种半导体器件的形成方法，以解决半导体层的形貌损伤，以及影响半导体器件的性能的问题。
为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：一种半导体器件的形成方法，其特征在于，包括：
提供一半导体衬底，所述半导体衬底上依次形成有绝缘层和半导体层，所述绝缘层覆盖所述半导体衬底；
形成浅沟槽隔离结构，所述浅沟槽隔离结构贯穿所述半导体层；
依次刻蚀所述浅沟槽隔离结构及所述绝缘层，以形成深沟槽；
形成金属硅化物层，所述金属硅化物层覆盖所述深沟槽的底壁及所述半导体层的顶表面；
形成介质层，所述介质层填充所述深沟槽并覆盖所述金属硅化物层；
对所述介质层执行平坦化工艺，并停止在位于所述半导体层上方的所述介质层中。
可选的，在所述的半导体器件的形成方法中，依次刻蚀所述浅沟槽隔离结构及所述绝缘层的方法包括：
形成掩膜层，所述掩膜层覆盖所述浅沟槽隔离结构及所述半导体层；
在所述掩膜层上形成图形化的光刻胶层，所述图形化的光刻胶层中具有一开口，所述开口对准所述浅沟槽隔离结构；
以所述图形化的光刻胶层为掩膜，依次刻蚀所述掩膜层、所述浅沟槽隔离结构及所述绝缘层，以形成深沟槽；
去除所述掩膜层及所述图形化的光刻胶层。
可选的，在所述的半导体器件的形成方法中，依次刻蚀所述掩膜层、所述浅沟槽隔离结构及所述绝缘层的方法包括：
执行第一刻蚀工艺，依次刻蚀所述掩膜层、所述浅沟槽隔离结构及部分厚度的所述绝缘层，以形成深沟槽；以及
执行第二刻蚀工艺，刻蚀所述深沟槽底部的所述绝缘层，以使所述深沟槽贯穿所述绝缘层。
可选的，在所述的半导体器件的形成方法中，所述第一刻蚀工艺为干法刻蚀工艺，所述第一刻蚀工艺采用的刻蚀气体为氯气、碳气、氢气和含氟气体中的至少一种，刻蚀时间为80s～160s。
可选的，在所述的半导体器件的形成方法中，所述第二刻蚀工艺为湿法刻蚀工艺，所述第二刻蚀工艺采用的刻蚀溶液为酸性溶液，刻蚀时间为100s～200s。
可选的，在所述的半导体器件的形成方法中，在形成所述介质层时，所述介质层包括第一部分和第二部分，所述介质层的第一部分填充所述深沟槽以形成深沟槽隔离结构，所述介质层的第二部分覆盖所述深沟槽隔离结构及位于所述半导体层上的所述金属硅化物层。
可选的，在所述的半导体器件的形成方法中，对所述介质层执行平坦化工艺的方法包括：采用化学机械研磨工艺研磨所述介质层的第二部分，并停止在所述介质层的第二部分中。
可选的，在所述的半导体器件的形成方法中，所述平坦化工艺采用的研磨液包括酸性溶液、铈基粒子和硅基粒子。
可选的，在所述的半导体器件的形成方法中，在对所述介质层执行平坦化工艺之后，所述半导体器件的形成方法还包括：
形成接触插塞，所述接触插塞包括第一接触插塞和第二接触插塞，所述第一接触插塞贯穿所述介质层的第二部分及所述深沟槽隔离结构，以通过所述金属硅化物层电性连接至所述半导体层；
所述第二接触插塞贯穿所述介质层的第二部分，以通过所述金属硅化物层电性连接至所述半导体衬底。
可选的，在所述的半导体器件的形成方法中，所述半导体器件包括射频开关器件。
在本发明提供的半导体器件的形成方法中，通过先形成浅沟槽隔离结构，所述浅沟槽隔离结构贯穿所述半导体层；然后，依次刻蚀所述浅沟槽隔离结构及所述绝缘层，以形成深沟槽；形成金属硅化物层，所述金属硅化物层覆盖所述深沟槽的底壁及所述半导体层的顶表面；接着，形成介质层，所述介质层填充所述深沟槽并覆盖所述金属硅化物层；对所述介质层执行平坦化工艺，并停止在位于所述半导体层上方的所述介质层中。所述浅沟槽隔离结构可以在所述半导体衬底中定义出有源区，并且由于所述浅沟槽隔离结构仅贯穿所述半导体层，由此，在形成所述浅沟槽隔离结构时，研磨量较小，可以避免对所述半导体层造成损伤，进一步的，在对所述介质层执行平坦化工艺时，所述平坦化工艺停止在位于所述半导体层上方的所述介质层中，即在所述半导体层上方保留一部分厚度的所述介质层，由此，可以避免平坦化工艺损伤所述半导体层的形貌，从而提高半导体器件的性能。
附图说明
图1是本发明实施例提供的半导体器件的形成方法的流程示意图；
图2至图9是本发明实施例提供的半导体器件的形成方法中形成的结构示意图；
其中，附图标记说明如下：
100-半导体衬底；110-绝缘层；120-半导体层；130-浅沟槽隔离结构；140-掩膜层；150-图形化的光刻胶层；151-开口；160-深沟槽；170-金属硅化物层；180-介质层；181-介质层的第一部分；182-介质层的第二部分；190-接触插塞；191-第一接触插塞；192-第二接触插塞。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，其为本发明实施例提供的半导体器件的形成方法的流程示意图。如图1所示，本发明提供一种半导体器件的形成方法，包括：
步骤S1：提供一半导体衬底，所述半导体衬底上依次形成有绝缘层和半导体层，所述绝缘层覆盖所述半导体衬底；
步骤S2：形成浅沟槽隔离结构，所述浅沟槽隔离结构贯穿所述半导体层；
步骤S3：依次刻蚀所述浅沟槽隔离结构及所述绝缘层，以形成深沟槽；
步骤S4：形成金属硅化物层，所述金属硅化物层覆盖所述深沟槽的底壁及所述半导体层的顶表面；
步骤S5：形成介质层，所述介质层填充所述深沟槽并覆盖所述金属硅化物层；
步骤S6：对所述介质层执行平坦化工艺，并停止在位于所述半导体层上方的所述介质层中。
接下去，将结合附图2～9对以上步骤进行更详细的描述，图2～9为本发明实施例提供的半导体器件的形成方法中形成的结构示意图。
首先，执行步骤S1，参考图2，提供一半导体衬底100，所述半导体衬底100上依次形成有绝缘层110和半导体层120，所述绝缘层110覆盖所述半导体衬底100。具体的，所述半导体衬底100可以为硅衬底或硅锗衬底等，在本实施例中，所述半导体衬底100为硅衬底。
所述绝缘层110用于将所述半导体衬底100和所述半导体层120隔离。所述半导体层120内掺杂有掺杂离子，可以在半导体层120上制备器件，例如栅极。所述半导体层120的材质为硅，在本申请的其他实施例中，所述半导体层120的材质也可以为锗。
接着，执行步骤S2，参考图3，形成浅沟槽隔离结构130，所述浅沟槽隔离结构130贯穿所述半导体层120；具体的，所述浅沟槽隔离结构130的形成方法包括：首先，采用干法刻蚀工艺刻蚀所述半导体层120，以在所述半导体层120中形成浅沟槽；然后，形成隔离层，所述隔离层填充所述浅沟槽并延伸覆盖所述半导体层120，位于所述半导体层120上方的所述半导体层120的厚度与填充在所述浅沟槽中的所述介质层180的厚度相同。接着，平坦化所述隔离层至所述半导体层120表面，以形成浅沟槽隔离结构130，所述浅沟槽隔离结构130用于在所述半导体层120中定义出有源区，由于所述浅沟槽仅贯穿所述介质层180，即所述浅沟槽的深度较浅，因此，填充在所述介质层180的厚度较薄，位于所述半导体层120上方的所述半导体层120的厚度也较薄，如此，在平坦化所述隔离层时，研磨量较小，易于控制，从而可以避免对所述半导体层120造成损伤。
此外，在形成所述浅沟槽隔离结构130以后，可以在所述半导体层120上形成栅极，以及可以对所述栅极两侧的半导体层120进行离子注入，以分别形成源区和漏区。为了更好地理解本发明的主旨，本实施例中省略了对各步骤中的栅极、源区和漏区的变化的描述，同时，也在附图2～9中省略了栅极、源区和漏区的图示。
接着，执行步骤S3，参考图4～6，依次刻蚀所述浅沟槽隔离结构130及所述绝缘层110，以形成深沟槽160；具体的，依次刻蚀所述浅沟槽隔离结构130及所述绝缘层110的方法包括：首先,参考图4，形成掩膜层140，所述掩膜层140覆盖所述浅沟槽隔离结构130及所述半导体层120，所述掩膜层140可以通过化学气相沉积的方法形成，其材质为氮化硅，所述掩膜层具有掩膜的作用，可以在后续的刻蚀工艺中保护所述半导体层120；接着，在所述掩膜层140上形成图形化的光刻胶层150，所述图形化的光刻胶层150中具有一开口151，所述开口151对准所述浅沟槽隔离结构130，所述开口的宽度可以小于所述浅沟槽隔离结构130的宽度，如此，可以避免在后续的刻蚀中损伤所述半导体层120的侧壁；接着，如图5～6所示，以所述图形化的光刻胶层150为掩膜，依次刻蚀所述掩膜层140、所述浅沟槽隔离结构130及所述绝缘层110，以形成深沟槽160，即所述深沟槽160贯穿所述掩膜层140、所述浅沟槽隔离结构130及所述绝缘层110。
具体的，依次刻蚀所述掩膜层140、所述浅沟槽隔离结构130及所述绝缘层110的方法包括：首先，如图5所示，执行第一刻蚀工艺，依次刻蚀所述掩膜层140、所述浅沟槽隔离结构130及部分厚度的所述绝缘层110，以形成深沟槽160，所述第一刻蚀工艺为干法刻蚀工艺，所述第一刻蚀工艺采用的刻蚀气体为氯气、碳气、氢气和含氟气体中的至少一种，刻蚀时间为80s～160s。进一步的，在执行所述第一刻蚀工艺时，优选采用各向同性刻蚀，以避免形成的深沟槽的深宽比较大，如果形成的深沟槽的深宽比较大，后续在所述深沟槽中填充介质层180时，会导致介质层180中出现孔洞，从而会影响后续形成的深沟槽隔离结构的性能。
然后，执行第二刻蚀工艺，刻蚀所述深沟槽160底部的所述绝缘层110，以使所述深沟槽160贯穿所述绝缘层110。进一步的，所述第二刻蚀工艺刻蚀溶液为酸性溶液，比如氢氟酸，以提高刻蚀选择比。
此外，采用所述第一刻蚀工艺结合所述第二刻蚀工艺的方法形成所述深沟槽160，可以避免所述深沟槽160的底部产生副产物，由此，在刻蚀至所述绝缘层110的底部时，可以避免副产物阻挡刻蚀，从而可以形成贯穿所述浅沟槽隔离结构130和所述绝缘层110的深沟槽160，并可以避免后续形成的深沟槽隔离结构与所述半导体衬底100之间存在副产物，从而可以避免副产物对所述半导体衬底100造成污染。
接着，参考图6，去除所述图形化的光刻胶层150及所述掩膜层140，所述图形化的光刻胶层150通过等离子体灰化或者剥离的方法去除，所述掩膜层140通过湿法刻蚀去除，以暴露出所述半导体层120。
接着，执行步骤S4，参考图7，形成金属硅化物层170，所述金属硅化物层170覆盖所述深沟槽160的底壁及所述半导体层120的顶表面。具体的，所述金属硅化物层170的形成方法包括：首先，形成金属层，所述金属层覆盖所述深沟槽160的底壁及所述半导体层120的顶表面，然后，对所述金属层执行退化工艺，以使所述金属层与所述深沟槽160底壁及所述半导体层120顶表面中的硅反应，从而形成金属硅化物层170。接着，去除未反应的金属层，从而形成所述金属硅化物层170。所述金属硅化物层170能够增加所述半导体层120与后续形成的接触插塞的连接性能。
接着，执行步骤S5，参考图8，形成介质层180，所述介质层180填充所述深沟160并覆盖所述金属硅化物层170，即所述介质层180延伸覆盖位于所述半导体层120上的所述金属硅化物层160。此外，所述介质层180还覆盖剩余的所述浅沟槽隔离结构130。其中，所述介质层180包括第一部分181和第二部分182，所述介质层的第一部分181填充所述深沟槽以形成深沟槽隔离结构，所述介质层的第二部分182覆盖所述深沟槽隔离结构及位于所述半导体层120上的所述金属硅化物层170。所述介质层180可以通过等离子体沉积的方法形成，以使所述介质层180具有较好的致密性。所述介质层180的材质为氧化硅。
接着，执行步骤S6，对所述介质层180执行平坦化工艺，并停止在位于所述半导体层上方的所述介质层180中。具体的，采用化学机械研磨工艺研磨所述介质层的第二部分182，并停止在所述介质层的第二部分182中，即保留部分厚度的所述介质层180的第二部分182，如此，可以避免研磨至所述半导体层120，从而避免对所述半导体层的形貌造成损伤，从而避免半导体层120与外部电路接触不良，同时，在后续形成接触结构时，可以直接在所述介质层120的第二部分中形成接触结构，无需再次沉积介质层180，从而可以节省工艺步骤，以及节约工艺成本。其中，所述平坦化工艺采用的研磨液包括酸性溶液、铈基粒子和硅基粒子。
接着，参考图9，形成接触插塞190，所述接触插塞190包括第一接触插塞191和第二接触插塞192，所述第一接触插塞191贯穿所述介质层180的第二部分182及所述深沟槽隔离结构，以通过所述金属硅化物层170电性连接至所述半导体层120，即所述第一接触插塞191通过所述金属硅化物层170电性连接至所述半导体层120；所述第二接触插192塞贯穿所述介质层的第二部分182，以通过所述金属硅化物层170电性连接至所述半导体衬底100。在本实施例中，所述半导体器件包括射频开关器件。
综上可见，在本发明提供的半导体器件的形成方法中，通过先形成浅沟槽隔离结构，所述浅沟槽隔离结构贯穿所述半导体层；然后，依次刻蚀所述浅沟槽隔离结构及所述绝缘层，以形成深沟槽；形成金属硅化物层，所述金属硅化物层覆盖所述深沟槽的底壁及所述半导体层的顶表面；接着，形成介质层，所述介质层填充所述深沟槽并覆盖所述金属硅化物层；对所述介质层执行平坦化工艺，并停止在位于所述半导体层上方的所述介质层中。所述浅沟槽隔离结构可以在所述半导体衬底中定义出有源区，并且由于所述浅沟槽隔离结构仅贯穿所述半导体层，由此，在形成所述浅沟槽隔离结构时，研磨量较小，可以避免对所述半导体层造成损伤，进一步的，在对所述介质层执行平坦化工艺时，所述平坦化工艺停止在位于所述半导体层上方的所述介质层中，即在所述半导体层上方保留一部分厚度的所述介质层，由此，可以避免平坦化工艺损伤所述半导体层的形貌，从而提高半导体器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件的形成方法，其特征在于，包括：
提供一半导体衬底，所述半导体衬底上依次形成有绝缘层和半导体层，所述绝缘层覆盖所述半导体衬底；
形成浅沟槽隔离结构，所述浅沟槽隔离结构贯穿所述半导体层；
依次刻蚀所述浅沟槽隔离结构及所述绝缘层，以形成深沟槽；
形成金属硅化物层，所述金属硅化物层覆盖所述深沟槽的底壁及所述半导体层的顶表面；
形成介质层，所述介质层填充所述深沟槽并覆盖所述金属硅化物层；
对所述介质层执行平坦化工艺，并停止在位于所述半导体层上方的所述介质层中。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，依次刻蚀所浅沟槽隔离结构及所述绝缘层的方法包括：
形成掩膜层，所述掩膜层覆盖所述浅沟槽隔离结构及所述半导体层；
在所述掩膜层上形成图形化的光刻胶层，所述图形化的光刻胶层中具有一开口，所述开口对准所述浅沟槽隔离结构；
以所述图形化的光刻胶层为掩膜，依次刻蚀所述掩膜层、所述浅沟槽隔离结构及所述绝缘层，以形成深沟槽；
去除所述掩膜层及所述图形化的光刻胶层。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，依次刻蚀所述掩膜层、所述浅沟槽隔离结构及所述绝缘层的方法包括：
执行第一刻蚀工艺，依次刻蚀所述掩膜层、所述浅沟槽隔离结构及部分厚度的所述绝缘层，以形成深沟槽；以及
执行第二刻蚀工艺，刻蚀所述深沟槽底部的所述绝缘层，以使所述深沟槽贯穿所述绝缘层。
4.如权利要求3所述的半导体器件的形成方法，其特征在于，所述第一刻蚀工艺为干法刻蚀工艺，所述第一刻蚀工艺采用的刻蚀气体为氯气、碳气、氢气和含氟气体中的至少一种，刻蚀时间为80s～160s。
5.如权利要求3所述的半导体器件的形成方法，其特征在于，所述第二刻蚀工艺为湿法刻蚀工艺，所述第二刻蚀工艺采用的刻蚀溶液为酸性溶液，刻蚀时间为100s～200s。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述介质层时，所述介质层包括第一部分和第二部分，所述介质层的第一部分填充所述深沟槽以形成深沟槽隔离结构，所述介质层的第二部分覆盖所述深沟槽隔离结构并及位于所述半导体层上的所述金属硅化物层。
7.如权利要求6所述的半导体器件的形成方法，其特征在于，对所述介质层执行平坦化工艺的方法包括：采用化学机械研磨工艺研磨所述介质层的第二部分，并停止在所述介质层的第二部分中。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，所述平坦化工艺采用的研磨液包括酸性溶液、铈基粒子和硅基粒子。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，在对所述介质层执行平坦化工艺之后，所述半导体器件的形成方法还包括：
形成接触插塞，所述接触插塞包括第一接触插塞和第二接触插塞，所述第一接触插塞贯穿所述介质层的第二部分及所述深沟槽隔离结构，以通过所述金属硅化物层电性连接至所述半导体层；
所述第二接触插塞贯穿所述介质层的第二部分，以通过所述金属硅化物层电性连接至所述半导体衬底。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述半导体器件包括射频开关器件。
CN202110090008.1A 2021-01-22 2021-01-22 半导体器件的形成方法 Active CN112786524B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110090008.1A CN112786524B (zh) 2021-01-22 2021-01-22 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110090008.1A CN112786524B (zh) 2021-01-22 2021-01-22 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN112786524A CN112786524A (zh) 2021-05-11
CN112786524B true CN112786524B (zh) 2022-11-04

Family

ID=75758642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110090008.1A Active CN112786524B (zh) 2021-01-22 2021-01-22 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN112786524B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611660B (zh) * 2021-07-30 2024-03-22 上海华虹宏力半导体制造有限公司 半导体器件的形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193262B2 (en) * 2004-12-15 2007-03-20 International Business Machines Corporation Low-cost deep trench decoupling capacitor device and process of manufacture
US8293615B2 (en) * 2011-03-24 2012-10-23 International Business Machines Corporation Self-aligned dual depth isolation and method of fabrication
CN111883476B (zh) * 2020-09-18 2023-04-14 上海华虹宏力半导体制造有限公司 深沟槽隔离结构的形成方法及半导体器件的形成方法

Also Published As

Publication number Publication date
CN112786524A (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
US8557662B2 (en) Method for fabricating side contact in semiconductor device using double trench process
KR100703027B1 (ko) 리세스 게이트 형성 방법
US20150155353A1 (en) Borderless contact for ultra-thin body devices
CN112750752B (zh) 深沟槽隔离结构的形成方法及半导体器件的形成方法
KR100604816B1 (ko) 집적 회로 소자 리세스 트랜지스터의 제조 방법 및 이에의해 제조된 집적회로 소자 리세스 트랜지스터
JP2008533705A (ja) 高電圧コンポーネントを備えた、トレンチ絶縁されたｓｏｉ集積回路へのキャリア基板コンタクトの作製
US9870951B2 (en) Method of fabricating semiconductor structure with self-aligned spacers
TWI459475B (zh) 製造半導體裝置之方法
KR20070077386A (ko) 반도체 소자의 제조 방법
US10056465B2 (en) Transistor device and fabrication method
KR20110052206A (ko) 소자 분리 구조물을 갖는 반도체 소자
CN112786524B (zh) 半导体器件的形成方法
KR100845103B1 (ko) 반도체소자의 제조방법
US6979613B1 (en) Method for fabricating a trench capacitor of DRAM
JP2008004881A (ja) 素子分離構造部の製造方法
US20130049122A1 (en) Semiconductor device and method of manufacturing the same
KR20140137222A (ko) 반도체 장치 및 그 제조 방법
KR102051961B1 (ko) 메모리 장치 및 이의 제조 방법
KR100763102B1 (ko) 반도체 소자의 제조 방법
KR100518605B1 (ko) 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의제조방법
CN114864399B (zh) 半导体结构的形成方法
KR100670748B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
CN108878528B (zh) 半导体结构及其形成方法
CN108206159B (zh) 半导体结构及其形成方法
JP2005183916A (ja) フラッシュ素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant