TWI459475B - 製造半導體裝置之方法 - Google Patents

製造半導體裝置之方法 Download PDF

Info

Publication number
TWI459475B
TWI459475B TW099102291A TW99102291A TWI459475B TW I459475 B TWI459475 B TW I459475B TW 099102291 A TW099102291 A TW 099102291A TW 99102291 A TW99102291 A TW 99102291A TW I459475 B TWI459475 B TW I459475B
Authority
TW
Taiwan
Prior art keywords
layer
spacer
forming
gap
etch barrier
Prior art date
Application number
TW099102291A
Other languages
English (en)
Other versions
TW201115648A (en
Inventor
Uk Kim
Sang-Oh Lee
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201115648A publication Critical patent/TW201115648A/zh
Application granted granted Critical
Publication of TWI459475B publication Critical patent/TWI459475B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

製造半導體裝置之方法
本發明之例示性實施例係關於一種製造半導體裝置之方法，且更特定言之，係關於一種製造具有連接至單側接點之內埋位元線之半導體裝置的方法。
本申請案主張2009年10月30日申請之韓國專利申請案第10-2009-0104675號之優先權，該案之全部內容以引用方式併入本文中。
傳統平面金屬氧化物半導體場效應電晶體(MOSFET)在進一步改良關於漏電流、開啟電流、短通道效應等之效能方面已達到物理極限。因此，該等傳統平面MOSFET之小型化亦達到極限。因此，正發展使用垂直通道而非平面通道之半導體裝置作為替代物。
在製造使用垂直通道之半導體裝置時，形成圍繞型閘電極(亦稱為垂直閘極)以圍繞在半導體基板上垂直延伸之作用柱狀物。在作用柱狀物上方形成源極區域且在作用柱狀物下方形成汲極區域。藉此，可製造具有垂直通道之半導體裝置。
圖1為具有垂直通道之習知半導體裝置之橫截面圖。
參看圖1，各自包括作用柱狀物12及硬遮罩層13之複數個柱狀結構形成於基板11上。作用柱狀物12在基板11上垂直延伸。形成閘極介電層14及垂直閘極15以圍繞作用柱狀物12之外壁，且藉由將雜質離子植入基板11中來形成內埋位元線(BBL)16。將層間介電層18埋入渠溝17中以使相鄰位元線16彼此隔離。
為了形成內埋於垂直閘極15下方的內埋位元線16，可執行離子植入過程以植入摻雜劑。然而，隨著半導體裝置進一步小型化，摻雜劑植入在降低位元線16之電阻方面達到極限，且因此導致半導體裝置特徵之降級。
本發明之一實施例針對製造半導體裝置之方法，其因為內埋位元線之電阻降低而對高速操作有利。
根據本發明之一實施例，一製造半導體裝置之方法包括：使用硬遮罩層作為障壁蝕刻半導體基板以形成界定複數個作用區域之渠溝；形成間隙填充層以對渠溝內部之一部分進行間隙填充使得硬遮罩層變為突起；形成覆蓋該突起之兩側之間隔物；使用經摻雜之蝕刻障壁作為蝕刻障壁移除間隔物中之一者；且使用剩餘間隔物作為蝕刻障壁來蝕刻間隙填充層以形成曝露作用區域之一側的側渠溝。
經摻雜之蝕刻障壁可包括經摻雜之多晶矽層。
可形成經摻雜之蝕刻障壁以在整個未經摻雜之多晶矽層沈積過程、傾斜離子植入過程及濕式蝕刻過程期間覆蓋間隔物中之一者。
傾斜離子植入過程可使用硼(B)作為摻雜劑。
形成間隔物可包含：在形成間隙填充層後在具有突起之所得結構上形成絕緣層，及藉由間隔蝕刻(space etch)過程蝕刻絕緣層以在突起之兩側上形成間隔物。
絕緣層可包含氧化物層。
可在約室溫至約400℃之範圍內的溫度下沈積氧化物層。
可使用化學氣相沈積(CVD)過程或原子層沈積(ALD)過程沈積氧化物層。
可使用碳氟化物氣體及氧氣作為主要氣體來執行間隔物蝕刻過程。
可使用N2 、COS、SO2 、CO及Ar中之一者作為添加氣體執行間隔物蝕刻過程。
該方法可進一步包含(在間隔物蝕刻過程後)執行濕洗(wet cleaning)以用於移除殘餘物。
可使用NH4 OH、H2 SO4 及H2 O2 中之一者執行濕洗過程。
該方法可進一步包含(在形成間隔物前)在形成間隙填充層後在具有突起之所得結構上方形成內襯氮化物層。
該方法可進一步包含：在形成側渠溝後，在作用區域之一側(其由側渠溝曝露)上形成接觸區域開口，形成內埋於接觸區域中之側接點，及形成連接至側接點且填充側渠溝之一部分的內埋位元線。
下文將參看隨附圖式更詳細地描述本發明之例示性實施例。然而，本發明可以不同形式具體化且不應被看作限於本文中闡述之實施例。實情為，提供此等實施例使得本揭示案為詳盡且完整的，且將本發明之範疇全面地傳達至熟習此項技術者。遍及本揭示案，在本發明之各種圖式及實施例中相同參考數字始終指代相同部分。
圖式未必按比例描繪且在一些情況下可能誇大比例以清楚說明實施例之特徵。當第一層被稱為在第二層「上」或在基板「上」時，其不僅指代第一層直接形成於第二層或基板上之情況且亦指代第一層與第二層或基板之間存在第三層之情況。
根據本發明之例示性實施例，金屬內埋位元線(BBL)內埋於作用區域之間的渠溝中。使用金屬矽化物形成用於內埋位元線與作用區域之間的歐姆接觸的單側接點(OSC)。
藉由使位元線接觸單側接點，可提供1-單元1-位元線結構。因此，可達成半導體裝置之高整合度。
圖2A至2Q為說明形成根據本發明之實施例之半導體裝置之內埋位元線之方法的橫截面透視圖。
參看圖2A，襯墊層32形成於半導體基板31上。襯墊層32可包括氧化物層。
硬遮罩層33及34形成於襯墊層32上。多層硬遮罩層可為包括氮化物層及氧化物層之多層結構。舉例而言，可順序堆疊硬遮罩氮化物(HM氮化物)層33及硬遮罩氧化物(HM氧化物)層34。根據一實例，可在硬遮罩氧化物層34上進一步堆疊硬遮罩氮氧化矽(HM SiON)層及硬遮罩碳(HM碳)層(未圖示)。第一光阻圖案35形成於硬遮罩氧化物層34上。以線-間隔類型(亦即，線之間具有間隔)形成第一光阻圖案35，且第一光阻圖案35亦稱為「內埋位元線遮罩」。
使用第一光阻圖案35作為蝕刻障壁蝕刻多層硬遮罩層，且蝕刻襯墊層32。在蝕刻襯墊層32時，轉移第一光阻圖案35之形狀且因此襯墊層32亦形成為線-間隔類型。蝕刻過程前及蝕刻過程後之襯墊層由參考數字32表示。
參看圖2B，隨後藉由光阻剝離過程移除第一光阻圖案35。
使用多層硬遮罩層作為蝕刻障壁來執行渠溝蝕刻過程。特定地，藉由使用硬遮罩氮化物層33及硬遮罩氧化物層34作為蝕刻障壁來蝕刻半導體基板31而形成渠溝36。渠溝36界定複數個彼此隔離之作用區域101。其中形成有渠溝36及複數個作用區域101之基板由參考數字31A表示。
該渠溝蝕刻過程被稱為「BBL渠溝蝕刻」過程。BBL渠溝蝕刻過程後剩餘之硬遮罩層包括硬遮罩氮化物層33及硬遮罩氧化物層34。
因為作用區域101亦由多層硬遮罩層(第一光阻圖案35之形狀轉移至該多層硬遮罩層)形成，所以其經圖案化為線-間隔類型。因此，作用區域101形成為線型，且相鄰作用區域101藉由線型渠溝36彼此隔離。
使用各向異性蝕刻過程執行BBL渠溝蝕刻過程。當半導體基板31為矽基板時，可使用電漿乾式蝕刻過程(其使用Cl2 氣體、HBr氣體或其混合物)執行各向異性蝕刻過程。
經由上述BBL渠溝蝕刻過程，複數個藉由渠溝36彼此隔離之作用區域101形成於半導體基板31A上。
參看圖2C，執行側壁氧化過程以在作用區域101及半導體基板31A上形成側壁氧化物層37。在O2 或O2 /H2 氛圍下在約700℃至約900℃之範圍內的溫度下執行用於形成側壁氧化物層37之側壁氧化過程。
在形成有側壁氧化物層37之所得結構上方沈積第一內襯氮化物層38。可在二氯矽烷(DCS)及NH3 氛圍下、在約0.1托至約6托之範圍內的壓力下、在約600℃至約800℃之範圍內的溫度下形成第一內襯氮化物層38。
在第一內襯氮化物層38上形成第一間隙填充層39以對作用區域101之間的渠溝36進行間隙填充。第一間隙填充層39可包括在隨後過程之後將被移除之未經摻雜之多晶矽層。
參看圖2D，藉由化學機械拋光(CMP)過程平坦化第一間隙填充層39，直至曝露硬遮罩氮化物層33之表面。此外執行回蝕過程以獲得具有某一高度之第一殘餘間隙填充層39A。在此情況下，第一殘餘間隙填充層39A在高度上可高於或等於襯墊層32之底接觸表面及作用區域101。
因此，當執行回蝕過程以形成第一殘餘間隙填充層39A時，硬遮罩氮化物層33以突起形狀突出。在CMP過程期間移除硬遮罩氧化物層34，且亦拋光安置於硬遮罩層34之頂面及側面上的第一內襯氮化物層38，藉此獲得第一殘餘內襯氮化物層38A。因此，第一殘餘內襯氮化物層38a足夠高以覆蓋硬遮罩氮化物層33之側面。
參看圖2E，形成第二內襯氮化物層40以覆蓋硬遮罩氮化物層33之突起。可在DCS及NH3 氛圍下、在約0.1托至約6托之範圍內的壓力下、在約600℃至約800℃之範圍內的溫度下形成第二內襯氮化物層40。
間隔物絕緣層41形成於第二內襯氮化物層40上。在相對低的溫度下形成間隔物絕緣層41以獲得較佳步階覆蓋。舉例而言，使用CVD過程或原子層沈積(ALD)過程(其可在約室溫至約400℃之範圍內的溫度下沈積某層)形成間隔物氮化物層41。間隔物絕緣層41包括在蝕刻第一殘餘間隙填充層39A之隨後過程期間具有蝕刻選擇性之材料。根據實例，第一殘餘間隙填充層39A可為多晶矽層且間隔物絕緣層41可為包括氧化物層之絕緣層。
參看圖2F，乾式蝕刻間隔物絕緣層41以形成間隔物41A。在硬遮罩氮化物層33之突起之兩側上形成間隔物41A。
在形成間隔物41A之乾式蝕刻過程期間，使用包括碳氟化物(Cx Fy )氣體及氧氣之混合物之蝕刻氣體作為主要氣體且使用包括N2 、COS、SO2 、CO及Ar中任一者之添加氣體作為鈍化氣體以形成垂直輪廓。使用NH4 OH、H2 SO4 及H2 O2 中的任一者執行濕洗過程以便在乾式蝕刻過程後移除殘餘物。
如上所述，可藉由氧化物層之沈積及蝕刻而形成間隔物41A。作為形成間隔物41A之替代性方法，可在多晶矽層之沈積後執行氧化過程。然而，在此情況下，與藉由氧化物層之沈積及蝕刻形成間隔物41A之方法相比，間隔物41A之厚度均勻度可能降級。
參看圖2G，在具有間隔物41A之所得結構上方形成蝕刻障壁42。蝕刻障壁42可包括未經摻雜之多晶矽層作為充當移除後繼間隔物時之蝕刻障壁的材料。沿具有間隔物41A之所得結構之輪廓形成蝕刻障壁42。
參看圖2H，執行傾斜離子植入過程43以按某一傾角植入摻雜劑。經由傾斜離子植入過程43，將摻雜劑植入蝕刻障壁42之一部分中。
相對於半導體基板31A之垂直軸43A成某一角度α來執行傾斜離子植入過程43。該某一角度α在約5°至約30°範圍內。藉由硬遮罩氮化物層33之突起部分地屏蔽離子束。因此，雖然蝕刻障壁42之一部分經摻雜，但蝕刻障壁42之剩餘部分保持未經摻雜。舉例而言，離子植入摻雜劑為P型摻雜劑(例如，硼(B)，其中BF2 用作硼離子植入之摻雜劑源)。結果，蝕刻障壁42之一部分保持未經摻雜，且未經摻雜部分為在從圖2H之頁面向外看的視角下與硬遮罩氮化物層33左側相鄰之區域。
蝕刻障壁42之一部分(其藉由摻雜劑之傾斜離子植入43而形成於硬遮罩氮化物層33上)及與硬遮罩氮化物層33右側相鄰的蝕刻障壁42之一部分變為經摻雜之蝕刻障壁42A。蝕刻障壁42之剩餘部分變為未經摻雜之蝕刻障壁42B。
參看圖2I，執行濕洗過程以移除未經摻雜之蝕刻障壁42B。更特定而言，視是否存在摻雜劑而定，用作蝕刻障壁之多晶矽層之蝕刻速率不同。詳言之，在未經摻雜之多晶矽層中，濕式蝕刻速率相對較快。因此，使用僅可濕式蝕刻未經摻雜之多晶矽層之高選擇性化學品來選擇性移除未經摻雜之多晶矽層。
當移除未經摻雜之蝕刻障壁42B時，僅剩餘經摻雜之蝕刻障壁42A。安置於未經摻雜之蝕刻障壁42B與經摻雜之蝕刻障壁42A之間的邊界處的經摻雜之蝕刻障壁可能部分受損。同時，在僅移除未經摻雜之蝕刻障壁42B之濕式蝕刻過程期間，間隔物41A充當障壁且因此防止周圍材料受損。
參看圖2J，乾式蝕刻第二內襯氮化物層40以曝露第一間隙填充層39A之表面。
執行清洗過程以移除間隔物41A。因此，僅在硬遮罩氮化物層33左側上剩餘殘餘間隔物41B。因為殘餘間隔物41B由經摻雜之蝕刻障壁42A覆蓋，所以在清洗過程期間其未被移除且在清洗過程後保留。
當清洗過程完成時，第一殘餘內襯氮化物層38A及第二殘餘內襯氮化物層40A、間隔物41B及經摻雜之蝕刻障壁42A保留於硬遮罩氮化物層33左側上，且第一殘餘內襯氮化物層38A及第二殘餘內襯氮化物層40A保留於硬遮罩氮化物層33右側上。經摻雜之蝕刻障壁42A亦保留於硬遮罩氮化物層33上。
參看圖2K，藉由回蝕過程將第一殘餘間隙填充層39A蝕刻至某一深度以藉此形成第一最終間隙填充層39B。因此，形成於作用區域101之一側的側渠溝44自某一高度處開放。因為經摻雜之蝕刻障壁42A(圖2J)為多晶矽層，所以在蝕刻第一殘餘間隙填充層39A期間其被同時移除。因此，歸因於打開側渠溝44之蝕刻過程，第一殘餘內襯氮化物層38A及第二最終內襯氮化物層40B保留於硬遮罩氮化物層33之兩側及頂面上，且間隔物41B保留於硬遮罩氮化物層33左側上。
因為間隔物41B在形成側渠溝44之蝕刻過程期間充當蝕刻障壁，所以可選擇性蝕刻第一殘餘間隙填充層39A。可在蝕刻第一殘餘間隙填充層39A期間除去第二最終內襯氮化物層40B之邊緣部分40C。此時，將第一殘餘間隙填充層39A蝕刻至將形成隨後的側接點之位置。
當回蝕第一殘餘間隙填充層39A時，僅保留第一最終間隙填充層39B，其提供曝露相鄰作用區域101之一側的側渠溝44。
參看圖2L，藉由清洗過程移除第二最終內襯氮化物層40B。此時，亦移除第一殘餘內襯氮化物層38A。因此，可完全移除與硬遮罩氮化物層33之兩側及頂面(例如，硬遮罩氮化物層33之突起)相鄰的第一殘餘內襯氮化物層38A。此外，在剩餘第一最終內襯氮化物層38B與第一最終間隙填充層39B接觸且由第一最終間隙填充層39B遮蔽處，保留有剩餘第一最終內襯氮化物層38B。當移除第一殘餘內襯氮化物層38A同時側壁氧化物層37保留於作用區域101之一側上時，可應用濕式蝕刻過程或可應用具有對氧化物層之蝕刻選擇性的乾式蝕刻過程。
參看圖2M，在移除第一最終間隙填充層39B後，用第二間隙填充層45對所得結構進行間隙填充。第二間隙填充層45可包括未經摻雜之多晶矽層。
藉由CMP過程或其類似者平坦化第二間隙填充層45直至曝露硬遮罩氮化物層33之表面，且將硬遮罩氮化物層33回蝕使得保留具有某一高度的第二間隙填充層45。因此，保留有具有某一高度之第二殘餘間隙填充層45A。詳言之，可選擇第二殘餘間隙填充層45A之回蝕深度以限制其中將形成後繼側接點之間隔。亦即，當回蝕第二殘餘間隙填充層45A時，硬遮罩氮化物層33及作用區域101之兩側曝露。側壁氧化物層37仍然保留於作用區域101之一側上。
參看圖2N，第三內襯氮化物層被形成於所得結構上且經選擇性蝕刻以曝露第二殘餘間隙填充層45A之表面。因此，在作用區域101右側上形成包括側壁氧化物層37及第三內襯氮化物層46之雙層絕緣層結構。在作用區域101左側上形成包括側壁氧化物層37、第二最終內襯氮化物層38B及第三內襯氮化物層46之三層絕緣層結構。
在DCS及NH3 氛圍下、約0.1托至約6托之範圍內的壓力下、約600℃至約800℃之範圍內的溫度下形成第三內襯氮化物層46。
移除第二殘餘間隙填充層45A。因此，在作用區域101之一側之一部分處形成線型開口47(亦即，形成線之開口)。在移除了第一最終內襯氮化物層38B與第三內襯氮化物層46之間的第二間隙填充層45的間隔處形成開口47。由第二間隙填充層45A之厚度確定開口47之關鍵尺寸。
參看圖2O，選擇性移除由開口47曝露之側壁氧化物層37。因此，形成以線型曝露作用區域101之一側之一部分的接觸區域48。可藉由清洗過程移除側壁氧化物層37以便形成接觸區域48。舉例而言，若使用HF、緩衝氧化物蝕刻劑(BOE)或其類似者執行清洗過程，則可在不損害周圍內襯氮化物層的情況下選擇性移除側壁氧化物層37。除對應於接觸區域48之區域外，保留有側壁氧化物層37，如由參考數字37A指示。
參看圖2P，形成內埋於接觸區域48中之側接點102。側接點102可包括金屬矽化物。金屬矽化物之實例可包括矽化鈦(TiSi2 )、矽化鈷(CoSi2 )及矽化鎳(NiSi)。為了避免由後繼高溫熱處理引起之降解，可使用具有優越熱穩定性之矽化鈷(CoSi2 )。
如上所述，側接點102形成單側接點結構。亦即，僅在作用區域101之一側上形成側接點102。
儘管未說明，但在形成側接點102前可預先形成單元接合。可藉由沈積經摻雜之多晶矽層且經由熱處理使所沈積之多晶矽層擴散來形成單元接合。或者，可以沈積未經摻雜之多晶矽層、摻雜劑離子植入及熱處理之次序形成單元接合。
參看圖2Q，在具有側接點102之所得結構上方沈積位元線導電層。此時，在所得結構上方沈積位元線導電層以對作用區域101之間的渠溝36進行間隙填充。位元線導電層包括金屬層，例如氮化鈦(TiN)層或鎢(W)層。或者，可藉由堆疊氮化鈦層及鎢層來形成位元線導電層。
可移除位元線導電層至某一高度，例如，其接觸側接點102之高度。因此，形成接觸側接點102之內埋位元線103。與作用區域101平行地排列內埋位元線103，且作用區域101及內埋位元線103經由側接點102彼此電連接。
因此，內埋位元線103因為其為金屬位元線而具有相對低電阻，且內埋位元線103填充作用區域101之間的渠溝36的內部之一部分。與習知技術不同，根據例示性實施例，無需執行用於使內埋位元線彼此隔離的渠溝過程。由於1-單元1-位元線結構，例示性實施例可應用於4F2 設計規則且允許半導體裝置之高度整合。
根據上述實施例，因為使用包括氧化物層之間隔物，所以其在形成側渠溝時可充當障壁。與藉由氧化多晶矽層而形成側渠溝之情況相比，間隔物之厚度可相對均勻。
此外，在形成包括氧化物層之間隔物後，執行未經摻雜之多晶矽層之沈積及傾斜離子植入，且僅濕式蝕刻未經摻雜之多晶矽層。因此，儘管未經摻雜之多晶矽層相對於經摻雜之多晶矽層之選擇性可能相對較低，但其不顯著影響圖案形成。
此外，因為省略多晶矽層之氧化過程，所以可減少製造時間及成本。
因此，有可能獲得經簡化之製造過程、經改良之圖案均勻性及層材料之間的高選擇性。
同時，根據本發明之另一實施例，替代使用氧化物層形成間隔物，藉由沈積未經摻雜之多晶矽層及傾斜離子植入而形成經摻雜之蝕刻障壁，且藉由濕洗過程移除未經摻雜之蝕刻障壁區域。可僅使用殘餘經摻雜之蝕刻障壁作為蝕刻障壁形成側面部分。然而，在此情況下，傾斜離子植入可能使得難以控制經摻雜區域及未經摻雜區域的關鍵尺寸。因此，可能難以形成具有均勻深度的側面部分以均勻定位後繼接觸區域。
然而，如圖2K中說明，因為側渠溝44由間隔物41B(其包括氧化物層)形成，所以側渠溝44可形成為具有均勻深度。因此，後繼接觸區域(圖2O中之48)可形成為經均勻定位。
根據本發明之例示性實施例，因為使用包括氧化物層作為蝕刻障壁材料之間隔物，所以可在作用區域之一側均勻地開放作用區域之側面部分。
此外，因為使用金屬層形成內埋位元線，所以可降低內埋位元線之電阻。因此，即使進一步減小半導體裝置之大小，但半導體裝置之操作特徵可不降級。
此外，因為在接觸區域(金屬內埋位元線與作用柱狀物在該接觸區域處彼此接觸)處應用單側接點，所以可形成類歐姆接點。
儘管已關於特定實施例描述本發明，熟習此項技術者將顯而易見可在不偏離如以下申請專利範圍界定之本發明之精神及範疇的條件下做出各種變化及修改。
11．．．基板
12．．．作用柱狀物
13．．．硬遮罩層
14．．．閘極介電層
15．．．垂直閘極
16．．．內埋位元線
17．．．渠溝
18．．．層間介電層
31．．．半導體基板
31A．．．基板
32．．．襯墊層
33．．．氮化物層
34．．．硬遮罩氧化物層
35．．．第一光阻圖案
36．．．渠溝
37．．．側壁氧化物層
37A．．．側壁氧化物層
38．．．第一內襯氮化物層
38A．．．第一殘餘內襯氮化物層
39．．．第一間隙填充層
39A．．．第一殘餘間隙填充層
39B．．．第一最終間隙填充層
40．．．第二內襯氮化物層
40A．．．第二殘餘內襯氮化物層
40B．．．第二最終內襯氮化物層
40C．．．邊緣部分
41．．．間隔物絕緣層
41A．．．間隔物
41B．．．殘餘間隔物
42．．．蝕刻障壁
42A．．．經摻雜之蝕刻障壁
42B．．．未經摻雜之蝕刻障壁
43．．．傾斜離子植入過程
43A．．．垂直軸
44．．．側渠溝
45．．．第二間隙填充層
45A．．．第二殘餘間隙填充層
46．．．第三內襯氮化物層
47．．．開口
48．．．接觸區域
101．．．作用區域
102．．．側接點
103．．．內埋位元線
α．．．角度
圖1為具有垂直通道之習知半導體裝置之橫截面圖；及
圖2A至2Q為說明形成根據本發明之實施例之半導體裝置之內埋位元線之方法的橫截面透視圖。
31A．．．基板
32．．．襯墊層
33．．．氮化物層
36．．．渠溝
37．．．側壁氧化物層
38A．．．第一殘餘內襯氮化物層
39B．．．第一最終間隙填充層
40B．．．第二最終內襯氮化物層
40C．．．邊緣部分
41B．．．殘餘間隔物
44．．．側渠溝
101．．．作用區域

Claims (14)

  1. 一種製造一半導體裝置之方法，該方法包含：使用一硬遮罩層作為一障壁蝕刻一半導體基板以形成界定複數個作用區域之一渠溝；形成一間隙填充層以對該渠溝之內部之一部分進行間隙填充，使得該硬遮罩層變為一突起；形成覆蓋該突起之兩側的間隔物；使用一經摻雜之蝕刻障壁作為一蝕刻障壁來移除該等間隔物中之一者；且使用一剩餘間隔物作為一蝕刻障壁來蝕刻該間隙填充層，以形成一曝露該作用區域之一側的側渠溝。
  2. 如請求項1之方法，其中該經摻雜之蝕刻障壁包含一經摻雜之多晶矽層。
  3. 如請求項1之方法，其中形成該經摻雜之蝕刻障壁以在一未經摻雜之多晶矽層沈積過程、一傾斜離子植入過程及一濕式蝕刻過程的整個期間覆蓋該等間隔物中之一者。
  4. 如請求項3之方法，其中該傾斜離子植入過程使用硼(B)作為摻雜劑。
  5. 如請求項1之方法，其中該形成該等間隔物包含：在該形成該間隙填充層後，在具有該突起之一所得結構上方形成一絕緣層；及藉由一間隔蝕刻過程蝕刻該絕緣層以在該突起之兩側上形成該等間隔物。
  6. 如請求項5之方法，其中該絕緣層包含一層氧化物層。
  7. 如請求項6之方法，其中在約室溫至約400℃之範圍內的一溫度下沈積該氧化物層。
  8. 如請求項6之方法，其中使用一化學氣相沈積(CVD)過程或一原子層沈積(ALD)過程沈積該氧化物層。
  9. 如請求項5之方法，其中使用碳氟化物氣體及氧氣作為主要氣體執行該間隔物蝕刻過程。
  10. 如請求項9之方法，其中使用N2 、COS、SO2 、CO及Ar中之一者作為添加氣體執行該間隔物蝕刻過程。
  11. 如請求項5之方法，其進一步包含在該間隔物蝕刻過程後執行一濕洗以用於移除一殘餘物。
  12. 如請求項11之方法，其中使用NH4 OH、H2 SO4 及H2 O2 中之一者執行該濕洗過程。
  13. 如請求項1之方法，其進一步包含在該形成該等間隔物前，在該形成該間隙填充層後在具有該突起之一所得結構上方形成一內襯氮化物層。
  14. 如請求項1之方法，其進一步包含，在蝕刻該間隙填充層後：在該作用區域之由該側渠溝曝露的一側上形成一接觸區域開口；形成內埋於該接觸區域中之一側接點；及形成連接至該側接點且填充該側渠溝之一部分的一內埋位元線。
TW099102291A 2009-10-30 2010-01-27 製造半導體裝置之方法 TWI459475B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090104675A KR101096223B1 (ko) 2009-10-30 2009-10-30 단일측벽콘택에 연결된 매립비트라인을 갖는 반도체장치 제조 방법

Publications (2)

Publication Number Publication Date
TW201115648A TW201115648A (en) 2011-05-01
TWI459475B true TWI459475B (zh) 2014-11-01

Family

ID=43925883

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099102291A TWI459475B (zh) 2009-10-30 2010-01-27 製造半導體裝置之方法

Country Status (5)

Country Link
US (1) US8187952B2 (zh)
JP (1) JP2011096999A (zh)
KR (1) KR101096223B1 (zh)
CN (1) CN102054704B (zh)
TW (1) TWI459475B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096184B1 (ko) * 2009-11-30 2011-12-22 주식회사 하이닉스반도체 자기정렬된 다마신공정을 이용한 반도체장치의 측벽콘택 제조 방법
KR20130004809A (ko) * 2011-07-04 2013-01-14 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 그 제조 방법
KR20130047057A (ko) * 2011-10-31 2013-05-08 에스케이하이닉스 주식회사 수직게이트 트랜지스터를 구비한 반도체장치 제조 방법
KR20140003206A (ko) * 2012-06-29 2014-01-09 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체 장치 및 그 제조방법
KR101924020B1 (ko) 2012-10-18 2018-12-03 삼성전자주식회사 반도체 장치 및 이의 제조 방법
WO2016179025A1 (en) * 2015-05-01 2016-11-10 The Regents Of The University Of California Enhanced patterning of integrated circuit layer by tilted ion implantation
DE102020114860A1 (de) 2020-01-31 2021-08-05 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor-gates und verfahren zum bilden davon
US11437287B2 (en) * 2020-01-31 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gates and methods of forming thereof
TWI774007B (zh) * 2020-06-16 2022-08-11 華邦電子股份有限公司 圖案化的方法
CN115116961A (zh) * 2021-03-19 2022-09-27 华邦电子股份有限公司 动态随机存取存储器及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355230B2 (en) * 2004-11-30 2008-04-08 Infineon Technologies Ag Transistor array for semiconductor memory devices and method for fabricating a vertical channel transistor array
TW200908152A (en) * 2007-06-06 2009-02-16 Renesas Tech Corp Semiconductor device and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690984B1 (ko) 2002-05-18 2007-03-09 매그나칩 반도체 유한회사 이미지 센서 제조 방법
KR100594282B1 (ko) 2004-06-28 2006-06-30 삼성전자주식회사 ＦｉｎＦＥＴ을 포함하는 반도체 소자 및 그 제조방법
KR100971411B1 (ko) 2008-05-21 2010-07-21 주식회사 하이닉스반도체 반도체 장치의 수직 채널 트랜지스터 형성 방법
KR20100080243A (ko) 2008-12-31 2010-07-08 주식회사 동부하이텍 반도체 소자 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355230B2 (en) * 2004-11-30 2008-04-08 Infineon Technologies Ag Transistor array for semiconductor memory devices and method for fabricating a vertical channel transistor array
TW200908152A (en) * 2007-06-06 2009-02-16 Renesas Tech Corp Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN102054704B (zh) 2015-03-25
CN102054704A (zh) 2011-05-11
US20110104894A1 (en) 2011-05-05
TW201115648A (en) 2011-05-01
US8187952B2 (en) 2012-05-29
JP2011096999A (ja) 2011-05-12
KR101096223B1 (ko) 2011-12-22
KR20110047879A (ko) 2011-05-09

Similar Documents

Publication Publication Date Title
TWI459475B (zh) 製造半導體裝置之方法
US8309416B2 (en) Semiconductor device with buried bit lines interconnected to one-side-contact and fabrication method thereof
KR101096164B1 (ko) 이중 트렌치 공정을 이용한 반도체장치의 측벽콘택 제조 방법
TWI543324B (zh) 具單側接點之半導體裝置以及其製造方法
US8354345B2 (en) Method for forming side contact in semiconductor device through self-aligned damascene process
US8354342B2 (en) Semiconductor device with side-junction and method for fabricating the same
US8129244B2 (en) Method for fabricating semiconductor device
US20150111360A1 (en) Method of manufacturing a semiconductor device
JP2005197753A (ja) ゲート構造を有する半導体デバイス及びその製造方法
US8643098B2 (en) Method for fabricating semiconductor device with side contact
KR20140082147A (ko) 매몰 금속실리사이드층을 갖는 반도체소자 및 그 제조방법
KR20110052206A (ko) 소자 분리 구조물을 갖는 반도체 소자
JP2010272679A (ja) 半導体装置及びその製造方法
US8742548B2 (en) Semiconductor device with one-side contact and fabrication method thereof
US8835280B1 (en) Semiconductor device and method for manufacturing the same
US20080315325A1 (en) Semiconductor device and method of manufacturing the same
KR101060767B1 (ko) 반도체장치의 접합 형성 방법
TWI479600B (zh) 半導體裝置之製造方法
JP4033728B2 (ja) コンタクトホール形成方法
KR20230146262A (ko) 반도체 장치
CN114267593A (zh) 一种半导体结构的形成方法
KR20130022881A (ko) 싱글사이드콘택을 이용한 반도체장치 제조 방법
KR20080062557A (ko) 반도체 소자의 제조방법
KR20110047837A (ko) 반도체장치의 단일측벽콘택 형성 방법
KR20140026760A (ko) 매립게이트를 구비한 반도체장치 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees