KR100643570B1 - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR100643570B1
KR100643570B1 KR1020050056403A KR20050056403A KR100643570B1 KR 100643570 B1 KR100643570 B1 KR 100643570B1 KR 1020050056403 A KR1020050056403 A KR 1020050056403A KR 20050056403 A KR20050056403 A KR 20050056403A KR 100643570 B1 KR100643570 B1 KR 100643570B1
Authority
KR
South Korea
Prior art keywords
etching
hard mask
etched
semiconductor device
polysilicon
Prior art date
Application number
KR1020050056403A
Other languages
English (en)
Inventor
남기원
정중택
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050056403A priority Critical patent/KR100643570B1/ko
Priority to US11/296,346 priority patent/US7256129B2/en
Application granted granted Critical
Publication of KR100643570B1 publication Critical patent/KR100643570B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 콘택홀 형성 공정의 단순화 및 식각 잔유물로 인한 파티클 소스를 방지하는데 적합한 반도체 소자 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자 제조 방법은 반도체 기판 상부에 층간절연막으로 산화막을 형성하는 단계; 상기 산화막 상에 폴리실리콘 하드마스크를 형성하는 단계; 콘택마스크를 사용하여 상기 폴리실리콘 하드마스크를 식각하는 단계; 및 식각된 상기 폴리실리콘 하드마스크를 식각 베리어로 하여 상기 산화막을 식각하는 단계를 포함하며, 상기 폴리실리콘 하드마스크와 상기 산화막의 식각은 각각 동일한 산화막 식각 챔버에서 이루어지며 이에 따라 본 발명은 폴리실리콘 하드마스크 식각과 층간절연막 식각을 1개의 챔버(산화막 식각 챔버)에서 진행함으로써 공정 스텝을 단순화 시키고 이를 통해 웨이퍼 이동 등에 따른 파티클 소스를 방지하여 소자의 수율을 개선하는 효과를 얻을 수 있다.
메탈 콘택, 슈링크, 식각 챔버

Description

반도체 소자 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
도 1은 종래 기술에 따른 반도체 소자 제조 방법을 도시한 단면도,
도 2는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 층간절연막
23 : 하드마스크용 폴리실리콘막 24 : 콘택홀
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 콘택홀 형성 방법에 관한 것이다.
DRAM 소자의 슈링크(shrink)에 따라 100㎚ 테크놀로지 이하 메탈 콘택의 경우 층간절연막의 깊이가 30,000Å 이상으로 증가하고 있으며 또한 층간절연막 깊이의 증가는 디바이스가 슈링크 될수록 심화될 것으로 판단된다.
특히, 90㎚급 이하 디바이스의 경우 층간절연막의 증가 및 포토 마스크 디파인 능력 부족(디자인 룰 감소에 따른 마스크 홀 사이즈 감소로 콘택홀 디파인 어려움)에 따른 해결책으로 포토레지스트 두께를 낮추고 하드마스크로 폴리실리콘을 적용함으로써 낮아진 포토레지스트 두께 감소에 따른 콘택 탑 어택을 폴리실리콘 하드마스크로서 방지하고 있다.
도 1은 종래 기술에 다른 반도체 소자 제조 방법을 도시한 단면도이다.
도 1에 도시된 바와 같이, 기판(11) 상부에 산화막 계열의 층간절연막(12)을 증착하고, 층간절연막(12) 상에 하드마스크용 폴리실리콘막(13)을 증착한다.
도 1의 왼쪽 그림을 참조하면, 폴리실리콘막(13)을 패터닝하기 위해 폴리실리콘막 식각 챔버에서 폴리실리콘막(13)을 식각한다.
이어서, 도 1의 오른쪽 그림을 참조하면 층간절연막(12)을 식각하기 위해 웨이퍼를 산화막 식각 챔버로 이동하고, 층간절연막(12)을 식각하여 콘택홀(14)을 형성한다.
상술한 바와 같이, 상기 기술을 적용하여 폴리실리콘막과 층간절연막 식각을서로 다른 챔버로 진행하면, 소자 제조 공정시 웨이퍼 이동에 따른 파티클 소스가 발생하여 소자의 수율을 저하시키는 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 콘택홀 형성 공정의 단순화 및 식각 잔유물로 인한 파티클 소스를 방지하는데 적합한 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자 제조 방법은 반도체 기판 상부에 층간절연막으로 산화막을 형성하는 단계, 상기 산화막 상에 폴리실리콘 하드마스크를 형성하는 단계, 콘택마스크를 사용하여 상기 폴리실리콘 하드마스크를 식각하는 단계, 및 식각된 상기 폴리실리콘 하드마스크를 식각 베리어로 하여 상기 산화막을 식각하는 단계를 포함하며, 상기 폴리실리콘 하드마스크와 상기 산화막의 식각은 각각 동일한 산화막 식각 챔버에서 이루어지는 것을 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 도시한 단면도이다.
도 2에 도시된 바와 같이, 반도체 기판(21) 상부에 층간절연막(22)을 증착한 후, 층간절연막(22) 상부에 하드마스크용 폴리실리콘막(23)을 증착한다.
이어서, 콘택홀을 형성하기 위해 산화막 식각 챔버에 웨이퍼를 로딩하고, 산화막 식각 챔버에서 폴리실리콘막(23)의 식각율이 폴리실리콘 식각 챔버에서와 동일한 공정 퍼포먼스(분당 1000Å)를 유지하여야 한다.
이를 위하여 폴리실리콘막(23) 식각은 챔버 압력은 40mT∼100mT, RF 파워는 200W∼1000W로 인가하고 산소 가스를 플로린계(CF4, CHF3 등) 가스와 혼합하여 사용 하는데 폴리실리콘막(23)의 식각율은 분당 1000Å 이상 유지하기 위하여 산소 가스를 10sccm∼50sccm으로 플로우 시키면서 플로린계 가스는 산소 가스의 1.5배를 첨가한다.
한편, 산소 가스의 유량을 증가시킬수록 폴리실리콘막(23)의 식각율은 증가하지만 너무 많은 유량의 산소 가스는 오히려 포토레지스트의 애싱율(ashing rate)를 증가시키는 부작용을 초래한다. 이와 같은 문제를 방지하기 위하여 챔버내 웨이퍼가 위치하는 척(chuck)의 온도를 통상적인 RIE 타입의 장비에서 상온(20℃∼60℃)에서 진행하는 것과는 달리 저온(-20℃∼20℃)에서 공정을 진행함으로써, 산소 가스 첨가에 따른 포토레지스트 애싱율을 감소시키게 된다.
이어서, 폴리실리콘막(23) 식각후 층간절연막(24)을 식각하는데 이 때, 층간절연막(24) 식각은 저온(-20℃∼20℃)에서 진행하고, 산화막 식각 챔버의 압력은 20mT∼100mT, 탑 파워(top power)는 1000W∼3000W, 바텀 파워(bottom power)는 1000W∼2000W로 인가하고, C4F8은 10sccm∼40sccm, H2F2는 10sccm∼100sccm, O2는 5sccm∼30sccm, Ar은 100sccm∼1000sccm을 플로우 시키는 조건으로 식각을 진행한다.
상술한 바와 같이, 하드마스크용 폴리실리콘막과 층간절연막 식각을 2개의 상이한 챔버에서 진행하던 것을 1개의 산화막 식각 챔버에서 진행함으로써 공정 스텝을 단순화시키고, 이를 통해 웨이퍼 이동에 따른 파티클 소스를 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 폴리실리콘 하드마스크 식각과 층간절연막 식각을 1개의 챔버(산화막 식각 챔버)에서 진행함으로써 공정 스텝을 단순화 시키고 이를 통해 웨이퍼 이동 등에 따른 파티클 소스를 방지하여 소자의 수율을 개선하는 효과를 얻을 수 있다.

Claims (9)

  1. 반도체 기판 상부에 층간절연막으로 산화막을 형성하는 단계;
    상기 산화막 상에 폴리실리콘 하드마스크를 형성하는 단계;
    콘택마스크를 사용하여 상기 폴리실리콘 하드마스크를 식각하는 단계; 및
    식각된 상기 폴리실리콘 하드마스크를 식각 베리어로 하여 상기 산화막을 식각하는 단계를 포함하며, 상기 폴리실리콘 하드마스크와 상기 산화막의 식각은 각각 동일한 산화막 식각 챔버에서 이루어지는
    반도체 소자 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 폴리실리콘 하드마스크는 플로린 가스와 산소 가스가 혼합된 식각 가스로 식각하는 반도체 소자 제조 방법.
  4. 제3항에 있어서,
    상기 산소 가스는 10sccm∼50sccm, 플로린 가스는 15sccm∼75sccm의 유량으로 플로우시키는 반도체 소자 제조 방법.
  5. 제3항에 있어서,
    상기 폴리실리콘 하드마스크의 식각은, 40mT∼100mT의 챔버 압력, RF 파워는 200W∼1000W의 RF 파워 조건으로 식각하는 반도체 소자 제조 방법.
  6. 제3항에 있어서,
    상기 폴리실리콘 하드마스크의 식각은, -20℃∼20℃의 온도에서 실시하는 반도체 소자 제조 방법.
  7. 삭제
  8. 제1항에 있어서,
    상기 폴리실리콘 하드마스크 식각은 분 당 1000Å의 식각율을 유지하면서 식각을 실시하는 반도체 소자 제조 방법.
  9. 제1항에 있어서,
    상기 식각된 폴리실리콘 하드마스크를 식각 베리어로 하여 상기 산화막을 식각하는 단계는,
    식각 챔버의 압력은 20mT∼100mT, 탑 파워는 1000W∼3000W, 바텀 파워는 1000W∼2000W로 인가하고, C4F8은 10sccm∼40sccm, H2F2는 10sccm∼100sccm, O2는 5sccm∼30sccm, Ar은 100sccm∼1000sccm을 플로우 시키는 조건으로 식각을 진행하는 반도체 소자 제조 방법.
KR1020050056403A 2005-06-28 2005-06-28 반도체 소자 제조 방법 KR100643570B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050056403A KR100643570B1 (ko) 2005-06-28 2005-06-28 반도체 소자 제조 방법
US11/296,346 US7256129B2 (en) 2005-06-28 2005-12-08 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050056403A KR100643570B1 (ko) 2005-06-28 2005-06-28 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR100643570B1 true KR100643570B1 (ko) 2006-11-10

Family

ID=37568125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050056403A KR100643570B1 (ko) 2005-06-28 2005-06-28 반도체 소자 제조 방법

Country Status (2)

Country Link
US (1) US7256129B2 (ko)
KR (1) KR100643570B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9176377B2 (en) 2010-06-01 2015-11-03 Inpria Corporation Patterned inorganic layers, radiation based patterning compositions and corresponding methods
US9281207B2 (en) 2011-02-28 2016-03-08 Inpria Corporation Solution processible hardmasks for high resolution lithography
US9310684B2 (en) 2013-08-22 2016-04-12 Inpria Corporation Organometallic solution based high resolution patterning compositions
KR20230156842A (ko) 2014-10-23 2023-11-14 인프리아 코포레이션 유기 금속 용액 기반의 고해상도 패터닝 조성물 및 상응하는 방법
JP6805244B2 (ja) 2015-10-13 2020-12-23 インプリア・コーポレイションＩｎｐｒｉａ Ｃｏｒｐｏｒａｔｉｏｎ 有機スズオキシドヒドロキシドのパターン形成組成物、前駆体およびパターン形成

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050038869A (ko) * 2003-10-23 2005-04-29 주식회사 하이닉스반도체 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR20050045723A (ko) * 2003-11-12 2005-05-17 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008139A (en) * 1996-06-17 1999-12-28 Applied Materials Inc. Method of etching polycide structures
US6287951B1 (en) * 1998-12-07 2001-09-11 Motorola Inc. Process for forming a combination hardmask and antireflective layer
KR20050004572A (ko) 2003-07-03 2005-01-12 (주)아이맥스 인체 감시 자동녹화 비디오폰
KR100584835B1 (ko) 2003-07-04 2006-05-30 한국전력기술 주식회사 원자력발전소 증기발생기의 급수제어시스템 및 그 제어방법
US7306746B2 (en) * 2004-01-30 2007-12-11 Taiwan Semiconductor Manufacturing Co. Ltd. Critical dimension control in a semiconductor fabrication process
US7109085B2 (en) * 2005-01-11 2006-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Etching process to avoid polysilicon notching

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050038869A (ko) * 2003-10-23 2005-04-29 주식회사 하이닉스반도체 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR20050045723A (ko) * 2003-11-12 2005-05-17 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법

Also Published As

Publication number Publication date
US20060292882A1 (en) 2006-12-28
US7256129B2 (en) 2007-08-14

Similar Documents

Publication Publication Date Title
CN100495681C (zh) 半导体器件的制造方法
CN108321079B (zh) 半导体结构及其形成方法
JPH03291921A (ja) 集積回路製作方法
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
US7345338B1 (en) Bulb-shaped recess gate of a semiconductor device and method for fabricating the same
KR100643570B1 (ko) 반도체 소자 제조 방법
KR100311487B1 (ko) 산화막식각방법
KR100503814B1 (ko) 반도체 소자의 게이트 형성 방법
TW200824002A (en) Method for fabricating semiconductor device
CN107799462A (zh) 半导体结构的形成方法
JPH04237125A (ja) ドライエッチング方法
KR20080001881A (ko) 반도체 소자의 리세스 게이트 제조 방법
KR100571629B1 (ko) 반도체 소자 제조 방법
KR100799133B1 (ko) 반도체소자의 리세스게이트 제조 방법
KR20070003136A (ko) 리세스게이트를 구비한 반도체소자 및 그의 제조 방법
KR100719172B1 (ko) 반도체 소자의 제조 방법
KR100253315B1 (ko) 반도체소자의 배선형성을 위한 식각방법
JP3581770B2 (ja) サイドウォールの形成方法
KR20010004177A (ko) 반도체소자 제조방법
KR100910865B1 (ko) 반도체소자 제조방법
KR100609042B1 (ko) 반도체소자의 비트라인콘택홀 형성 방법
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
KR100844935B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100672771B1 (ko) 반도체 소자 제조 방법
KR100792355B1 (ko) 탑라운드 리세스 패턴을 갖는 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee